PCIE光纤通讯转接卡.pdf

《PCIE光纤通讯转接卡.pdf》由会员分享，可在线阅读，更多相关《PCIE光纤通讯转接卡.pdf（10页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 (45)授权公告日 (21)申请号 202020476663.1 (22)申请日 2020.04.03 (73)专利权人 上海领存信息技术有限公司 地址 201101 上海市闵行区中春路7001号6 幢13楼1305室 专利权人 深圳市领存技术有限公司 (72)发明人 王凯周超 (74)专利代理机构 北京兴智翔达知识产权代理 有限公司 11768 代理人 蒋常雪 (51)Int.Cl. G06F 13/42(2006.01) G06F 11/30(2006.01) (ESM)同样的发明创造已同日申请发明专利 (54。

2、)实用新型名称 一种PCIE光纤通讯转接卡 (57)摘要 本实用新型提供一种PCIE光纤通讯转接卡， 包括： 连接器， DCDC电源， FPGA模块和至少一个 QSFP接口笼子； 连接器， 用于取电并通过PCIEX8 将FPGA模块接入计算机系统； FPGA模块包括FPGA 芯片和固件， FPGA芯片连接至少一个QSFP接口笼 子和固件， 所述FPGA模块用于将获取的计算机系 统下发的PCIE数据流进行PCIE协议解析并转换 为光口数据， 将所述光口数据转发到对应的转发 光口； 所述DC-DC电源与所述连接器和所述FPGA 模块连接， 用于供电。 本实用新型基于FPGA现场 可编程逻辑门阵列实。

3、现PCIE到光纤通讯的转接 卡， 通过现场可编程逻辑进行加密， 既具备硬加 密的特性， 又具备软加密易升级的特点， 通信速 率可控， 底层协议可控制， 可加密， 提高了PCIE转 接卡安全性和灵活性， 能够适用于不同应用场 景。 权利要求书1页 说明书5页 附图3页 CN 211479114 U 2020.09.11 CN 211479114 U 1.一种PCIE光纤通讯转接卡， 其特征在于， 包括： 连接器， DCDC电源， FPGA模块和至少一个QSFP接口笼子； 所述连接器， 用于取电并通过PCIE X8将所述FPGA模块接入计算机系统； 所述FPGA模块包括FPGA芯片和固件， 所述F。

4、PGA芯片连接所述至少一个QSFP接口笼子和 所述固件， 所述固件上存储有FPGA程序， 所述FPGA模块用于将获取的计算机系统下发的 PCIE数据流进行PCIE协议解析， 确定待处理数据， 并通过路由判断， 确定每个所述待处理数 据的转发光口； 根据光口协议， 将待处理数据转换为光口数据， 并将所述光口数据转发到对 应的转发光口； 所述DC-DC电源与所述连接器和所述FPGA模块连接， 用于供电。 2.根据权利要求1所述的PCIE光纤通讯转接卡， 其特征在于， 所述FPGA模块包括： PCIE接口控制子模块， 与所述连接器相连， 用于实现PCIE接口和计算机系统的通信控 制。 3.根据权利要。

5、求2所述的PCIE光纤通讯转接卡， 其特征在于， 所述FPGA模块还包括： 下行缓冲队列， 与所述PCIE接口控制子模块相连， 且设置为FIFO模式。 4.根据权利要求3所述的PCIE光纤通讯转接卡， 其特征在于， 所述FPGA模块还包括： 上行缓冲队列， 与所述PCIE接口控制子模块相连， 且设置为FIFO模式。 5.根据权利要求4所述的PCIE光纤通讯转接卡， 其特征在于， 所述FPGA模块还包括： FIFO状态监测管理子模块， 与所述上行缓冲队列和所述下行缓冲队列相连， 用于配置 和检测FIFO状态。 6.根据权利要求5所述的PCIE光纤通讯转接卡， 其特征在于， 所述FPGA模块还包括。

6、： 加密子模块， 与所述下行缓冲队列相连， 用于对所述待处理数据加密。 7.根据权利要求5所述的PCIE光纤通讯转接卡， 其特征在于， 所述FPGA模块还包括： 解密子模块， 与所述上行缓冲队列相连， 用于对接收到的光口数据解密。 8.根据权利要求7所述的PCIE光纤通讯转接卡， 其特征在于， 所述FPGA模块还包括： GTH接口串并转换子模块， 与各个光口相连接， 用于在发送数据时将并行数据转成串 行， 接收数据时将串行数据转换成并行数据。 9.根据权利要求1-8任一所述的PCIE光纤通讯转接卡， 其特征在于， 所述FPGA芯片型号 为V7XC690T。 权利要求书 1/1 页 2 CN 2。

7、11479114 U 2 一种PCIE光纤通讯转接卡 技术领域 0001 本实用新型涉及通信技术领域， 具体涉及一种PCIE光纤通讯转接卡。 背景技术 0002 光纤通信广泛应用于电力通信、 光电传媒、 智能交通、 工业自动化、 国防信息化建 设等领域， 已经成为影响每个人生活关键技术。 在电力系统中， 光纤随高压线一起铺设来实 现信息高速传递， 为我们提供智能化的供电网络。 光电传媒行业大多以输出声音图像为主， 为保证声音画面的质量， 传播的稳定性和带宽尤为重要， 一些媒体单位都已经兴建了以光 纤通讯技术为基础的完整设备； 在军事领域， 光纤通讯不仅能传输大量的信息， 而且抗干扰 强， 在地。

8、面通讯， 空中通讯， 战略交流等方面占有不可替代的地位。 而光纤卡则是光纤通信 的基本组成单元。 0003 现有光纤通讯卡基本都是INTELBRODCOM、 思科华为等国际巨头供应， 国内供应也 基本都采用这几家芯片做OEM， 接口和协议趋于规范， 可控性差， 基本无法调整底层协议， 安 全性低， 标准化带来兼容性的好处， 也让不法分子有机会从中窃取信息。 实用新型内容 0004 针对现有技术中的缺陷， 本实用新型提供了一种PCIE光纤通讯转接卡。 0005 本实用新型提供一种PCIE光纤通讯转接卡， 包括： 0006 连接器， DCDC电源， FPGA模块和至少一个QSFP接口笼子； 000。

9、7 所述连接器， 用于取电并通过PCIE X8将所述FPGA模块接入计算机系统； 0008 所述FPGA模块包括FPGA芯片和固件， 所述FPGA芯片连接所述至少一个QSFP接口笼 子和所述固件， 所述固件上存储有FPGA程序， 所述FPGA模块用于将获取的计算机系统下发 的PCIE数据流进行PCIE协议解析， 确定待处理数据， 并通过路由判断， 确定每个所述待处理 数据的转发光口； 根据光口协议， 将待处理数据转换为光口数据， 并将所述光口数据转发到 对应的转发光口； 0009 所述DC-DC电源与所述连接器和所述FPGA模块连接， 用于供电。 0010 如上述PCIE光纤通讯转接卡， 可选。

10、地， 所述FPGA模块包括： 0011 PCIE接口控制子模块， 与所述连接器相连， 用于实现PCIE接口和计算机系统的通 信控制。 0012 如上述PCIE光纤通讯转接卡， 可选地， 所述FPGA模块还包括： 0013 下行缓冲队列， 与所述PCIE接口控制子模块相连， 且设置为FIFO模式。 0014 如上述PCIE光纤通讯转接卡， 可选地， 所述FPGA模块还包括： 0015 上行缓冲队列， 与所述PCIE接口控制子模块相连， 且设置为FIFO模式。 0016 如上述PCIE光纤通讯转接卡， 可选地， 所述FPGA模块还包括： 0017 FIFO状态监测管理子模块， 与所述上行缓冲队列和。

11、所述下行缓冲队列相连， 用于 配置和检测FIFO状态。 说明书 1/5 页 3 CN 211479114 U 3 0018 如上述PCIE光纤通讯转接卡， 可选地， 所述FPGA模块还包括： 0019 加密子模块， 与所述下行缓冲队列相连， 用于对所述待处理数据加密。 0020 如上述PCIE光纤通讯转接卡， 可选地， 所述FPGA模块还包括： 0021 解密子模块， 与所述上行缓冲队列相连， 用于对接收到的光口数据解密。 0022 如上述PCIE光纤通讯转接卡， 可选地， 所述FPGA模块还包括： 0023 GTH接口串并转换子模块， 与各个光口相连接， 用于在发送数据时将并行数据转成 串行。

12、， 接收数据时将串行数据转换成并行数据。 0024 如上述PCIE光纤通讯转接卡， 可选地， 所述FPGA芯片型号为V7XC690T。 0025 本实用新型提供的PCIE光纤通讯转接卡， 基于FPGA现场可编程逻辑门阵列实现 PCIE到光纤通讯的转接卡， 通过现场可编程逻辑进行加密， 既具备硬加密的特性， 又具备软 加密易升级的特点， 通信速率可控， 底层协议可控制， 可加密， 提高了PCIE转接卡安全性和 灵活性， 适应不同应用场景， 尤其适用于数据安全敏感的行业。 附图说明 0026 为了更清楚地说明本实用新型实施例或现有技术中的技术方案， 下面将对实施例 或现有技术描述中所需要使用的附图。

13、作一简单地介绍， 显而易见地， 下面描述中的附图是 本实用新型的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。 0027 图1为本实用新型实施例提供的PCIE光纤通讯转接卡的结构示意图； 0028 图2为本实用新型实施例提供的PCIE光纤通讯转接卡中的FPGA模块示意图； 0029 图3为本实用新型实施例提供的PCIE光纤通讯转接卡的实现方法流程示意图； 0030 图4为本实用新型实施例提供的DES加密过程示意图； 0031 图5为本实用新型实施例提供的DES加密过程中一次迭代示意图 0032 图6为本实用新型实施例提供的在FPGA。

14、模块中的DES加密过程示意图。 具体实施方式 0033 为使本实用新型实施例的目的、 技术方案和优点更加清楚， 下面将结合本实用新 型实施例中的附图， 对本实用新型实施例中的技术方案进行清楚、 完整地描述， 显然， 所描 述的实施例是本实用新型一部分实施例， 而不是全部的实施例。 基于本实用新型中的实施 例， 本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例， 都属于 本实用新型保护的范围。 0034 图1为本实用新型实施例提供的PCIE光纤通讯转接卡的结构示意图， 如图1所示， PCIE光纤通讯转接卡包括： 连接器、 DCDC电源、 FPGA模块和至少一个QSFP接口笼子；。

15、 0035 连接器， 用于取电并通过PCIE X83.0将FPGA模块接入计算机系统； 连接器负责取 电， 0036 FPGA模块包括FPGA芯片和固件， FPGA芯片连接至少一个QSFP接口笼子和固件， 固 件上存储有FPGA程序， 上电后FPGA自动加载程序， 以完成PCIE接口和协议控制， 以及光口接 口和协议控制， 对计算机系统通过PCIE下发到对应光口的数据进行路由判断后再进行协议 转换， 然后转发到对应的光口上。 DC-DC电源与连接器和FPGA模块连接， 用于供电。 其中， 说明书 2/5 页 4 CN 211479114 U 4 FPGA芯片型号可以为V7XC690T。 003。

16、7 图2为本实用新型实施例提供的PCIE光纤通讯转接卡中的FPGA模块示意图， 如图2 所示， FPAG模块包括： PCIE接口控制子模块， FIFO状态监测管理子模块， 上行缓冲队列、 下行 缓冲队列、 加密子模块、 解密子模块和GTH接口串并转换子模块(GTHsedes)。 0038 PCIE接口控制子模块与连接器相连， 完成PCIE接口和计算机系统的通信控制， 实 现PCIE协议， 将收到的数据解析出来送入上行缓冲队列， 上行缓冲队列可以配置成FIFO模 式,发送数据时， 将数据流送到下行缓冲队列中， 下行缓冲队列也可以配置成FIFO模式， 再 由发送模块从队列中取出处理后送到各光口； 。

17、接收数据时， 光口进来的数据经一系列处理 后进入上行缓冲队列， 当对列不为空时， PCIE接口控制子模块会经过PCIE接口向计算机发 送中断信号， 通知计算机有接收到的数据待处理。 0039 针对大数据量， 中断频繁问题需进行优化。 当光口上数据包比较小， 比较频繁时， 系统会产生很多中断， 系统会花费过多时间去处理中断， 处理效率低下， 因此， 可以将中断 做成可配置， 可配置成当FIFO快要满的时候产生中断， 正常时系统会以查询方式查看是否 有数据需要读取， 这样大大提高了CPU利用率， CPU不用不停的去处理中断， 而是隔一段时间 去查看光纤卡是否有接收到的数据待处理， 如果有就DMA到。

18、内存后处理， 如果没有， 直接退 出。 FIFO状态监测管理子模块对FIFO进行配置和检测， 中断可配置为10个等级针对不同应 用场景， 例如某些光口可能应用一些相对小数据量， 对实时有一定要求的场景， 而另一些光 口则要求大数据量， 但是对延时相对没有那么严格的要求， 这时可以通过分别配置不同的 中断等级来达到一个合理的处理水平。 另一方面FIFO大小也可配置， 应用时可以针对实际 场景进行调整， 大大增加了灵活性和对不通场景的适应性。 对于数据加密， 在FPGA模块中有 独立的加密子模块和解密子模块对数据进行加密和解密， 可定制， 可更换， 具备可编程逻辑 的灵活性和安全性， 另外GTH接。

19、口串并转换子模块， 在发送数据时将并行数据转成串行， 接 收数据时将串行数据转换成并行数据， 加快处理效率。 0040 下面具体阐述FPGA模块的处理过程， 图3为本实用新型实施例提供的PCIE光纤通 讯转接卡的实现方法流程示意图， 如图3所示， 该方法包括： 0041 步骤S31、 获取所述计算机系统下发的PCIE数据流； 0042 具体地， 通过连接器和PCIE接口控制子模块获取计算机系统下发的PCIE数据流， 获取计算机系统下发的PCIE数据流之后， 将PCIE数据流发送至下行缓冲队列中， 下行缓冲 队列可以设置成FIFO模式， 具体FIFO大小和取出数据的触发条件根据各个光口数据特性确。

20、 定。 0043 步骤S32、 对所述PCIE数据流进行PCIE协议解析， 确定待处理数据， 并通过路由判 断， 确定每个所述待处理数据的转发光口； 0044 具体地， 根据预设周期， 例如间隔一段时间处理一次， 从所述下行缓冲队列中取出 PCIE数据， 对所述PCIE数据进行光口协议转换， 确定待处理数据。 0045 步骤S33、 对所述待处理数据加密； 0046 具体地， 可以使用简单加密算法， 例如， 选取一组随机码对所述待处理数据进行异 或运算， 并生成CRC。 也可以使用DES加密法对所述待处理数据加密。 DES加密算法是将64位 的明文输入块变为64位的密文输出块， 其密钥是64位。

21、， 其中8位是奇偶校验位。 0047 图4为本实用新型实施例提供的DES加密过程示意图； 图5为本实用新型实施例提 说明书 3/5 页 5 CN 211479114 U 5 供的DES加密过程中一次迭代示意图， 如图4-图5所示， DES加密过程包括： 0048 对于所述待处理数据m， 通过固定的初始置换IP重新排列m中的所有比特， 构造64 位比特串m0； 0049 将64位比特串m0拆分成m0IP(m0)L0R0形式， 其中L0由m0的后32位组成； 0050 计算16次迭代变换， 每次迭代具有相同结构， 其中第i次迭代运算是以第i-1次迭 代的结果和子密钥Ki作为输入， 每一次迭代运算只。

22、对数据的右半部分Ri-1进行变换， 并根 据轮函数f得到LiRi作为下一轮迭代的输入表示2个比特串的异或(按位模2加)； 0051 其中每一轮次运算的子密钥Ki是将56位用户密钥分成2个部分， 每部分按循环移 位次数表移位并按置换选择表置换得到； 0052 轮函数f的处理过程包括： 先将Ri-1进行E置换， 再与本轮的子密钥Ki相异或， 最后 进行S盒子替换和P置换； 0053 对16次迭代变换的结果使用IP置换的逆置换IP-1处理， 将最后所得到的输出作为 加密后的待处理数据。 0054 图6为本实用新型实施例提供的在FPGA模块中的DES加密过程示意图， 如图6所示， DES加密算法是以多。

23、轮的密钥变换轮函数和密钥加数据运算轮函数为基础生成秘报文， 即 可以通过轮函数的16份硬件拷贝， 达到深度细化的流水线处理， 实现性能优化。 DES算法的 迭代特征使其适用于采用流水线结构设计， 可以实现16个数据块同时加密， 从而提高加密 效率。 0055 步骤S34、 根据光口协议， 将加密后的待处理数据转换为光口数据， 并将所述光口 数据转发到对应的转发光口。 0056 进一步地， 该方法还包括： 将各个接收光口送入的光口数据发送至上行缓冲数据 队列， 当所述上行缓冲数据队列不为空时， 向所述计算机系统发送中断信号， 通知所述计算 机系统有接收到的数据待处理。 0057 具体地， 将所述。

24、上行缓冲数据队列设置成FIFO模式， 当所述上行缓冲数据队列中 的光口数据满足预设条件时， 向所述计算机系统发送中断信号。 其中根据各个接收光口的 数据特性， 确定每个所述接收光口对应的FIFO大小和对应的预设条件。 0058 进一步地， 所述将各个接收光口送入的光口数据发送至上行缓冲数据队列， 包括： 按照预设解密方法对各个接收光口送入的光口数据进行解密后， 送入上行缓冲数据队列。 0059 本实用新型实施例提供的PCIE光纤通讯转接卡， 基于FPGA现场可编程逻辑门阵列 实现PCIE到光纤通讯的转接卡， 通过现场可编程逻辑进行加密， 既具备硬加密的特性， 又具 备软加密易升级的特点， 通信。

25、速率可控， 底层协议可控制， 可加密， 提高了PCIE转接卡安全 性和灵活性， 能够适应不同应用场景， 尤其适用于数据安全敏感的行业。 0060 以上所描述的装置等实施例仅仅是示意性的， 其中所述作为分离部件说明的单元 可以是或者也可以不是物理上分开的， 作为单元显示的部件可以是或者也可以不是物理单 元， 即可以位于一个地方， 或者也可以分布到多个网络单元上。 可以根据实际的需要选择其 中的部分或者全部模块来实现本实施例方案的目的。 本领域普通技术人员在不付出创造性 的劳动的情况下， 即可以理解并实施。 0061 最后应说明的是： 以上各实施例仅用以说明本实用新型的实施例的技术方案， 而 非对。

26、其限制； 尽管参照前述各实施例对本实用新型的实施例进行了详细的说明， 本领域的 说明书 4/5 页 6 CN 211479114 U 6 普通技术人员应当理解： 其依然可以对前述各实施例所记载的技术方案进行修改， 或者对 其中部分或者全部技术特征进行等同替换； 而这些修改或者替换， 并不使相应技术方案的 本质脱离本实用新型的各实施例技术方案的范围。 说明书 5/5 页 7 CN 211479114 U 7 图1 图2 说明书附图 1/3 页 8 CN 211479114 U 8 图3 图4 说明书附图 2/3 页 9 CN 211479114 U 9 图5 图6 说明书附图 3/3 页 10 CN 211479114 U 10 。