基于FPGA的多协议分析仪.pdf

上传人:1520****312 文档编号:9739608 上传时间:2021-05-21 格式:PDF 页数:6 大小:272.26KB
收藏 版权申诉 举报 下载
基于FPGA的多协议分析仪.pdf_第1页
第1页 / 共6页
基于FPGA的多协议分析仪.pdf_第2页
第2页 / 共6页
基于FPGA的多协议分析仪.pdf_第3页
第3页 / 共6页
文档描述:

《基于FPGA的多协议分析仪.pdf》由会员分享,可在线阅读,更多相关《基于FPGA的多协议分析仪.pdf(6页完成版)》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 (45)授权公告日 (21)申请号 202020684831.6 (22)申请日 2020.04.28 (73)专利权人 上海剑桥科技股份有限公司 地址 201114 上海市闵行区陈行公路2388 号8幢501室 (72)发明人 陆帅帅 (74)专利代理机构 上海弼兴律师事务所 31283 代理人 胡美强 (51)Int.Cl. G06F 13/40(2006.01) (54)实用新型名称 基于FPGA的多协议分析仪 (57)摘要 本实用新型公开了一种基于FPGA的多协议 分析仪, 包括: FPGA、 低速连接器、。

2、 高速连接器、 开 关、 缓冲器、 PC以及DDR; 所述低速连接器通过所 述开关可切换地连接至所述缓冲器的一端或所 述FPGA的第一I/O口, 所述缓冲器的另一端连接 至所述FPGA的第二I/O口, 所述高速连接器连接 至所述FPGA的第三I/O口, 所述FPGA通过USB接口 与所述PC连接, 所述FPGA与所述DDR连接; 其中, 所述低速连接器和所述高速连接器分别用于接 收不同协议的待测信号。 实现了在一个仪器中集 成多种协议的采集分析功能, 支持多种协议信号 的数据抓取。 同时, 与多个专用的协议分析仪相 比, 本实施例提供的多协议分析仪的成本也大大 降低。 权利要求书1页 说明书3。

3、页 附图1页 CN 211787076 U 2020.10.27 CN 211787076 U 1.一种基于FPGA的多协议分析仪, 其特征在于, 包括: FPGA、 低速连接器、 高速连接器、 开关、 缓冲器、 PC以及DDR; 所述低速连接器通过所述开关可切换地连接至所述缓冲器的一端或所述FPGA的第一 I/O口, 所述缓冲器的另一端连接至所述FPGA的第二I/O口, 所述高速连接器连接至所述 FPGA的第三I/O口, 所述FPGA通过USB接口与所述PC连接, 所述FPGA与所述DDR连接; 其中, 所述低速连接器和所述高速连接器分别用于接收不同协议的待测信号。 2.如权利要求1所述的多。

4、协议分析仪, 其特征在于, 所述低速连接器用于接收I2C信号 或者SPI信号。 3.如权利要求1所述的多协议分析仪, 其特征在于, 所述高速连接器用于接收LVDS信 号。 4.如权利要求1所述的多协议分析仪, 其特征在于, 所述FPGA用于根据待测信号的电压 向所述开关输出不同的控制信号, 以控制所述开关可切换地连接至所述缓冲器的一端或所 述FPGA的第一I/O口。 权利要求书 1/1 页 2 CN 211787076 U 2 基于FPGA的多协议分析仪 技术领域 0001 本实用新型涉及计算机技术领域, 特别涉及一种基于FPGA(Field Programmable Gate Array, 。

5、现场可编程逻辑门阵列)的多协议分析仪。 背景技术 0002 随着电子设备功能的不断增强, 外设接口越来越多, 同一个系统中, 可能包含多种 通信协议。 但是由于系统集成度以及尺寸的要求, 整体走线的冗余度越来越小。 如果在PCB 设计时, 没有处理好对应的走线, 那么后期很容易出现通信异常等现象。 这个时候需要相应 的Debug仪器, 比如示波器、 协议分析仪等设备。 但是示波器的存储深度、 价格以及协议分析 仪的功能单一、 价格等因素, 往往导致分析手段受限。 实用新型内容 0003 本实用新型要解决的技术问题是为了克服现有技术中的上述缺陷, 提供一种基于 FPGA的多协议分析仪。 0004。

6、 本实用新型是通过下述技术方案来解决上述技术问题的: 0005 一种基于FPGA的多协议分析仪, 包括: FPGA、 低速连接器、 高速连接器、 开关、 缓冲 器、 PC(Personal Computer, 个人计算机)以及DDR(双倍速率同步动态随机存储器); 0006 所述低速连接器通过所述开关可切换地连接至所述缓冲器的一端或所述FPGA的 第一I/O口, 所述缓冲器的另一端连接至所述FPGA的第二I/O口, 所述高速连接器连接至所 述FPGA的第三I/O口, 所述FPGA通过USB接口与所述PC连接, 所述FPGA与所述DDR连接; 0007 其中, 所述低速连接器和所述高速连接器分别。

7、用于接收不同协议的待测信号。 0008 较佳地, 所述低速连接器用于接收I2C(InterIntegrated Circuit, 集成电路总 线)信号或者SPI(Serial Peripheral Interface, 串行外设接口)信号。 0009 较佳地, 所述高速连接器用于接收LVDS(Low-Voltage Differential Signaling, 低电压差分信号)信号。 0010 较佳地, 所述FPGA用于根据待测信号的电压向所述开关输出不同的控制信号, 以 控制所述开关可切换地连接至所述缓冲器的一端或所述FPGA的第一I/O口。 0011 在符合本领域常识的基础上, 上述各优。

8、选条件, 可任意组合, 即得本实用新型各较 佳实例。 0012 本实用新型的积极进步效果在于: 通过设置低速连接器和高速连接器, 以及低速 连接器通过所述开关可切换地连接至所述缓冲器的一端或所述FPGA的第一I/O口, 所述缓 冲器的另一端连接至所述FPGA的第二I/O口, 所述高速连接器连接至所述FPGA的第三I/O 口, 所述FPGA通过USB接口与所述PC连接, 所述FPGA与所述DDR连接, 实现了在一个仪器中集 成多种协议的采集分析功能, 支持多种协议信号的数据抓取。 同时, 与多个专用的协议分析 仪相比, 本实施例提供的多协议分析仪的成本也大大降低。 说明书 1/3 页 3 CN 。

9、211787076 U 3 附图说明 0013 图1为本实用新型实施例提供的一种基于FPGA的多协议分析仪的结构框图。 具体实施方式 0014 下面通过实施例的方式进一步说明本实用新型, 但并不因此将本实用新型限制在 所述的实施例范围之中。 0015 本实施例提供一种基于FPGA的多协议分析仪, 如图1所示, 包括: FPGA、 低速连接 器、 高速连接器、 开关、 缓冲器、 PC以及DDR。 0016 所述低速连接器通过所述开关可切换地连接至所述缓冲器的一端或所述FPGA的 第一I/O口, 所述缓冲器的另一端连接至所述FPGA的第二I/O口, 所述高速连接器连接至所 述FPGA的第三I/O口。

10、, 所述FPGA通过USB接口与所述PC连接, 所述FPGA与所述DDR连接。 0017 其中, 所述低速连接器和所述高速连接器分别用于接收不同协议的待测信号。 在 具体实施中, 通过跳帽或者拨码开关的设置, 确定接收的待测信号对应的协议。 0018 本实施例中, 低速连接器接收的待测信号直接连接至FPGA的第一I/O口, 或者通过 缓冲器buffer连接至FPGA的第二I/O口。 其中, FPGA的第一I/O口和第二I/O口均为低速I/O 口。 对于没有经过缓冲器buffer直接连接至FPGA的待测信号, 需要在上电之前调整对应 BANK的电压, 即配置第一I/O口的电平, 使其与待测信号的。

11、电平一致。 对于经过缓冲器 buffer连接至FPGA的待测信号, 可以连接至FPGA的任意低速I/O口, 即第二I/O口可以为任 意电平的低速I/O口。 高速连接器接收的待测信号直接连接至FPGA的第三I/O口, 其中, FPGA 的第三I/O口为高速I/O口。 0019 与现有技术相比, 本实施例利用FPGA灵活可编程的特点, 实现了在一个仪器中集 成多种协议的采集分析功能, 支持多种协议信号的数据抓取。 同时, 与多个专用的协议分析 仪相比, 本实施例提供的多协议分析仪的成本也大大降低。 0020 FPGA接收到待测信号后对其进行采样分析处理, 并存储至DDR中, 之后再通过USB 接口。

12、发送至PC, PC用于显示抓取的数据。 在具体实施中, 可以根据抓取数据长度的需求配置 不同容量的DDR, 灵活方便。 0021 在可选的一种实施方式中, 上述低速连接器用于接收I2C信号或者SPI信号。 0022 在可选的一种实施方式中, 上述高速连接器用于接收LVDS信号。 其中, LVDS是一种 低振幅差分信号技术, 它使用幅度非常低的信号(约350mV)通过一对差分PCB走线或平衡电 缆传输数据, 它能以高达数千Mbps的速度传送串行数据。 0023 在可选的一种实施方式中, 用户可以根据已知的待测信号手动控制上述开关, 以 使得待测信号直接连接至FPGA, 或者使得待测信号通过缓冲器。

13、buffer连接至FPGA。 0024 在可选的另一种实施方式中, 上述开关由FPGA自动控制。 具体地, FPGA用于根据待 测信号的电压向所述开关输出不同的控制信号, 以控制所述开关可切换地连接至所述缓冲 器的一端或所述FPGA的第一I/O口。 在具体实施中, 若FPGA检测到待测信号较弱, 例如电压 较低, 则向上述开关输出第一控制信号, 以控制开关连接至缓冲器; 若FPGA检测到待测信号 较强, 例如电压足够高, 则向上述开关输出第二控制信号, 以控制开关直接连接至FPGA。 0025 虽然以上描述了本实用新型的具体实施方式, 但是本领域的技术人员应当理解, 这些仅是举例说明, 本实用新型的保护范围是由所附权利要求书限定的。 本领域的技术人 说明书 2/3 页 4 CN 211787076 U 4 员在不背离本实用新型的原理和实质的前提下, 可以对这些实施方式做出多种变更或修 改, 但这些变更和修改均落入本实用新型的保护范围。 说明书 3/3 页 5 CN 211787076 U 5 图1 说明书附图 1/1 页 6 CN 211787076 U 6 。

展开阅读全文
内容关键字: 基于 FPGA 协议 分析
关于本文
本文标题:基于FPGA的多协议分析仪.pdf
链接地址:https://www.zhuanlichaxun.net/pdf/9739608.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1