芯片封装的键合线结构.pdf

《芯片封装的键合线结构.pdf》由会员分享，可在线阅读，更多相关《芯片封装的键合线结构.pdf（7页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 (45)授权公告日 (21)申请号 202020963005.5 (22)申请日 2020.06.01 (73)专利权人 深圳市一博科技股份有限公司 地址 518000 广东省深圳市南山区科技南 十二路28号康佳研发大厦12层12H- 12I (72)发明人 陈亮吴均 (74)专利代理机构 深圳市远航专利商标事务所 (普通合伙) 44276 代理人 田志远袁浩华 (51)Int.Cl. H01L 23/49(2006.01) (54)实用新型名称 一种芯片封装的键合线结构 (57)摘要 本实用新型公开了一种芯片封装。

2、的键合线 结构， 包括第一连接端、 第二连接端及过渡端， 所 述第一连接端与芯片键合连接， 所述第二连接端 与封装基板键合连接， 所述第一连接端经所述过 渡端连接所述第二连接端， 所述第一连接端直径 小于所述第二连接端， 所述过渡端的尺寸自连接 所述第二连接端的一侧向连接所述第一连接端 的一侧均匀减小。 本实用新型通过增设过渡端减 小键合线的尺寸， 令其既能够满足小尺寸芯片的 键合， 又能够令键合线的阻抗趋近封装基板的特 性阻抗， 与传统键合线相比， 本实用新型的阻抗 降低改善程度达8%， 插入损耗降改善程度达 100%， 回波损耗完全达到协议指标要求， 充分满 足小型芯片高速传输信号的要求，。

3、 提高信号传输 的质量。 权利要求书1页 说明书3页 附图2页 CN 212010956 U 2020.11.24 CN 212010956 U 1.一种芯片封装的键合线结构， 其特征在于， 包括第一连接端、 第二连接端及过渡端， 所述第一连接端与芯片键合连接， 所述第二连接端与封装基板键合连接， 所述第一连接端 经所述过渡端连接所述第二连接端， 所述第一连接端直径小于所述第二连接端， 所述过渡 端的尺寸自连接所述第二连接端的一侧向连接所述第一连接端的一侧均匀减小。 2.根据权利要求1中所述的一种芯片封装的键合线结构， 其特征在于， 所述第二连接端 的长度占键合线总长的70%。 3.根据权利要。

4、求1中所述的一种芯片封装的键合线结构， 其特征在于， 所述第一连接端 的长度占键合线总长的20%。 4.根据权利要求1中所述的一种芯片封装的键合线结构， 其特征在于， 所述过渡端的长 度占键合线总长的10%。 5.根据权利要求1中所述的一种芯片封装的键合线结构， 其特征在于， 所述第一连接端 呈圆柱体。 6.根据权利要求1中所述的一种芯片封装的键合线结构， 其特征在于， 所述第二连接端 呈圆柱体。 7.根据权利要求1中所述的一种芯片封装的键合线结构， 其特征在于， 所述过渡端呈圆 台状。 8.根据权利要求1中所述的一种芯片封装的键合线结构， 其特征在于， 所述过渡端呈圆 弧状。 9.根据权利要。

5、求1中所述的一种芯片封装的键合线结构， 其特征在于， 所述过渡端高于 所述芯片与所述封装基板。 10.根据权利要求1中所述的一种芯片封装的键合线结构， 其特征在于， 所述第一连接 端、 所述第二连接端分别倾斜于所述芯片、 所述封装基板。 权利要求书 1/1 页 2 CN 212010956 U 2 一种芯片封装的键合线结构 技术领域 0001 本实用新型涉及芯片封装技术领域， 更具体地说， 是涉及一种芯片封装的键合线 结构。 背景技术 0002 系统级封装实质在单个封装内集成多个有源芯片、 无源器件、 MEMS器件、 光学器件 等的， 具有一定系统功能的高密度集成技术， 其中， 有源芯片可称作。

6、为裸片或者是采用某种 封装形式的IC， 板上芯片封装需要将裸片使用导电或非导电胶粘附着至互连基板上， 然后 引线键合实现电气连接， 键合线是指在这个过程中， 使用金线或其他导体完成DIE与封装基 板连接的一种形式。 0003 键合线是实现裸片与封装基板电气连接的导体， 裸片与封装基板之间通过键合线 相互传输信号。 但由于键合线是暴露在空气中， 周围的介质的介电常数为1， 导致键合线的 阻抗高于封装基板上传输线的特性阻抗， 造成传输过程的阻抗突变， 信号在键合线处都会 产生反射， 影响信号传输质量。 此外， 信号速率越高， 键合线的阻抗突变对信号的影响就越 大， 不利于芯片高速传输需求。 000。

7、4 现有降低键合线阻抗的方法是使用直径更大的金线进行键合， 然而随着电子行业 的微小化的发展， 芯片制程越来越小， 裸片的尺寸也在逐渐缩小， 裸片的引脚尺寸有限， 使 得键合线粘附空间受到限制， 有的芯片的可用面积仅有2密耳*2密耳， 难以使用更粗的金线 进行键合， 无法满足小型芯片高速传输的需求。 0005 以上不足， 有待改进。 发明内容 0006 为了克服现有的技术的不足， 本实用新型提供一种芯片封装的键合线结构。 0007 本实用新型技术方案如下所述： 0008 一种芯片封装的键合线结构， 包括第一连接端、 第二连接端及过渡端， 所述第一连 接端与芯片键合连接， 所述第二连接端与封装基。

8、板键合连接， 所述第一连接端经所述过渡 端连接所述第二连接端， 所述第一连接端直径小于所述第二连接端， 所述过渡端的尺寸自 连接所述第二连接端的一侧向连接所述第一连接端的一侧均匀减小。 0009 上述的一种芯片封装的键合线结构， 所述第二连接端的长度占键合线总长的70%。 0010 上述的一种芯片封装的键合线结构， 所述第一连接端的长度占键合线总长的20%。 0011 上述的一种芯片封装的键合线结构， 所述过渡端的长度占键合线总长的10%。 0012 上述的一种芯片封装的键合线结构， 所述第一连接端呈圆柱体。 0013 上述的一种芯片封装的键合线结构， 所述第二连接端呈圆柱体。 0014 上述。

9、的一种芯片封装的键合线结构， 所述过渡端呈圆台状。 0015 上述的一种芯片封装的键合线结构， 所述过渡端向上弯曲呈圆弧状。 0016 上述的一种芯片封装的键合线结构， 所述过渡端高于所述芯片与所述封装基板。 说明书 1/3 页 3 CN 212010956 U 3 0017 上述的一种芯片封装的键合线结构， 所述第一连接端、 所述第二连接端分别倾斜 于所述芯片、 所述封装基板。 0018 根据上述方案的本实用新型， 其有益效果在于， 本实用新型通过增设过渡端减小 键合线的尺寸， 令其既能够满足小尺寸芯片的键合， 又能够令键合线的阻抗趋近封装基板 的特性阻抗， 与传统键合线相比， 本实用新型的。

10、阻抗降低改善程度达8%， 插入损耗降改善程 度达100%， 回波损耗完全达到协议指标， 充分满足小型芯片高速传输信号的要求， 提高信号 传输的质量。 附图说明 0019 为了更清楚地说明本实用新型实施例中的技术方案， 下面将对实施例或现有技术 描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本实用新 型的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根 据这些附图获得其他的附图。 0020 图1为本实用新型的结构示意图一。 0021 图2为本实用新型的结构示意图二。 0022 图3为本实用新型与传统键合线结构的阻抗对比图。 0023 。

11、图4为本实用新型与传统键合线结构的插入损耗对比图。 0024 图5为本实用新型与传统键合线结构的回波损耗对比图。 0025 其中， 图中各附图标记： 0026 1.第一连接端； 2.第二连接端； 3.过渡端； 4.芯片； 5.封装基板。 具体实施方式 0027 为了使本实用新型所要解决的技术问题、 技术方案及有益效果更加清楚明白， 以 下结合附图及实施例， 对本实用新型进行进一步详细说明。 应当理解， 此处所描述的具体实 施例仅用以解释本实用新型， 并不用于限定本实用新型。 0028 需要说明的是， 当部件被称为 “固定” 或 “设置” 或 “连接” 另一个部件， 它可以直接 或者间接位于该另。

12、一个部件上。 术语 “上” 、“下” 、“左” 、“右” 、“前” 、“后” 、“竖直” 、“水平” 、 “顶” 、“底” 、“内” 、“外” 等指示的方位或位置为基于附图所示的方位或位置， 仅是为了便于 描述， 不能理解为对本技术方案的限制。 术语 “第一” 、“第二” 仅用于便于描述目的， 而不能 理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个” 的含义是两个或两个 以上， 除非另有明确具体的限定。“若干个” 的含义是一个或一个以上， 除非另有明确具体的 限定。 0029 一种芯片封装的键合线结构， 如图1、 图2所示， 包括第一连接端1、 第二连接端2及 过渡端3， 第一连。

13、接端1与芯片4键合连接， 第二连接端2与封装基板5键合连接， 第一连接端1 经过渡端3连接第二连接端2， 第一连接端1直径小于第二连接端2， 过渡端3的尺寸自连接第 二连接端的一侧向连接第一连接端1的一侧均匀减小。 0030 本实用新型通过增设过渡端3以逐渐减小键合线的尺寸， 令其既能够满足小尺寸 芯片4的键合， 又能够令键合线的阻抗趋近封装基板5的特性阻抗， 充分满足小型芯片4高速 传输信号的要求， 提高信号传输的质量。 说明书 2/3 页 4 CN 212010956 U 4 0031 在一实施例中， 第一连接端1的长度占键合线总长的20%。 0032 在一实施例中， 过渡端3的长度占键合。

14、线总长的10%。 0033 在一实施例中， 第二连接端2的长度占键合线总长的70%。 0034 在一实施例中， 第一连接端1呈圆柱体。 0035 在一实施例中， 第二连接端2呈圆柱体。 0036 在一实施例中， 过渡端3呈圆台状。 0037 在一实施例中， 第一连接端1直径为1密耳， 长度为7密耳； 第二连接端2直径为1.8 密耳， 长度为24.5密耳； 过渡端3的直径由1密耳向1.8密耳过渡， 长度为3.5密耳。 0038 在一实施例中， 过渡端3向上弯曲呈圆弧状。 0039 在一实施例中， 过渡端3高于芯片4与封装基板5。 0040 在一实施例中， 第一连接端1、 第二连接端2分别倾斜于芯。

15、片4、 封装基板5。 0041 第一连接端1与第二连接端2高架于芯片4与封装基板5， 令过渡端3与封装基板5、 芯片4平行， 使得过渡端3与第一连接端1、 第二连接端的连接处稳固， 过渡自然， 同时也方便 与芯片4、 封装基板5连接， 不影响芯片4与封装基板5的设置。 0042 与传统键合线相比， 本实用新型具有如下优势： 0043 1.如图3所示， 虚线表示传统键合线的阻抗， 实线表示本实用新型的阻抗， 可得知， 本实用新型的阻抗较传统键合线降低约10欧姆， 改善程度达到8%。 0044 2.如图4所示， 虚线表示传统键合线的插入损耗， 实线表示本实用新型的插入损 耗， 可得知本实用新型的插。

16、入损耗较传统键合线的插入损耗低， 在频率为15GHz时， 本实用 新型的插入损耗较传统键合线降低0.575dB， 改善程度达到100%。 0045 3.如图5所示， 实线表示CEI-28G-VSR协议指标要求的回波损耗， 点划线表示传统 键合线的回波损耗， 虚线表示本实用新型的回波损耗， 可得知本实用新型的回波损耗较传 统键合线低， 并充分满足协议指标要求。 0046 以上所述仅为本实用新型的较佳实施例而已， 并不用以限制本实用新型， 凡在本 实用新型的精神和原则之内所作的任何修改、 等同替换和改进等， 均应包含在本实用新型 的保护范围之内。 说明书 3/3 页 5 CN 212010956 U 5 图1 图2 图3 说明书附图 1/2 页 6 CN 212010956 U 6 图4 图5 说明书附图 2/2 页 7 CN 212010956 U 7 。