具有高电源抑制比的基准电压源.pdf

《具有高电源抑制比的基准电压源.pdf》由会员分享，可在线阅读，更多相关《具有高电源抑制比的基准电压源.pdf（10页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010063777.8 (22)申请日 2020.01.20 (71)申请人 中国电子科技集团公司第二十四研 究所 地址 400060 重庆市南岸区南坪花园路14 号 (72)发明人 雷旭廖鹏飞彭克武 (74)专利代理机构 重庆乐泰知识产权代理事务 所(普通合伙) 50221 代理人 刘佳 (51)Int.Cl. G05F 3/26(2006.01) (54)发明名称 一种具有高电源抑制比的基准电压源 (57)摘要 本发明公开了一种具有高电源抑制比的基 准电压源， 包括电压。

2、基准核、 局部电压产生电路 和超级源随器， 所述电压基准核用于提供基准电 压， 所述局部电压产生电路用于产生局部电压， 所述超级源随器用于稳定所述局部电压产生电 路， 通过设置局部电压产生电路在回路中产生一 个随电源变化较小的局部电压， 为电压基准核和 超级源随器提供与电源隔离的局部电源， 从而减 小电源纹波导致的电压基准值的抖动， 以实现基 准电压源的电源抑制比的提升， 电路结构简单， 噪声性能好， 适用于在全频域范围内保持高电源 抑制比。 权利要求书2页 说明书6页 附图1页 CN 111240395 A 2020.06.05 CN 111240395 A 1.一种具有高电源抑制比的基准电。

3、压源， 其特征在于： 包括局部电压产生电路、 电压基 准核和超级源随器， 所述局部电压产生电路用于产生局部电压， 所述电压基准核用于提供 基准电压， 所述超级源随器用于稳定所述局部电压产生电路； 所述局部电压产生电路具有电源输入端、 第二偏置电压输出端、 第三偏置电压输出端、 局部电压输出端和接地端， 所述电源输入端接入外部电源， 所述第二偏置电压输出端用于 提供第二偏置电压， 所述第三偏置电压输出端用于提供第三偏置电压， 所述局部电压输出 端用于输出局部电压； 所述电压基准核具有第一局部电压输入端、 第一偏置电压输出端和接地端， 所述第一 局部电压输入端用于接入局部电压， 所述第一偏置电压输。

4、出端用于提供第一偏置电压； 所述超级源随器具有第一偏置电压输入端、 第二偏置电压输入端、 第三偏置电压输入 端、 第二局部电压输入端和接地端， 所述第一偏置电压输入端用于接入第一偏置电压， 所述 第二偏置电压输入端用于接入第二偏置电压， 所述第三偏置电压输入端用于接入第三偏置 电压， 所述第二局部电压输入端用于接入局部电压。 2.根据权利要求1所述的一种具有高电源抑制比的基准电压源， 其特征在于： 所述局部 电压产生电路包括第一NMOS管、 第二NMOS管、 第三NMOS管、 第四NMOS管、第四PMOS管、 第五 PMOS管和第六PMOS管， 所述第四PMOS管的源极与第五PMOS管的漏极连。

5、接， 所述第四PMOS管 的漏极与所述第一NMOS管的漏极、 第二NMOS管的栅极和第四NMOS管的栅极均连接， 所述第 五PMOS管的源极与第六PMOS管的源极连接， 所述第五PMOS管的栅极与所述第六PMOS管的栅 极、 第六PMOS管的漏极和第三NMOS管的漏极均连接， 所述第三NMOS管的栅极与所述第一 NMOS管的栅极连接， 所述第一NMOS管的源极与所述第二NMOS管的漏极连接， 所述第二NMOS 管的栅极还与所述第四NMOS管的栅极连接， 所述第四NMOS管的漏极与所述第三NMOS管的源 极连接， 所述第二NMOS管的源极和所述第四NMOS管的源极均接地， 所述第五PMOS管的源。

6、极 和所述第六PMOS管的源极之间连接有所述电源输入端， 所述第四PMOS管的源极和所述第五 PMOS管的漏极之间连接有所述局部电压输出端， 所述第一NMOS管的栅极和所述第三NMOS管 的栅极之间连接有所述第二偏置电压输出端， 所述第二NMOS管的栅极和所述第四NMOS管的 栅极之间连接有所述第三偏置电压输出端。 3.根据权利要求2所述的一种具有高电源抑制比的基准电压源， 其特征在于： 所述电压 基准核包括第一PMOS管、 第二PMOS管、 第三PMOS管、 第一三极管、 第二三极管、 第三三极管、 第一电阻和第二电阻， 所述第一PMOS管的源极、 第二PMOS管的源极和第三PMOS管的源极。

7、均 与局部电压输出端连接， 所述第一PMOS管的栅极与其漏极、 第二PMOS管的栅极、 第三PMOS管 的栅极和第四PMOS管的栅极均连接， 所述第一PMOS管的漏极还与所述第一三极管的集电极 连接， 所述第一三极管的发射极通过所述第一电阻接地， 所述所述第二PMOS管的漏极与所 述第二三极管的集电极连接， 所述第二三极管的发射极接地， 所述第三PMOS管的漏极与所 述第三三极管的集电极连接， 所述第三三极管的发射极通过所述第二电阻接地， 所述第一 三极管的基极与所述第二三极管的基极和第三三极管的基极均连接， 所述第一PMOS管的源 极、 第二PMOS管的源极及第三PMOS管的源极相连以作为电。

8、压基准核的第一局部电压输入 端， 所述第二PMOS管的漏极和所述第二三极管的集电极之间连接有所述第一偏置电压输出 端。 4.根据权利要求1所述的一种具有高电源抑制比的基准电压源， 其特征在于： 所述超级 权利要求书 1/2 页 2 CN 111240395 A 2 源随器包括第七PMOS管、 第八PMOS管、 第九PMOS管、 第五NMOS管、 第六NMOS管、 第三电阻、 第 四电阻、 第一电容和第二电容， 所述第七PMOS管的源极与第七NMOS管的漏极连接， 所述第七 PMOS管的漏极与所述第八PMOS管的源极连接， 所述第八PMOS管的漏极与所述第九PMOS管的 源极连接， 所述第九PM。

9、OS管的漏极与所述第五NMOS管的漏极、 第七NMOS管的栅极均连接， 所 述第五NMOS管的源极与所述第六NMOS管的漏极连接， 所述第六NMOS管的源极、 第七NMOS管 的源极、 第八PMOS管的栅极和第九PMOS管的栅极均接地， 所述第一电容的一端连接在所述 第七PMOS管的源极和所述第七NMOS管的漏极之间， 所述第一电容的另一端与所述第三电阻 的一端的连接， 所述第三电阻的另一端连接在所述第九PMOS管的漏极和所述第七NMOS管的 栅极之间， 所述第四电阻的一端连接在所述第久PMOS管的漏极和所述第七NMOS管的栅极之 间， 所述第四电阻的另一端通过所述第二电容接地， 所述第七PM。

10、OS管的源极和所述第七 NMOS管的漏极之间还连接有所有第二局部电压输入端， 所述第七PMOS管的栅极连接有第一 偏置电压输入端， 所述第五NMOS管的栅极连接有第二偏置电压输入端， 所述第六NMOS管的 栅极连接有第三偏置电压输入端。 权利要求书 2/2 页 3 CN 111240395 A 3 一种具有高电源抑制比的基准电压源 技术领域 0001 本发明涉及基准电压源技术领域， 特别是涉及一种具有高电源抑制比的基准电压 源。 背景技术 0002 在电源管理领域， 电源管理芯片的输入电压范围较宽， 为了保证芯片工作的稳定 性和一致性， 要求片内电压基准源对电源电压的变化不敏感， 即需要电压基。

11、准源为芯片内 各模块提供与工艺无关、 具有确定温度特性、 稳定的参考直流电平。 通常电压基准源的输出 电压会受到输入电源纹波的影响而出现波动， 特别是在高速数模混合电路中， 大量的开关 信号会在电源线和地线上产生较大的波动， 因此具有高电源抑制比的电压基准源尤为重 要。 0003 目前常用的提高电压基准源电源抑制比的方法是利用带运放的负反馈电路进行 调节， 但是需要设计一个高开环增益的运算放大器， 随着高开环增益运算放大器的引入， 不 仅增加了电路的功耗和复杂性， 还使得电路的噪声被放大。 发明内容 0004 本发明要解决的技术问题是提供一种结构简单、 集成度高、 噪声低的具有高电源 抑制比的。

12、基准电压源。 0005 为解决上述问题， 本发明提供一种具有高电源抑制比的基准电压源， 包括局部电 压产生电路、 电压基准核和超级源随器， 所述局部电压产生电路用于产生局部电压， 所述电 压基准核用于提供基准电压， 所述超级源随器用于稳定所述局部电压产生电路； 0006 所述局部电压产生电路具有电源输入端、 第二偏置电压输出端、 第三偏置电压输 出端、 局部电压输出端和接地端， 所述电源输入端接入外部电源， 所述第二偏置电压输出端 用于提供第二偏置电压， 所述第三偏置电压输出端用于提供第三偏置电压， 所述局部电压 输出端用于输出局部电压； 0007 所述电压基准核具有第一局部电压输入端、 第一。

13、偏置电压输出端和接地端， 所述 第一局部电压输入端用于接入局部电压， 所述第一偏置电压输出端用于提供第一偏置电 压； 0008 所述超级源随器具有第一偏置电压输入端、 第二偏置电压输入端、 第三偏置电压 输入端、 第二局部电压输入端和接地端， 所述第一偏置电压输入端用于接入第一偏置电压， 所述第二偏置电压输入端用于接入第二偏置电压， 所述第三偏置电压输入端用于接入第三 偏置电压， 所述第二局部电压输入端用于接入局部电压。 0009 进一步的， 所述局部电压产生电路包括第一NMOS管、 第二NMOS管、 第三NMOS管、 第 四NMOS管、 第四PMOS管、 第五PMOS管和第六PMOS管， 所。

14、述第四PMOS管的源极与第五PMOS管的 漏极连接， 所述第四PMOS管的漏极与所述第一NMOS管的漏极、 第二NMOS管的栅极和第四 NMOS管的栅极均连接， 所述第五PMOS管的源极与第六PMOS管的源极连接， 所述第五PMOS管 说明书 1/6 页 4 CN 111240395 A 4 的栅极与所述第六PMOS管的栅极、 第六PMOS管的漏极和第三NMOS管的漏极均连接， 所述第 三NMOS管的栅极与所述第一NMOS管的栅极连接， 所述第一NMOS管的源极与所述第二NMOS管 的漏极连接， 所述第二NMOS管的栅极还与所述第四NMOS管的栅极连接， 所述第四NMOS管的 漏极与所述第三N。

15、MOS管的源极连接， 所述第二NMOS管的源极和所述第四NMOS管的源极均接 地， 所述第五PMOS管的源极和所述第六PMOS管的源极之间连接有所述电源输入端， 所述第 四PMOS管的源极和所述第五PMOS管的漏极之间连接有所述局部电压输出端， 所述第一NMOS 管的栅极和所述第三NMOS管的栅极之间连接有所述第二偏置电压输出端， 所述第二NMOS管 的栅极和所述第四NMOS管的栅极之间连接有所述第三偏置电压输出端。 0010 进一步的， 所述电压基准核包括第一PMOS管、 第二PMOS管、 第三PMOS管、 第一三极 管、 第二三极管、 第三三极管、 第一电阻和第二电阻， 所述第一PMOS管。

16、的源极、 第二PMOS管的 源极和第三PMOS管的源极均与局部电压输出端连接， 所述第一PMOS管的栅极与其漏极、 第 二PMOS管的栅极、 第三PMOS管的栅极和第四PMOS管的栅极均连接， 所述第一PMOS管的漏极 还与所述第一三极管的集电极连接， 所述第一三极管的发射极通过所述第一电阻接地， 所 述所述第二PMOS管的漏极与所述第二三极管的集电极连接， 所述第二三极管的发射极接 地， 所述第三PMOS管的漏极与所述第三三极管的集电极连接， 所述第三三极管的发射极通 过所述第二电阻接地， 所述第一三极管的基极与所述第二三极管的基极和第三三极管的基 极均连接， 所述第一PMOS管的源极、 第。

17、二PMOS管的源极及第三PMOS管的源极相连以作为电 压基准核的第一局部电压输入端， 所述第二PMOS管的漏极和所述第二三极管的集电极之间 连接有所述第一偏置电压输出端。 0011 进一步的， 所述超级源随器包括第七PMOS管、 第八PMOS管、 第九PMOS管、 第五NMOS 管、 第六NMOS管、 第三电阻、 第四电阻、 第一电容和第二电容， 所述第七PMOS管的源极与第七 NMOS管的漏极连接， 所述第七PMOS管的漏极与所述第八PMOS管的源极连接， 所述第八PMOS 管的漏极与所述第九PMOS管的源极连接， 所述第九PMOS管的漏极与所述第五NMOS管的漏 极、 第七NMOS管的栅极。

18、均连接， 所述第五NMOS管的源极与所述第六NMOS管的漏极连接， 所述 第六NMOS管的源极、 第七NMOS管的源极、 第八PMOS管的栅极和第九PMOS管的栅极均接地， 所 述第一电容的一端连接在所述第七PMOS管的源极和所述第七NMOS管的漏极之间， 所述第一 电容的另一端与所述第三电阻的一端的连接， 所述第三电阻的另一端连接在所述第九PMOS 管的漏极和所述第七NMOS管的栅极之间， 所述第四电阻的一端连接在所述第久PMOS管的漏 极和所述第七NMOS管的栅极之间， 所述第四电阻的另一端通过所述第二电容接地， 所述第 七PMOS管的源极和所述第七NMOS管的漏极之间还连接有所有第二局部。

19、电压输入端， 所述第 七PMOS管的栅极连接有第一偏置电压输入端， 所述第五NMOS管的栅极连接有第二偏置电压 输入端， 所述第六NMOS管的栅极连接有第三偏置电压输入端。 0012 本发明的有益效果： 通过增加局部电压产生电路产生一个随电源变化幅度较小的 局部电压， 为电压基准核和超级源随器提供与电源隔离的局部电压， 从而减小电源纹波导 致的电压基准值的抖动， 以提升基准电压源的电源抑制比， 电路结构简单， 噪声性能好， 适 用于在全频域范围内保持高电源抑制比。 附图说明 0013 图1是本发明一种具有高电源抑制比的基准电压源的较佳实施方式的电路图。 说明书 2/6 页 5 CN 11124。

20、0395 A 5 具体实施方式 0014 下面结合附图对本发明作进一步说明。 0015 在本发明的描述中， 除非另有规定和限定， 需要说明的是， 术语 “连接” 应做广义理 解， 例如， 可以是机械连接或电连接， 也可以是两个元件内部的连通， 可以是直接相连， 也可 以通过中间媒介间接相连， 对于本领域的普通技术人员而言， 可以根据具体情况理解上述 术语的具体含义。 0016 如图1所示， 是本发明一种具有高电源抑制比的基准电压源的较佳实施方式的电 路图， 所述基准电压源用于为电路中的后续模块(如数据转换器、 电压调节器等)提供基准 电压。 所述基准电压源的较佳实施方式包括局部电压产生电路1、。

21、 电压基准核2和超级源随 器3。 所述局部电压产生电路1用于产生局部电压， 以为电压基准核2和超级源随器3提供一 个稳定的局部电源。 所述电压基准核1用于输出稳定的基准电压， 为后续模块提供参考基 准。 所述超级源随器3用于稳定所述局部电压产生电路1， 以使得局部电压产生电路1能产生 稳定的局部电压。 本实施方式中， 所述超级源随器3通过形成的负反馈环路， 为局部电压产 生电路1提供到地的低阻通路， 使局部电压产生电路1更趋向于理想电压源的特性， 进而稳 定所述局部电压产生电路1。 0017 请继续参考图1所示， 所述局部电压产生电路1具有电源输入端VDD、 第二偏置电压 输出端V2o、 第三。

22、偏置电压输出端V3o、 局部电压输出端VO和接地端， 所述电源输入端VDD用 于接入外部电源， 所述第二偏置电压输出端V2o用于给超级源随器3提供第二偏置电压， 所 述第三偏置电压输出端V3o用于给超级源随器3提供第三偏置电压， 所述局部电压输出端VO 用于输出局部电压， 以为电压基准核2和超级源随器3供电。 0018 所述局部电压产生电路1包括第四PMOS管MP4、 第五PMOS管MP5、 第六PMOS管MP6、 第 一NMOS管MN1、 第二NMOS管MN2、 第三NMOS管MN3和第四NMOS管MN4， 所述第四PMOS管MP4的源 极与第五PMOS管MP5的漏极连接， 所述第四PMOS。

23、管MP4的漏极与所述第一NMOS管MN1的漏极 连接， 所述第五PMOS管MP5的源极与第六PMOS管MP6的源极连接， 所述第五PMOS管MP5的栅极 与所述第六PMOS管MP6的栅极、 第六PMOS管MP6的漏极和第三NMOS管MN3的漏极均连接， 所述 第三NMOS管MN3的栅极与所述第一NMOS管MN1的栅极连接， 所述第一NMOS管MN1的源极与所 述第二NMOS管MN2的漏极连接， 所述第二NMOS管MN2的栅极还与所述第四NMOS管MN4的栅极 连接， 所述第四NMOS管MN4的漏极与所述第三NMOS管MN3的源极连接， 所述第二NMOS管MN2的 源极和所述第四NMOS管MN4。

24、的源极均接地。 0019 所述第五PMOS管MP5的源极和所述第六PMOS管MP6的源极相连以作为整个局部电 压产生电路1的电源输入端VDD与外部电源VDD相连， 所述第四PMOS管MP4的源极和所述第五 PMOS管MP5的漏极之间相连以作为局部电压输出端VO为电压基准核2和超级源随器3提供稳 定的局部电压， 所述第一NMOS管MN1的栅极和所述第三NMOS管MN3的栅极之间相连以作为第 二偏置电压输出端V2o为超级源随器3提供第二偏置电压， 所述第二NMOS管MN2的栅极和所 述第四NMOS管MN4的栅极之间相连以作为第三偏置电压输出端V3o为超级源随器3提供第三 偏置电压。 0020 所述。

25、电压基准核2具有第一局部电压输入端VI1(图中未标示)、 第一偏置电压输出 端V1o和接地端， 所述第一局部电压输入端VI1(图中未标示)与所述局部电压输出端VO连接 用于接入局部电压， 为电压基准核2供电， 所述第一偏置电压输出端V1o用于给超级源随器3 说明书 3/6 页 6 CN 111240395 A 6 提供第一偏置电压。 0021 所述电压基准核2包括第一PMOS管MP1、 第二PMOS管MP2、 第三PMOS管MP3、 第一三极 管Q1、 第二三极管Q2、 第三三极管Q3、 第一电阻R1和第二电阻R2， 所述第一PMOS管MP1的源 极、 第二PMOS管MP2的源极和第三PMOS。

26、管MP3的源极均与局部电压输出端VO连接， 所述第一 PMOS管MP1的栅极与其漏极、 第二PMOS管MP2的栅极、 第三PMOS管MP3的栅极和第四PMOS管 MP4的栅极均连接， 所述第一PMOS管MP1的漏极还与所述第一三极管Q1的集电极连接， 所述 第一三极管Q1的发射极通过所述第一电阻R1接地， 所述第二PMOS管MP2的漏极与所述第二 三极管Q2的集电极连接， 所述第二PMOS管MP2的发射极接地， 所述第三PMOS管MP3的漏极与 所述第三三极管Q3的集电极连接， 所述第三三极管Q3的发射极通过所述第二电阻R2接地， 所述第一三极管Q1的基极与所述第二三极管Q2的基极和第三三极管。

27、Q3的基极均连接。 0022 所述第一PMOS管MP1的源极、 第二PMOS管MP2的源极及第三PMOS管MP3的源极相连 以作为电压基准核2的第一局部电压输入端VI1(图中未标示)为所述电压基准核2提供稳定 的局部电压， 所述第二PMOS管MP2的漏极和所述第二三极管Q2的集电极相连以作为第一偏 置电压输出端V1o为超级源随器3提供第一偏置电压。 0023 所述超级源随器3具有第一偏置电压输入端V1i、 第二偏置电压输入端V2i、 第三偏 置电压输入端V3i、 第二局部电压输入端VI2和接地端， 所述第二局部电压输入端VI2用于与 所述局部电压输出端VO连接接入局部电压， 为超级源随器3供电。

28、， 所述第一偏置电压输入端 V1i与所述第一偏置电压输出端V1o连接用于接入第一偏置电压， 所述第二偏置电压输入端 V2i与所述第二偏置电压输出端V2o连接用于接入第二偏置电压， 所述第三偏置电压输入端 V3i与所述第三偏置电压输出端V3o连接用于接入第三偏置电压。 0024 所述超级源随器3包括第七PMOS管MP7、 第八PMOS管MP8、 第九PMOS管MP9、 第五NMOS 管MN5、 第六NMOS管MN6、 第三电阻R3、 第四电阻R4、 第一电容C1和第二电容C2， 所述第七PMOS 管MP7的源极与第七NMOS管MN7的漏极连接， 所述第七PMOS管MP7的漏极与所述第八PMOS管。

29、 MP8的源极连接， 所述第八PMOS管MP8的漏极与所述第九PMOS管MP9的源极连接， 所述第九 PMOS管MP9的漏极与所述第五NMOS管MN5的漏极、 第七NMOS管MN7的栅极均连接， 所述第五 NMOS管MN5的源极与所述第六NMOS管MN6的漏极连接， 所述第六NMOS管MN6的源极、 第七NMOS 管MN7的源极、 第八PMOS管MP8的栅极和第九PMOS管MP9的栅极均接地， 所述第一电容C1的一 端连接在所述第七PMOS管MP7的源极和所述第七NMOS管MN7的漏极之间， 所述第一电容C1的 另一端与所述第三电阻R3的一端连接， 所述第三电阻R3的另一端连接在所述第九PMO。

30、S管 MP9的漏极和所述第七NMOS管MN7的栅极之间， 所述第四电阻R4的一端也连接在所述第九 PMOS管MP9的漏极和所述第七NMOS管MN7的栅极之间， 所述第四电阻的另一端通过所述第二 电容C2接地。 0025 所述第七PMOS管MP7的源极和所述第七NMOS管MN7的漏极之间相连以作为超级源 随器3的第二局部电压输入端VI2为超级源随器3提供稳定的局部电压， 所述第七PMOS管MP7 的栅极连接第一偏置电压输入端V1i， 所述第五NMOS管MN5的栅极连接第二偏置电压输入端 V2i， 所述第六NMOS管MN6的栅极连接第三偏置电压输入端V3i。 0026 本发明的工作原理： 0027。

31、 电压基准核2由第一PMOS管MP1、 第二PMOS管MP2、 第三PMOS管MP3、 第一三极管Q1、 第二三极管Q2、 第三三极管Q3、 第一电阻R1(阻值为R1)、 第二电阻R2(阻值为R2)组成， 以正反 说明书 4/6 页 7 CN 111240395 A 7 馈钳位方式产生稳定的PTAT电流和基准电压VREF， 在所述第三PMOS管MP3的漏极连接有基准 电压输出端VREF用于输出基准电压VREF， 因此基准电压VREF为： 0028 0029 其中： VBEQ3为第三三极管Q3的基极与发射极的电压差； VT为热电压， 表达式为kT/q (k为玻尔兹曼常数， T为开氏温度， q为单。

32、位电荷量)； N为第二三极管Q2和第三三极管Q3的个 数比； R1为第一电阻R1的阻值； R2为第二电阻R2的阻值。 0030 局部电压产生电路1采用共源共栅电流镜结构， 通过第一NMOS管MN1、 第二NMOS管 MN2、 第五NMOS管MN5和第六NMOS管MN6组成共源共栅结构， 其镜像比例为1 1。 0031 局部电压VO产生于第五PMOS管MP5的漏极， 由于第五PMOS管MP5的漏极和第四PMOS 管MP4的源极连接， 即第四PMOS管MP4的源极接入局部电压VO， 同时， 第七PMOS管MP7的源极 也接入了局部电压， 由此可得第四PMOS管MP4的漏极电流IDMP4和第七PMO。

33、S管MP7的漏极电流 IDMP7相等， 从而可得VSGMP4VSGMP7， 又因VSGMP4VSGMP1， 所以VSGMP7VSGMP1， 则可以进一步得出 局部电压VO为： 0032 VOVSGMP7+VEBQ2 (2) 0033 其中： VSGMP7为第七PMOS管MP7的栅源电压； VBEQ2为第二三极管Q2基极与发射极的电 压差。 0034 上述式(2)是建立在第七PMOS管MP7工作在饱和区的情况下， 但是当局部电压VO因 电源电压VDD的上升而上升时， 第七PMOS管MP7会进入线性区， 这是由第七PMOS管MP7的偏置 电流决定的。 由于第一偏置电压V1接入第七PMOS管MP7的。

34、栅极， 因此第七PMOS管MP7 的栅极电压当第七PMOS管MP7的偏置电流变化很小时， V1的变化也 很小， 因此可以近似认为第七PMOS管MP7的栅极电压不变。 0035 若第七PMOS管MP7的栅极电压不变， 随着局部电压VO升高， 其源极电压也升高， 源 极电压的升高必将导致其漏极电压升高， 当漏极电压升高到一定程度后， 第七PMOS管MP7就 进入了线性区。 当第七PMOS管MP7进入线性区后， 第七PMOS管MP7和第四PMOS管MP4的栅源电 压相差越来越大， 使得VSGMP7VSGMP4， 最终使得基准输出发生变化。 因此为了保证局部电压VO 能够稳定， 通过加入超级源随器组成。

35、的负反馈电路来稳定局部电压VO。 0036 超级源随器3的负反馈电路由第七PMOS管MP7、 第八PMOS管MP8、 第九PMOS管MP9和 第七NMOS管MN7组成， 从而稳定局部电压VO， 其环路增益AV为： 0037 0038 其中： gm为PMOS管和NMOS管的低频跨导； ro为MOS管的输出阻抗。 0039 根据式(3)可以得出超级源随器的输出阻抗RVO-gnd为： 说明书 5/6 页 8 CN 111240395 A 8 0040 0041 其中： gm为PMOS管和NMOS管的低频跨导； ro为MOS管的输出阻抗。 0042 根据式(4)可以看到局部电压VO到地电阻非常小， 所。

36、以当电源电压发生变化时， 局 部电压VO的信号变化量VO为： 0043 0044 根据式(5)可以得出， 局部电压VO的变化量VO随VDD的变化非常小， 由此得到的基 准电压源可以具有较好的电源抑制比。 0045 需要说明的是， 在本文中， 诸如第一和第二等之类的关系术语仅仅用来将一个实 体或者操作与另一个实体或操作区分开来， 而不一定要求或者暗示这些实体或操作之间存 在任何这种实际的关系或者顺序。 以上仅为本发明的实施方式， 并非因此限制本发明的专 利范围， 凡是利用本发明说明书及附图内容所作的等效结构， 直接或间接运用在其他相关 的技术领域， 均同理在本发明的专利保护范围之内。 说明书 6/6 页 9 CN 111240395 A 9 图1 说明书附图 1/1 页 10 CN 111240395 A 10 。