基于高速AD的模数混合PCB地平面结构及设计方法.pdf

《基于高速AD的模数混合PCB地平面结构及设计方法.pdf》由会员分享，可在线阅读，更多相关《基于高速AD的模数混合PCB地平面结构及设计方法.pdf（5页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010386952.7 (22)申请日 2020.05.09 (71)申请人 天津光电通信技术有限公司 地址 300211 天津市河西区泰山路6号 (72)发明人 何海星范玉进张建军郝帅龙 云天嵩刘博李鑫儒 (74)专利代理机构 天津合正知识产权代理有限 公司 12229 代理人 李成运 (51)Int.Cl. H05K 1/02(2006.01) (54)发明名称 基于高速AD的模数混合PCB地平面结构及设 计方法 (57)摘要 本发明公开了一种基于高速AD的模数混合 P。

2、CB地平面结构及设计方法， 包括在PCB地平面不 完全分割的模拟地和数字地， 所述不完全分割即 分割线留有模拟地和数字地的共地空间。 本发明 采用全新的地平面设计形式， 即模拟地和数字地 采用不完全分割的形式， 通过在高速AD芯片上方 中间处留出适量宽度的共地铜皮， 在可以实现尽 量小的高速数字信号对外辐射的同时， 又可以保 证模拟电路对数字电路有足够的抗干扰能力， 且 本发明设计实现简单， 易于开发。 权利要求书1页 说明书2页 附图1页 CN 111405749 A 2020.07.10 CN 111405749 A 1.一种基于高速AD的模数混合PCB地平面结构， 其特征在于， 包括在P。

3、CB地平面不完全 分割的模拟地和数字地， 所述不完全分割即分割线留有模拟地和数字地的共地空间。 2.根据权利要求1所述的一种基于高速AD的模数混合PCB地平面结构， 其特征在于， 所 述共地空间位于高速AD芯片上方中间处。 3.根据权利要求1所述的一种基于高速AD的模数混合PCB地平面结构， 其特征在于， 所 述共地空间是由分割线沿AD前端电路两侧， 到AD芯片引脚最上排时， 向中间分割， 不相交所 留出的空间。 4.根据权利要求1至3任一项所述的一种基于高速AD的模数混合PCB地平面结构， 其特 征在于， 所述共地空间大小为23个焊盘。 5.一种基于高速AD的模数混合PCB地平面结构的设计方。

4、法， 其特征在于， 包括： 在高速 AD芯片上方中间处设有模拟地和数字地的共地空间。 6.根据权利要求5所述的一种基于高速AD的模数混合PCB地平面结构的设计方法， 其特 征在于， 所述共地空间的形成方法包括： S1、 分割线从板卡边缘开始， 沿每一路AD前端电路两侧向上分割； S2、 分割到AD芯片引脚最上排时， 向中间分割， 分割线不相交， 留出共地空间； S3、 地平面铺铜后， 该共地空间作为模拟地和数字地的共地点。 7.根据权利要求5或6所述的一种基于高速AD的模数混合PCB地平面结构的设计方法， 其特征在于， 所述共地空间大小为23个焊盘。 权利要求书 1/1 页 2 CN 1114。

5、05749 A 2 基于高速AD的模数混合PCB地平面结构及设计方法 技术领域 0001 本发明属于PCB板卡领域， 特别是涉及到一种基于高速AD的模数混合PCB地平面结 构及设计方法。 背景技术 0002 随着电子行业的技术的发展， 高速AD采集的应用和要求越来越高， 一般有高速AD 采集要求的板卡中， 都包含高速数字电路， 在这种情况下， 影响高速AD优异性能的设计因素 有很多， 实现AD良好指标的设计越来越困难， 众多因素中， 模拟地和数字地的设计尤为关 键。 在目前的技术背景下， 一般模拟地和数字地的处理有两种， 一种是模拟地和数字地完全 分割， 以远端的模拟电源地和数字电源地进行共地。

6、， 其优点是模拟电路抗数字电路干扰较 好， 但缺点是AD的高速数字信号回流太远， 造成数字信号辐射较大， 增加串扰； 一种是不区 分模拟地和数字地， 在PCB上地平面不进行任何分割， 其优点是AD的高速数字信号可以就近 回流， 高速数字信号对外辐射最小， 但缺点是， 模拟电路抗数字电路干扰较差， 采样后的信 号存在较多的数字干扰信号， 无法实现高速AD的良好性能。 发明内容 0003 本发明提出一种基于高速AD的模数混合PCB地平面结构及设计方法， 在实现尽量 小的高速数字信号对外辐射的同时， 又可以保证模拟电路对数字电路有足够的抗干扰能 力， 简单易行， 适用于单路或多路高速AD设计。 00。

7、04 为达到上述目的， 本发明的技术方案是这样实现的： 0005 一种基于高速AD的模数混合PCB地平面结构， 包括在PCB地平面不完全分割的模拟 地和数字地， 所述不完全分割即分割线留有模拟地和数字地的共地空间。 0006 进一步的， 所述共地空间位于高速AD芯片上方中间处。 0007 进一步的， 所述共地空间是由分割线沿AD前端电路两侧， 到AD芯片引脚最上排时， 向中间分割， 不相交所留出的空间。 0008 更进一步的， 所述共地空间大小为23个焊盘。 0009 本发明的另一方面， 还提供了一种基于高速AD的模数混合PCB地平面结构的设计 方法， 包括： 在高速AD芯片上方中间处设有模拟。

8、地和数字地的共地空间。 0010 进一步的， 所述共地空间的形成方式包括： 0011 S1、 分割线从板卡边缘开始， 沿每一路AD前端电路两侧向上分割； 0012 S2、 分割到AD芯片引脚最上排时， 向中间分割， 分割线不相交， 留出共地空间； 0013 S3、 地平面铺铜后， 该共地空间作为模拟地和数字地的共地点。 0014 更进一步的， 所述共地空间大小为23个焊盘。 0015 与现有技术相比， 本发明具有如下的有益效果： 0016 本发明采用一种全新的地平面设计形式， 即模拟地和数字地采用不完全分割的形 式， 通过在高速AD芯片上方中间处留出适量宽度的共地铜皮， 在可以实现尽量小的高速。

9、数 说明书 1/2 页 3 CN 111405749 A 3 字信号对外辐射的同时， 又可以保证模拟电路对数字电路有足够的抗干扰能力， 且本发明 设计实现简单， 易于开发。 附图说明 0017 图1是本发明的结构示意图。 0018 其中： 0019 1、 PCB板卡； 2、 AD芯片； 3、 AD前端电路； 4、 共地空间； 0020 5、 数字电路区域。 具体实施方式 0021 需要说明的是， 在不冲突的情况下， 本发明中的实施例及实施例中的特征可以相 互组合。 0022 在本发明的描述中， 需要说明的是， 除非另有明确的规定和限定， 术语 “安装” 、“相 连” 、“连接” 应做广义理解，。

10、 例如， 可以是固定连接， 也可以是可拆卸连接， 或一体地连接； 可 以是机械连接， 也可以是电连接； 可以是直接相连， 也可以通过中间媒介间接相连， 可以是 两个元件内部的连通。 对于本领域的普通技术人员而言， 可以通过具体情况理解上述术语 在本发明中的具体含义。 0023 本发明致力于设计出一种地分割形式， 采用不完全分割方法， 实现地平面的设计 不再是制约实现高速AD良好指标的因素。 0024 如图1所示， 本发明所提出的方法适用于单路高速AD或多路高速AD， 具体分割形式 为， 从PCB板卡1边缘开始， 沿每一路AD前端电路3两侧向上分割， 到AD芯片2处时， 分割线在 AD芯片2引脚。

11、的正下方继续向上， 到AD芯片2引脚最上排时， 向中间分割， 分割线不相交， 留 出大约两到三个焊盘的共地空间4， 分割线外围为数字电路区域5； 地平面铺铜后， 该共地空 间4作为模拟地和数字地的共地点。 0025 本发明中共地空间4大约两到三个焊盘大小， 是为了既保证共地空间能承载AD芯 片的正常消耗电流， 对于电源直流回流具有充足的通流能力， 而且对于高速数字信号回流 能具有较低的阻抗， 该模拟地和数字地的分割形式可实现尽量小的高速数字信号对外辐射 的同时， 又可以保证模拟电路对数字电路有足够的抗干扰能力。 0026 以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本发明的精 神和原则之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。 说明书 2/2 页 4 CN 111405749 A 4 图1 说明书附图 1/1 页 5 CN 111405749 A 5 。