高效植入式全波整流电路.pdf

《高效植入式全波整流电路.pdf》由会员分享，可在线阅读，更多相关《高效植入式全波整流电路.pdf（18页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010316082.6 (22)申请日 2020.04.21 (71)申请人 深圳技术大学 地址 518118 广东省深圳市坪山区兰田路 3002号 (72)发明人 张金勇梅逢城肖志勇相韶华 (74)专利代理机构 深圳市瑞方达知识产权事务 所(普通合伙) 44314 代理人 林俭良冯小梅 (51)Int.Cl. H02M 7/217(2006.01) (54)发明名称 一种高效植入式全波整流电路 (57)摘要 本发明涉及一种高效植入式全波整流电路， 包括： 第一组功率管、 。

2、第二组功率管、 比较电路、 第一偏置电路、 第二偏置电路、 第三偏置电路和 第四偏置电路； 第一组功率管的第一端、 第二端 和第三端与第一偏置电路连接， 第四端、 第五端 和第六端与第二偏置电路连接， 控制端与比较电 路的输出端连接； 比较电路的第一输入端与全波 整流电路的正输入端连接， 第二输入端与全波整 流电路的负输入端连接； 第二组功率管的第一 端、 第二端和第三端与第三偏置电路连接， 第四 端、 第五端和第六端与第四偏置电路连接， 第一 端还与全波整流电路的正输入端连接， 第四端还 与全波整流电路的负输入端连接。 本发明可MOS 管衬底的泄露电流， 提升电路转换效率， 电路鲁 棒性好。。

3、 权利要求书4页 说明书10页 附图3页 CN 111431421 A 2020.07.17 CN 111431421 A 1.一种高效植入式全波整流电路， 其特征在于， 包括： 第一组功率管、 第二组功率管、 比 较电路、 第一偏置电路、 第二偏置电路、 第三偏置电路和第四偏置电路； 所述第一组功率管的第一端、 第二端和第三端与所述第一偏置电路连接， 所述第一组 功率管的第四端、 第五端和第六端与所述第二偏置电路连接， 所述第一组功率管的控制端 与所述比较电路的输出端连接； 所述比较电路的第一输入端与全波整流电路的正输入端连接， 所述比较电路的第二输 入端与全波整流电路的负输入端连接； 所述。

4、第二组功率管的第一端、 第二端和第三端与所述第三偏置电路连接， 所述第二组 功率管的第四端、 第五端和第六端与所述第四偏置电路连接， 所述第二组功率管的第一端 还与所述全波整流电路的正输入端连接， 所述第二组功率管的第四端还与所述全波整流电 路的负输入端连接。 2.根据权利要求1所述的高效植入式全波整流电路， 其特征在于， 所述第一组功率管包 括： 第一P型功率管和第二P型功率管； 所述第一P型功率管的源极为所述第一组功率管的第一端， 所述第一P型功率管的衬底 为所述第一组功率管的第二端， 所述第一P型功率管的漏极为所述第一组功率管的第三端； 所述第二P型功率管的源极为所述第一组功率管的第四端。

5、， 所述第二P型功率管的衬底 为所述第一组功率管的第五端， 所述第二P型功率管的漏极为所述第一组功率管的第六端； 所述第一P型功率管的栅极和所述第二P型功率管的栅极形成所述第一组功率管的控 制端。 3.根据权利要求2所述的高效植入式全波整流电路， 其特征在于， 所述第一偏置电路包 括： 第一端、 第二端和第三端； 所述第一偏置电路的第一端与所述第一P型功率管的源极连接， 所述第一偏置电路的 第二端与所述第一P型功率管的衬底连接， 所述第一偏置电路的第三端与所述第一P型功率 管的漏极连接； 所述第一偏置电路包括： 第一PMOS管和第二PMOS管； 所述第一PMOS管和所述第二PMOS管串联连接；。

6、 所述第一PMOS管的漏极与所述第二PMOS管的源极连接， 所述第一PMOS管的衬底与所述 第二PMOS管的衬底连接并和所述第一PMOS管漏极和所述第二PMOS管的源极连接端连接， 且 所述第一PMOS管的衬底和所述第二PMOS管的衬底的连接端为所述第一偏置电路的第二端； 所述第一PMOS管的源极与所述第二PMOS管的栅极连接并作为所述第一偏置电路的第 一端， 所述第一PMOS管的栅极与所述第二PMOS管的漏极连接并作为所述第一偏置电路的第 三端。 4.根据权利要求2所述的高效植入式全波整流电路， 其特征在于， 所述第二偏置电路包 括： 第一端、 第二端和第三端； 所述第二偏置电路的第一端与所。

7、述第二P型功率管的源极连接， 所述第二偏置电路的 第二端与所述第二P型功率管的衬底连接， 所述第二偏置电路的第三端与所述第二P型功率 管的漏极连接； 所述第二偏置电路包括： 第三PMOS管和第四PMOS管； 所述第三PMOS管和所述第四PMOS管串联连接； 权利要求书 1/4 页 2 CN 111431421 A 2 所述第三PMOS管的漏极与所述第四PMOS管的源极连接， 所述第三PMOS管的衬底与所述 第四PMOS管的衬底连接并和所述第三PMOS管漏极和所述第四PMOS管的源极的连接端连接， 且所述第三PMOS管的衬底和所述第四PMOS管的衬底的连接端为所述第二偏置电路的第二 端； 所述第。

8、三PMOS管的源极与所述第四PMOS管的栅极连接并作为所述第一偏置电路的第 一端， 所述第三PMOS管的栅极与所述第四PMOS管的漏极连接并作为所述第一偏置电路的第 二端。 5.根据权利要求1所述的高效植入式全波整流电路， 其特征在于， 所述第二组功率管包 括： 第一N型功率管和第二N型功率管； 所述第一N型功率管的栅极与所述第二N型功率管的栅极交叉耦合连接； 所述第一N型 功率管的栅极与所述第二N型功率管的栅极交叉耦合连接为： 所述第一N型功率管的栅极与所述第二N型功率管的漏极连接， 所述第二N型功率管的 栅极与所述第一N型功率管的漏极连接。 6.根据权利要求5所述的高效植入式全波整流电路，。

9、 其特征在于， 所述第一N型功率管 的栅极与所述第二N型功率管的漏极的连接端为所述第二组功率管的第四端， 所述第二N型 功率管的栅极与所述第一N型功率管的漏极的连接端为所述第二组功率管的第一端； 所述第一N型功率管的衬底为所述第二组功率管的第二端， 所述第一N型功率管的源极 为所述第二组功率管的第三端， 所述第二N型功率管的衬底为所述第二组功率管的第五端， 所述第二N型功率管的源极为所述第二组功率管的第六端； 所述第一N型功率管的源极还接地， 所述第二N型功率管的源极还接地。 7.根据权利要求6所述的高效植入式全波整流电路， 其特征在于， 所述第三偏置电路包 括： 第一端、 第二端和第三端； 。

10、所述第三偏置电路的第一端与所述第一N型功率管的漏极连接， 所述第三偏置电路的 第二端与所述第一N型功率管的衬底连接， 所述第三偏置电路的第三端与所述第一N型功率 管的源极连接； 所述第三偏置电路包括： 第一NMOS管和第二NMOS管； 所述第一NMOS管和所述第二NMOS管串联连接； 所述第一NMOS管的源极与所述第二NMOS管的漏极连接， 所述第一NMOS管的衬底与所述 第二NMOS管的衬底连接并与所述第一NMOS管的源极与所述第二NMOS管的漏极的连接端连 接， 且所述第一NMOS管的衬底和所述第二NMOS管的衬底的连接端为所述第三偏置电路的第 二端； 所述第一NMOS管的栅极与所述第二N。

11、MOS管的源极连接并作为所述第三偏置电路的第 三端， 所述第一NMOS管的漏极与所述第二NMOS管的栅极连接并作为所述第三偏置电路的第 一端。 8.根据权利要求6所述的高效植入式全波整流电路， 其特征在于， 所述第四偏置电路包 括： 第一端、 第二端和第三端； 所述第四偏置电路的第一端与所述第二N型功率管的漏极连接， 所述第四偏置电路的 第二端与所述第二N型功率管的衬底连接， 所述第四偏置电路的第三端与所述第二N型功率 管的源极连接； 权利要求书 2/4 页 3 CN 111431421 A 3 所述第四偏置电路包括： 第三NMOS管和第四NMOS管； 所述第三NMOS管的源极与所述第四NMO。

12、S管的漏极连接， 所述第三NMOS管的衬底与所述 第四NMOS管的衬底连接并与所述第三NMOS管的源极与所述第四NMOS管的漏极的连接端连 接， 且所述第三NMOS管的衬底和所述第四NMOS管的衬底的连接端为所述第四偏置电路的第 二端； 所述第三NMOS管的栅极与所述第四NMOS管的源极连接并作为所述第四偏置电路的第 三端， 所述第三NMOS管的漏极与所述第四NMOS管的栅极连接并作为所述第四偏置电路的第 一端。 9.根据权利要求2所述的高效植入式全波整流电路， 其特征在于， 所述比较电路包括： 第一比较器和第二比较器； 所述第一比较器的负输入端作为所述比较电路的第一输入端与所述全波整流电路的。

13、 正输入端连接， 所述第一比较器的正输入端与所述全波整流电路的正输出端连接， 所述第 一比较器的输出端与所述第一P型功率管的栅极连接； 所述第二比较器的负输入端作为所述比较电路的第二输入端与所述全波整流电路的 负输入端连接， 所述第二比较器的正输入端与所述全波整流电路的正输出端连接， 所述第 二比较器的输出端与所述第二P型功率管的栅极连接； 所述第一比较器和所述第二比较器 相同。 10.根据权利要求9所述的高效植入式全波整流电路， 其特征在于， 所述第一比较器包 括： 向所述第一比较器提供偏置电流的自偏置电路； 与所述自偏置电路连接、 对所述偏置电流进行放大处理的二级放大电路； 与所述二级放大。

14、电路连接、 对所述二级放大电路输出的信号进行整形处理的波形整形 电路； 所述二级放大电路包括： 第一级电路和第二级电路； 所述第一级电路包括： 第一N型场效应管、 第二N型场效应管、 第三N型场效应管、 第一P 型场效应管和第二P型场效应管； 所述第二级电路包括： 第四N型场效应管和第三P型场效应管； 所述第一N型场效应管的栅极为所述第一比较器负输入端， 所述第一N型场效应管的漏 极与所述第二N型场效应管的漏极和所述第三N型场效应管的源极连接， 所述第一N型场效 应管的源极与所述第一P型场效应管的漏极连接； 所述第二N型场效应管的栅极为所述第一比较器的正输入端， 所述第二N型场效应管的 源极与。

15、所述第二P型场效应管的漏极连接； 所述第三N型场效应管的栅极与所述自偏置电路连接， 所述第三N型场效应管的漏极接 地； 所述第一P型场效应管的源极与所述第二P型场效应管的源极连接并连接供电电压， 所 述第一P型场效应管的栅极与所述第二P型场效应管的漏极连接， 所述第二P型场效应管的 栅极与所述第一P型场效应管的漏极连接； 所述第四N型场效应管的栅极与所述自偏置电路连接， 所述第四N型场效应管的漏极接 地， 所述第四N型场效应管的源极与所述第三P型场效应管的漏极连接， 所述第三P型场效应 权利要求书 3/4 页 4 CN 111431421 A 4 管的栅极与所述第二P型场效应管的漏极和所述第二。

16、N型场效应管的漏极的连接端连接， 所 述第三P型场效应管的源极连接所述供电电压； 所述第四N型场效应管的源极与所述第三P 型场效应管的漏极的连接端还连接至所述波形整形电路。 11.根据权利要求10所述的高效植入式全波整流电路， 其特征在于， 所述自偏置电路包 括： 第四P型场效应管和第五N型场效应管； 所述第四P型场效应管的源极连接所述供电电压， 所述第四P型场效应管的栅极与漏极 连接， 所述第四P型场效应管的漏极还与所述第五N型场效应管的源极连接； 所述第五N型场 效应管的栅极与源极连接， 且所述第五N型场效应管的栅极还与所述第三N型场效应管的栅 极和所述第四N型场效应管的栅极连接， 所述第。

17、五N型场效应管的漏极与接地。 12.根据权利要求10所述的高效植入式全波整流电路， 其特征在于， 所述波形整形电路 包括： 第一反相器和第二反相器； 所述第一反相器的第一端与所述第三P型场效应管的漏极和所述第四N型场效应管的 源极的连接端连接， 所述第一反相器的第二端连接所述供电电压， 所述第一反相器的第三 端接地； 所述第二反相器的第一端与所述第一反相器的第四端连接， 所述第二反相器的第二端 连接所述供电电压， 所述第二反相器的第三端接地， 所述第二反相器的第四端为所述第一 比较器的输出端； 所述第一反相器包括： 第五P型场效应管和第六N型场效应管； 所述第五P型场效应管的栅极和所述第六N型。

18、场效应管的栅极连接， 且所述第五P型场 效应管的栅极和所述第六N型场效应管的栅极的连接端为所述第一反相器的第一端； 所述 第五P型场效应管的源极为所述第一反相器的第二端， 所述第五P型场效应管的漏极和所述 第六N型场效应管的源极连接， 且所述第五P型场效应管的漏极和所述第六N型场效应管的 源极的连接端为所述第一反相器的第四端， 所述第六N型场效应管的漏极为所述第一反相 器的第三端； 所述第二反相器包括： 第六P型场效应管和第七N型场效应管； 所述第六P型场效应管的栅极和所述第七N型场效应管的栅极连接， 且所述第六P型场 效应管的栅极和所述第七N型场效应管的栅极的连接端为所述第二反相器的第一端；。

19、 所述 第六P型场效应管的源极为所述第二反相器的第二端； 所述第六P型场效应管的漏极与所述第七N型场效应管的源极连接， 所述第六P型场效 应管的漏极与所述第七N型场效应管的源极的连接端为所述第二反相器的第四端； 所述第 七N型场效应管的漏极接地。 权利要求书 4/4 页 5 CN 111431421 A 5 一种高效植入式全波整流电路 技术领域 0001 本发明涉及集成电路的技术领域， 更具体地说， 涉及一种高效植入式全波整流电 路。 背景技术 0002 随着信息技术的发展， 有源植入式医疗器械在临床应用上的作用越来越重要， 其 在疾病诊断、 治疗过程中发挥着重要的作用。 例如人工视网膜、 胶。

20、囊内窥镜、 式神经刺激器 等。 这些有源设备通过一定的手术植入人体， 受限于器械的体积， 电池的容量有限， 因此设 备的能量供应成为一个极大的制约因素。 无线能量传输技术为植入式医疗器械的能源供给 提供了一个有效的途径。 通过电磁感应的方法为有源式器械供电， 其方法是使位于体外的 线圈产生磁场， 通过电磁感应， 从而在体内的接收线圈上产生交流电压。 通过强耦合磁谐振 获取的能量并不能直接作为电压源供给内部电路使用， 因为强耦合磁谐振线圈接收到的能 量为交变信号， 需要通过整流滤波电路获得直流电压来为芯片内部电路提供能量， 所以整 流滤波电路是植入式无线能量传输系统中极其重要的一个部分。 000。

21、3 由于植入式器械通过外部手术封闭在人体内部， 且受限于植入系统的体积。 因此 无线能量的有效供给问题一直是植入式无线能量传输电路的重要研究课题。 同时还需要考 虑电路的热效应对人体器官组织产生的热危害。 因此， 通过电磁感应的无线能量传输系统 的能量转换效率显得十分重要， 尽量减少传输中的能量耗散在人体组织皮肤， 提升植入体 能量接收系统的转换效率。 除此之外， 植入手术复杂， 器件的失效会导致整个系统的失效。 因此， 电路的可靠性也是一个必须考虑的问题。 0004 植入式能量供给电路系统中， 整流电路作为前端模块是关键模块， 其能量转换效 率以及电路的可靠性、 鲁棒性能至关重要， 它直接影。

22、响着整个无线能量转换系统的性能。 0005 目前植入式能量供给电路系统的整流电路中， NMOS管和PMOS管在电路工作过程中 容易发生衬底摊而产生晶体管失效， 电路的可靠性低。 发明内容 0006 本发明要解决的技术问题在于， 针对现有技术的上述缺陷， 提供一种高效植入式 全波整流电路。 0007 本发明解决其技术问题所采用的技术方案是： 构造一种高效植入式全波整流电 路， 包括： 第一组功率管、 第二组功率管、 比较电路、 第一偏置电路、 第二偏置电路、 第三偏置 电路和第四偏置电路； 0008 所述第一组功率管的第一端、 第二端和第三端与所述第一偏置电路连接， 所述第 一组功率管的第四端、。

23、 第五端和第六端与所述第二偏置电路连接， 所述第一组功率管的控 制端与所述比较电路的输出端连接； 0009 所述比较电路的第一输入端与全波整流电路的正输入端连接， 所述比较电路的第 二输入端与全波整流电路的负输入端连接； 说明书 1/10 页 6 CN 111431421 A 6 0010 所述第二组功率管的第一端、 第二端和第三端与所述第三偏置电路连接， 所述第 二组功率管的第四端、 第五端和第六端与所述第四偏置电路连接， 所述第二组功率管的第 一端还与所述全波整流电路的正输入端连接， 所述第二组功率管的第四端还与所述全波整 流电路的负输入端连接。 0011 在一个实施例中， 所述第一组功率。

24、管包括： 第一P型功率管和第二P型功率管； 0012 所述第一P型功率管的源极为所述第一组功率管的第一端， 所述第一P型功率管的 衬底为所述第一组功率管的第二端， 所述第一P型功率管的漏极为所述第一组功率管的第 三端； 0013 所述第二P型功率管的源极为所述第一组功率管的第四端， 所述第二P型功率管的 衬底为所述第一组功率管的第五端， 所述第二P型功率管的漏极为所述第一组功率管的第 六端； 0014 所述第一P型功率管的栅极和所述第二P型功率管的栅极形成所述第一组功率管 的控制端。 0015 在一个实施例中， 所述第一偏置电路包括： 第一端、 第二端和第三端； 0016 所述第一偏置电路的第。

25、一端与所述第一P型功率管的源极连接， 所述第一偏置电 路的第二端与所述第一P型功率管的衬底连接， 所述第一偏置电路的第三端与所述第一P型 功率管的漏极连接。 0017 在一个实施例中， 所述第一偏置电路包括： 第一PMOS管和第二PMOS管； 0018 所述第一PMOS管和所述第二PMOS管串联连接； 0019 所述第一PMOS管的漏极与所述第二PMOS管的源极连接， 所述第一PMOS管的衬底与 所述第二PMOS管的衬底连接并和所述第一PMOS管漏极和所述第二PMOS管的源极连接端连 接， 且所述第一PMOS管的衬底和所述第二PMOS管的衬底的连接端为所述第一偏置电路的第 二端； 0020 所。

26、述第一PMOS管的源极与所述第二PMOS管的栅极连接并作为所述第一偏置电路 的第一端， 所述第一PMOS管的栅极与所述第二PMOS管的漏极连接并作为所述第一偏置电路 的第三端。 0021 在一个实施例中， 所述第二偏置电路包括： 第一端、 第二端和第三端； 0022 所述第二偏置电路的第一端与所述第二P型功率管的源极连接， 所述第二偏置电 路的第二端与所述第二P型功率管的衬底连接， 所述第二偏置电路的第三端与所述第二P型 功率管的漏极连接。 0023 在一个实施例中， 所述第二偏置电路包括： 第三PMOS管和第四PMOS管； 0024 所述第三PMOS管和所述第四PMOS管串联连接； 0025。

27、 所述第三PMOS管的漏极与所述第四PMOS管的源极连接， 所述第三PMOS管的衬底与 所述第四PMOS管的衬底连接并和所述第三PMOS管漏极和所述第四PMOS管的源极的连接端 连接， 且所述第三PMOS管的衬底和所述第四PMOS管的衬底的连接端为所述第二偏置电路的 第二端； 0026 所述第三PMOS管的源极与所述第四PMOS管的栅极连接并作为所述第一偏置电路 的第一端， 所述第三PMOS管的栅极与所述第四PMOS管的漏极连接并作为所述第一偏置电路 的第二端。 说明书 2/10 页 7 CN 111431421 A 7 0027 在一个实施例中， 所述第二组功率管包括： 第一N型功率管和第二。

28、N型功率管； 0028 所述第一N型功率管的栅极与所述第二N型功率管的栅极交叉耦合连接。 0029 在一个实施例中， 所述第一N型功率管的栅极与所述第二N型功率管的栅极交叉耦 合连接为： 0030 所述第一N型功率管的栅极与所述第二N型功率管的漏极连接， 所述第二N型功率 管的栅极与所述第一N型功率管的漏极连接。 0031 在一个实施例中， 所述第一N型功率管的栅极与所述第二N型功率管的漏极的连接 端为所述第二组功率管的第四端， 所述第二N型功率管的栅极与所述第一N型功率管的漏极 的连接端为所述第二组功率管的第一端； 0032 所述第一N型功率管的衬底为所述第二组功率管的第二端， 所述第一N型。

29、功率管的 源极为所述第二组功率管的第三端， 所述第二N型功率管的衬底为所述第二组功率管的第 五端， 所述第二N型功率管的源极为所述第二组功率管的第六端； 0033 所述第一N型功率管的源极还接地， 所述第二N型功率管的源极还接地。 0034 在一个实施例中， 所述第三偏置电路包括： 第一端、 第二端和第三端； 0035 所述第三偏置电路的第一端与所述第一N型功率管的漏极连接， 所述第三偏置电 路的第二端与所述第一N型功率管的衬底连接， 所述第三偏置电路的第三端与所述第一N型 功率管的源极连接。 0036 在一个实施例中， 所述第三偏置电路包括： 第一NMOS管和第二NMOS管； 0037 所述。

30、第一NMOS管和所述第二NMOS管串联连接； 0038 所述第一NMOS管的源极与所述第二NMOS管的漏极连接， 所述第一NMOS管的衬底与 所述第二NMOS管的衬底连接并与所述第一NMOS管的源极与所述第二NMOS管的漏极的连接 端连接， 且所述第一NMOS管的衬底和所述第二NMOS管的衬底的连接端为所述第三偏置电路 的第二端； 0039 所述第一NMOS管的栅极与所述第二NMOS管的源极连接并作为所述第三偏置电路 的第三端， 所述第一NMOS管的漏极与所述第二NMOS管的栅极连接并作为所述第三偏置电路 的第一端。 0040 在一个实施例中， 所述第四偏置电路包括： 第一端、 第二端和第三端。

31、； 0041 所述第四偏置电路的第一端与所述第二N型功率管的漏极连接， 所述第四偏置电 路的第二端与所述第二N型功率管的衬底连接， 所述第四偏置电路的第三端与所述第二N型 功率管的源极连接。 0042 在一个实施例中， 所述第四偏置电路包括： 第三NMOS管和第四NMOS管； 0043 所述第三NMOS管的源极与所述第四NMOS管的漏极连接， 所述第三NMOS管的衬底与 所述第四NMOS管的衬底连接并与所述第三NMOS管的源极与所述第四NMOS管的漏极的连接 端连接， 且所述第三NMOS管的衬底和所述第四NMOS管的衬底的连接端为所述第四偏置电路 的第二端； 0044 所述第三NMOS管的栅极。

32、与所述第四NMOS管的源极连接并作为所述第四偏置电路 的第三端， 所述第三NMOS管的漏极与所述第四NMOS管的栅极连接并作为所述第四偏置电路 的第一端。 0045 在一个实施例中， 所述比较电路包括： 第一比较器和第二比较器； 说明书 3/10 页 8 CN 111431421 A 8 0046 所述第一比较器的负输入端作为所述比较电路的第一输入端与所述全波整流电 路的正输入端连接， 所述第一比较器的正输入端与所述全波整流电路的正输出端连接， 所 述第一比较器的输出端与所述第一P型功率管的栅极连接； 0047 所述第二比较器的负输入端作为所述比较电路的第二输入端与所述全波整流电 路的负输入端。

33、连接， 所述第二比较器的正输入端与所述全波整流电路的正输出端连接， 所 述第二比较器的输出端与所述第二P型功率管的栅极连接。 0048 在一个实施例中， 所述第一比较器和所述第二比较器相同。 0049 在一个实施例中， 所述第一比较器包括： 0050 向所述第一比较器提供偏置电流的自偏置电路； 0051 与所述自偏置电路连接、 对所述偏置电流进行放大处理的二级放大电路； 0052 与所述二级放大电路连接、 对所述二级放大电路输出的信号进行整形处理的波形 整形电路。 0053 在一个实施例中， 所述二级放大电路包括： 第一级电路和第二级电路； 0054 所述第一级电路包括： 第一N型场效应管、 。

34、第二N型场效应管、 第三N型场效应管、 第 一P型场效应管和第二P型场效应管； 0055 所述第二级电路包括： 第四N型场效应管和第三P型场效应管； 0056 所述第一N型场效应管的栅极为所述第一比较器负输入端， 所述第一N型场效应管 的漏极与所述第二N型场效应管的漏极和所述第三N型场效应管的源极连接， 所述第一N型 场效应管的源极与所述第一P型场效应管的漏极连接； 0057 所述第二N型场效应管的栅极为所述第一比较器的正输入端， 所述第二N型场效应 管的源极与所述第二P型场效应管的漏极连接； 0058 所述第三N型场效应管的栅极与所述自偏置电路连接， 所述第三N型场效应管的漏 极接地； 00。

35、59 所述第一P型场效应管的源极与所述第二P型场效应管的源极连接并连接供电电 压， 所述第一P型场效应管的栅极与所述第二P型场效应管的漏极连接， 所述第二P型场效应 管的栅极与所述第一P型场效应管的漏极连接； 0060 所述第四N型场效应管的栅极与所述自偏置电路连接， 所述第四N型场效应管的漏 极接地， 所述第四N型场效应管的源极与所述第三P型场效应管的漏极连接， 所述第三P型场 效应管的栅极与所述第二P型场效应管的漏极和所述第二N型场效应管的漏极的连接端连 接， 所述第三P型场效应管的源极连接所述供电电压； 所述第四N型场效应管的源极与所述 第三P型场效应管的漏极的连接端还连接至所述波形整形。

36、电路。 0061 在一个实施例中， 所述自偏置电路包括： 第四P型场效应管和第五N型场效应管； 0062 所述第四P型场效应管的源极连接所述供电电压， 所述第四P型场效应管的栅极与 漏极连接， 所述第四P型场效应管的漏极还与所述第五N型场效应管的源极连接； 所述第五N 型场效应管的栅极与源极连接， 且所述第五N型场效应管的栅极还与所述第三N型场效应管 的栅极和所述第四N型场效应管的栅极连接， 所述第五N型场效应管的漏极与接地。 0063 在一个实施例中， 所述波形整形电路包括： 第一反相器和第二反相器； 0064 所述第一反相器的第一端与所述第三P型场效应管的漏极和所述第四N型场效应 管的源极。

37、的连接端连接， 所述第一反相器的第二端连接所述供电电压， 所述第一反相器的 说明书 4/10 页 9 CN 111431421 A 9 第三端接地； 0065 所述第二反相器的第一端与所述第一反相器的第四端连接， 所述第二反相器的第 二端连接所述供电电压， 所述第二反相器的第三端接地， 所述第二反相器的第四端为所述 第一比较器的输出端。 0066 在一个实施例中， 所述第一反相器包括： 第五P型场效应管和第六N型场效应管； 0067 所述第五P型场效应管的栅极和所述第六N型场效应管的栅极连接， 且所述第五P 型场效应管的栅极和所述第六N型场效应管的栅极的连接端为所述第一反相器的第一端； 所述第。

38、五P型场效应管的源极为所述第一反相器的第二端， 所述第五P型场效应管的漏极和 所述第六N型场效应管的源极连接， 且所述第五P型场效应管的漏极和所述第六N型场效应 管的源极的连接端为所述第一反相器的第四端， 所述第六N型场效应管的漏极为所述第一 反相器的第三端。 0068 在一个实施例中， 所述第二反相器包括： 第六P型场效应管和第七N型场效应管； 0069 所述第六P型场效应管的栅极和所述第七N型场效应管的栅极连接， 且所述第六P 型场效应管的栅极和所述第七N型场效应管的栅极的连接端为所述第二反相器的第一端； 所述第六P型场效应管的源极为所述第二反相器的第二端； 0070 所述第六P型场效应管。

39、的漏极与所述第七N型场效应管的源极连接， 所述第六P型 场效应管的漏极与所述第七N型场效应管的源极的连接端为所述第二反相器的第四端； 所 述第七N型场效应管的漏极接地。 0071 实施本发明的高效植入式全波整流电路， 具有以下有益效果： 该高效植入式全波 整流电路， 包括： 第一组功率管、 第二组功率管、 比较电路、 第一偏置电路、 第二偏置电路、 第 三偏置电路和第四偏置电路； 第一组功率管的第一端、 第二端和第三端与第一偏置电路连 接， 第四端、 第五端和第六端与第二偏置电路连接， 控制端与比较电路的输出端连接； 比较 电路的第一输入端与全波整流电路的正输入端连接， 第二输入端与全波整流电。

40、路的负输入 端连接； 第二组功率管的第一端、 第二端和第三端与第三偏置电路连接， 第四端、 第五端和 第六端与第四偏置电路连接， 第一端还与全波整流电路的正输入端连接， 第四端还与全波 整流电路的负输入端连接。 本发明可MOS管衬底的泄露电流， 提升电路转换效率， 电路鲁棒 性好。 附图说明 0072 下面将结合附图及实施例对本发明作进一步说明， 附图中： 0073 图1是本发明实施例提供的高效植入式全波整流电路的逻辑框图； 0074 图2是本发明实施例提供的高效植入式全波整流电路的电路原理图； 0075 图3是本发明实施例提供的第一偏置电路或者第二偏置电路的电路图； 0076 图4是本发明实。

41、施例提供的第三偏置电路或者第四偏置电路的电路图； 0077 图5是本发明实施例提供的比较器的电路图。 具体实施方式 0078 为了对本发明的技术特征、 目的和效果有更加清楚的理解， 现对照附图详细说明 本发明的具体实施方式。 说明书 5/10 页 10 CN 111431421 A 10 0079 本发明针对现有CMOS整流电路中所存在的衬底泄露电流， 降低电路的能量转换效 率及可靠性的问题， 提出了一种高效植入式全波整流电路， 该高效植入式全波整流电路为 CMOS整流电路， 其可实现互补衬底调制， 可以使栅交叉MOS管的衬底电压不受输入输出电压 的影响， 既可以实现PMOS管的衬底电压一直处。

42、于电路局部高电位又可使NMOS管的衬底电压 一直处于电路局部的低电位。 一方面可以抑制栅交叉MOS管衬底的泄露电流， 提升整流电路 的转换效率； 另一方面， 可以有效抑制由于衬底偏置电压的变化， 使得MOS管发生闩锁效应 而失效， 提升电路的鲁棒性。 0080 参考图1， 为本发明实施例提供的高效植入式全波整流电路的逻辑框图。 如图1所 示， 本发明实施例中， 该高效植入式全波整流电路包括： 第一组功率管11、 第二组功率管12、 比较电路13、 第一偏置电路14、 第二偏置电路15、 第三偏置电路16和第四偏置电路17。 0081 其中， 第一组功率管11的第一端、 第二端和第三端与第一偏置。

43、电路14连接， 第一组 功率管11的第四端、 第五端和第六端与第二偏置电路15连接， 第一组功率管11的控制端与 比较电路13的输出端连接； 比较电路13的第一输入端与全波整流电路的正输入端(图1中的 Vin+所示)连接， 比较电路13的第二输入端与全波整流电路的负输入端(图1中的Vin-所示) 连接； 第二组功率管12的第一端、 第二端和第三端与第三偏置电路16连接， 第二组功率管12 的第四端、 第五端和第六端与第四偏置电路17连接， 第二组功率管12的第一端还与全波整 流电路的正输入端连接， 第二组功率管12的第四端还与全波整流电路的负输入端连接。 0082 进一步地， 如图1所示， 比。

44、较电路13的第三输入端还与全波整流电路的正输出端 (图1中的Vout+所示)连接。 其中， 图1中的Vin为全波整流电路的输入， Vout是全波整流电路 的输出， CL是全波整流电路的负载电容。 0083 如图1所示， 第一偏置电路14和第三偏置电路16形成互补型动态衬底偏置电路， 第 二偏置电路15和第三偏置电路16形成互补型动态衬底偏置电路。 0084 参考图2， 本发明实施例中， 第一组功率管11包括： 第一P型功率管(如图2的MP1)和 第二P型功率管(如图2的MP2)； 第一P型功率管的源极为第一组功率管11的第一端， 第一P型 功率管的衬底为第一组功率管11的第二端， 第一P型功率。

45、管的漏极为第一组功率管11的第 三端。 第二P型功率管的源极为第一组功率管11的第四端， 第二P型功率管的衬底为第一组 功率管11的第五端， 第二P型功率管的漏极为第一组功率管11的第六端； 第一P型功率管的 栅极和第二P型功率管的栅极形成第一组功率管11的控制端。 0085 本发明实施例中， 第一偏置电路14包括： 第一端、 第二端和第三端。 0086 第一偏置电路14的第一端与第一P型功率管的源极连接， 第一偏置电路14的第二 端与第一P型功率管的衬底连接， 第一偏置电路14的第三端与第一P型功率管的漏极连接。 0087 进一步地， 如图2和图3所示， 第一偏置电路14包括： 第一PMOS。

46、管(如图2中的BP1)和 第二PMOS管(如图2中的BP2)。 其中， 第一PMOS管和第二PMOS管串联连接。 即第一PMOS管的漏 极与第二PMOS管的源极连接， 第一PMOS管的衬底与第二PMOS管的衬底连接并和第一PMOS管 漏极和第二PMOS管的源极连接端连接， 且第一PMOS管的衬底和第二PMOS管的衬底的连接端 为第一偏置电路14的第二端； 第一PMOS管的源极与第二PMOS管的栅极连接并作为第一偏置 电路14的第一端， 第一PMOS管的栅极与第二PMOS管的漏极连接并作为第一偏置电路14的第 三端。 其中， 第一偏置电路14的第一端为图3中的S端， 第一偏置电路14的第二端为图。

47、3中的B 端， 第一偏置电路14的第三端为图3中的D端。 说明书 6/10 页 11 CN 111431421 A 11 0088 如图2所示， 第一P型功率管的衬底由第一偏置电路14控制， 以保持第一P型功率管 的衬底一直偏置在电路的最高电位。 0089 本发明实施例中， 第二偏置电路15包括： 第一端、 第二端和第三端。 0090 第二偏置电路15的第一端与第二P型功率管的源极连接， 第二偏置电路15的第二 端与第二P型功率管的衬底连接， 第二偏置电路15的第三端与第二P型功率管的漏极连接。 0091 进一步地， 如图2和图3所示， 第二偏置电路15包括： 第三PMOS管(如图2中的BP3。

48、)和 第四PMOS管(如图2中的BP4)。 其中， 第三PMOS管和第四PMOS管串联连接。 即第三PMOS管的漏 极与第四PMOS管的源极连接， 第三PMOS管的衬底与第四PMOS管的衬底连接并和第三PMOS管 漏极和第四PMOS管的源极的连接端连接， 且第三PMOS管的衬底和第四PMOS管的衬底的连接 端为第二偏置电路15的第二端； 第三PMOS管的源极与第四PMOS管的栅极连接并作为第一偏 置电路14的第一端， 第三PMOS管的栅极与第四PMOS管的漏极连接并作为第一偏置电路14的 第二端。 其中， 第二偏置电路15的第一端为图3中的S端， 第二偏置电路15的第二端为图3中 的B端， 第。

49、二偏置电路15的第三端为图3中的D端。 0092 如图2所示， 第二P型功率管的衬底由第二偏置电路15控制， 以保持第二P型功率管 的衬底一直偏置在电路的最高位。 0093 本发明实施例中， 比较电路13包括： 第一比较器(如图2中的CMP1)和第二比较器 (如图2中的CMP2)。 0094 第一比较器的负输入端作为比较电路13的第一输入端与全波整流电路的正输入 端连接， 第一比较器的正输入端与全波整流电路的正输出端连接， 第一比较器的输出端与 第一P型功率管的栅极连接。 0095 第二比较器的负输入端作为比较电路13的第二输入端与全波整流电路的负输入 端连接， 第二比较器的正输入端与全波整流。

50、电路的正输出端连接， 第二比较器的输出端与 第二P型功率管的栅极连接。 0096 如图2所示， 第一P型功率管的控制端与第一比较器的输出端连接， 因此， 第一P型 功率管的栅极由第一比较器控制。 同样地， 第二P型功率管的控制端与第二比较器的输出端 连接， 因此， 第二P型功率管的栅极由第二比较器控制。 0097 进一步地， 本发明实施例的第一比较器和第二比较器可以采用相同的比较器。 如 图5所示， 为第一比较器和第二比较器的内部电路图。 0098 下面， 以第一比较器为例对内部电路图进行说明。 0099 具体的， 第一比较器包括： 向第一比较器提供偏置电流的自偏置电路； 与自偏置电 路连接、。