用于半导体器件的泄漏分析的方法和系统.pdf

《用于半导体器件的泄漏分析的方法和系统.pdf》由会员分享，可在线阅读，更多相关《用于半导体器件的泄漏分析的方法和系统.pdf（34页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010005292.3 (22)申请日 2020.01.03 (30)优先权数据 62/793,350 2019.01.16 US 16/586,658 2019.09.27 US (71)申请人 台湾积体电路制造股份有限公司 地址 中国台湾新竹 (72)发明人 刘振华林运翔侯元德王中兴 (74)专利代理机构 北京德恒律治知识产权代理 有限公司 11409 代理人 章社杲李伟 (51)Int.Cl. G06F 30/398(2020.01) (54)发明名称 用于半导体器件。

2、的泄漏分析的方法和系统 (57)摘要 方法用于计算半导体器件中的边界泄漏。 检 测第一单元和第二单元之间的边界， 该第一单元 和第二单元在该边界周围彼此邻接。 识别与第一 单元和第二单元的单元边缘相关联的属性。 基于 与第一单元和第二单元的单元边缘相关联的属 性来识别单元邻接情况。 基于与单元邻接情况相 关联的泄漏电流值和与单元邻接情况相关联的 泄漏概率来计算第一单元和第二单元之间的预 期边界泄漏。 本发明的实施例还涉及用于半导体 器件的泄漏分析的方法和系统。 权利要求书2页 说明书15页 附图16页 CN 111444669 A 2020.07.24 CN 111444669 A 1.一种用。

3、于半导体器件的泄漏分析的方法， 包括： 检测半导体器件中的第一单元和第二单元之间的边界， 其中， 所述第一单元和所述第 二单元在所述边界周围彼此邻接； 识别与所述第一单元和所述第二单元的单元边缘相关联的属性； 基于与所述第一单元和所述第二单元的所述单元边缘相关联的所述属性来识别单元 邻接情况； 以及 基于与所述单元邻接情况相关联的泄漏电流值和与所述单元邻接情况相关联的泄漏 概率来计算所述第一单元和所述第二单元之间的边界泄漏。 2.根据权利要求1所述的方法， 其中， 所述第一单元和所述第二单元之间的所述边界包 括P沟道边界部分和N沟道边界部分。 3.根据权利要求2所述的方法， 其中， 所述单元邻。

4、接情况包括与所述P沟道边界部分对 应的第一填充物深度、 与所述N沟道边界部分对应的第二填充物深度、 与所述P沟道边界部 分对应的所述边界旁边的所述单元边缘的第一邻接类型以及与所述N沟道边界部分对应的 所述边界旁边的所述单元边缘的第二邻接类型。 4.根据权利要求3所述的方法， 其中， 所述第一邻接类型或所述第二邻接类型选自源 极-源极邻接、 漏极-漏极邻接、 源极-漏极邻接、 源极-填充物邻接、 漏极-填充物邻接、 源极- 填充物中断邻接和漏极-填充物中断邻接的组合。 5.根据权利要求3所述的方法， 其中， 与所述单元邻接情况相关联的泄漏概率由所述单 元邻接情况的所述第一邻接类型和所述第二邻接类。

5、型确定。 6.根据权利要求2所述的方法， 其中， 所述边界泄漏与所述P沟道边界部分上的第一泄 漏电流和所述N沟道边界部分上的第二泄漏电流的总和相关联。 7.根据权利要求1所述的方法， 其中， 检测所述第一单元与所述第二单元之间的所述边 界的检测包括: 检测所述边界， 其中， 用于隔离所述第一单元与所述第二单元的边界栅极在所述边界 处实现并且电耦合至系统电压。 8.根据权利要求1所述的方法， 还包括： 在第一晶体管泄漏查找表中搜索所述单元邻接情况的第一可能的泄漏电流值， 其中， 在以第一电压阈值实现所述边界处的边界栅极的条件下， 所述第一晶体管泄漏查找表与所 述单元邻接情况的泄漏电流值相关； 以。

6、及 在第二晶体管泄漏查找表中搜索所述单元邻接情况的第二可能的泄漏电流值， 其中， 在以第二电压阈值实现所述边界处的所述边界栅极的条件下， 所述第二晶体管泄漏查找表 与所述单元邻接情况的泄漏电流值相关， 其中， 所述第二电压阈值比所述第一电压阈值高。 9.一种用于半导体器件的泄漏分析的系统， 包括： 库， 包含与不同单元邻接情况的泄漏电流值相关的至少一个泄漏查询表； 处理器， 配置为执行分析以检测半导体器件中的邻接单元之间的边界， 识别与所述邻 接单元的单元边缘相关联的属性， 基于与所述单元边缘相关联的属性来识别单元邻接情 况， 基于与所述单元邻接情况相关联的泄漏电流值和与所述单元邻接情况相关联。

7、的泄漏概 率计算所述邻接单元之间的边界泄漏； 以及 输出接口， 配置为输出所述半导体器件中的所述边界泄漏。 权利要求书 1/2 页 2 CN 111444669 A 2 10.一种用于半导体器件的泄漏分析的方法， 包括： 计算半导体器件的预期边界泄漏； 以及 基于至少所述预期边界泄漏来调整所述半导体器件的布局； 其中， 计算所述半导体器件的所述预期边界泄漏包括： 检测所述半导体器件的所述布局的邻接单元之间的边界； 识别与所述邻接单元的单元边缘相关联的属性； 基于与所述单元边缘相关联的属性来识别单元邻接情况； 和 基于与所述单元邻接情况相关联的泄漏电流值和与所述单元邻接情况相关联的泄漏 概率来计。

8、算所述邻接单元之间的所述预期边界泄漏。 权利要求书 2/2 页 3 CN 111444669 A 3 用于半导体器件的泄漏分析的方法和系统 技术领域 0001 本发明的实施例涉及用于半导体器件的泄漏分析的方法和系统。 背景技术 0002 当要制造半导体器件时， 放置不同的单元和布线。 然而， 随着半导体器件的技术的 不断发展， 工艺窗口急剧缩小。 由于工艺限制规则变得更加严格， 半导体器件的制造变得越 来越具有挑战性。 半导体器件可以包括以预定图案布置的几个晶体管单元。 例如， 在FET(场 效应晶体管)器件的情况下， 可以在衬底上制造几个源极/漏极对， 并且可以在源极/漏极对 上方形成相应的。

9、栅电极。 在操作中， 相邻的单元可能在单元的边缘处经受泄漏电流。 结果， 相邻的单元可以分隔开以减小半导体器件内的泄漏的总体效果。 然而， 分隔开的相邻的单 元导致半导体器件的设计面积的增加。 发明内容 0003 本发明的实施例提供了一种用于半导体器件的泄漏分析的方法， 包括： 检测半导 体器件中的第一单元和第二单元之间的边界， 其中， 所述第一单元和所述第二单元在所述 边界周围彼此邻接； 识别与所述第一单元和所述第二单元的单元边缘相关联的属性； 基于 与所述第一单元和所述第二单元的所述单元边缘相关联的所述属性来识别单元邻接情况； 以及基于与所述单元邻接情况相关联的泄漏电流值和与所述单元邻接情。

10、况相关联的泄漏 概率来计算所述第一单元和所述第二单元之间的边界泄漏。 0004 本发明的另一实施例提供了一种用于半导体器件的泄漏分析的系统， 包括： 库， 包 含与不同单元邻接情况的泄漏电流值相关的至少一个泄漏查询表； 处理器， 配置为执行分 析以检测半导体器件中的邻接单元之间的边界， 识别与所述邻接单元的单元边缘相关联的 属性， 基于与所述单元边缘相关联的属性来识别单元邻接情况， 基于与所述单元邻接情况 相关联的泄漏电流值和与所述单元邻接情况相关联的泄漏概率计算所述邻接单元之间的 边界泄漏； 以及输出接口， 配置为输出所述半导体器件中的所述边界泄漏。 0005 本发明的又一实施例提供了一种用。

11、于半导体器件的泄漏分析的方法， 包括： 计算 半导体器件的预期边界泄漏； 以及基于至少所述预期边界泄漏来调整所述半导体器件的布 局； 其中， 计算所述半导体器件的所述预期边界泄漏包括： 检测所述半导体器件的所述布局 的邻接单元之间的边界； 识别与所述邻接单元的单元边缘相关联的属性； 基于与所述单元 边缘相关联的属性来识别单元邻接情况； 和基于与所述单元邻接情况相关联的泄漏电流值 和与所述单元邻接情况相关联的泄漏概率来计算所述邻接单元之间的所述预期边界泄漏。 附图说明 0006 当结合附图进行阅读时， 从以下详细描述可最佳理解本发明的各个方面。 应该强 调， 根据工业中的标准实践， 各个部件未按。

12、比例绘制并且仅用于说明的目的。 实际上， 为了 清楚的讨论， 各个部件的尺寸可以任意地增大或减小。 说明书 1/15 页 4 CN 111444669 A 4 0007 图1是根据本发明的各个实施例的半导体器件的示例性布局图。 0008 图2是示出根据一些实施例的用于计算单元邻接泄漏的方法的流程图。 0009 图3A和图3B示出了根据一个或多个实施例的一个单元的单元边缘的示例。 0010 图4A和图4B示出了根据一个或多个实施例的与邻接单元之间的边界对应的单元 邻接情况的示例。 0011 图5是根据本发明的各个实施例的图1中的半导体器件的单元邻接情况的示例性 情况。 0012 图6是根据本发明。

13、的一些实施例的示出图2中的一个操作内的进一步操作的流程 图。 0013 图7A是根据本发明的各个实施例的晶体管泄漏查找表的示例性情况。 0014 图7B是根据本发明的各个实施例的泄漏概率查找表的示例性情况。 0015 图8是与图5所示的实施例中的半导体器件的布局相关的边界泄漏的计算表的示 例性情况。 0016 图9是根据本发明的一些实施例的示出图2中的一个操作内的进一步操作的另一 流程图。 0017 图10A是根据本发明的各个实施例的一个晶体管泄漏查找表的示例性情况。 0018 图10B是根据本发明的各个实施例的另一晶体管泄漏查找表LUT1B的示例性情况。 0019 图11是根据本发明的各个实。

14、施例的泄漏概率查找表的示例性情况。 0020 图12是与图5所示的实施例中的半导体器件的布局相关的边界泄漏的计算表的示 例性情况。 0021 图13是根据本发明的一些实施例的用于设计半导体器件的布局的方法的流程图。 0022 图14是根据本发明的一些实施例的用于执行图2所示的方法或图13所示的方法的 计算机系统的框图。 具体实施方式 0023 以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。 下面 描述了组件和布置的具体实施例或实例以简化本发明。 当然这些仅是实例而不旨在限制。 例如， 在以下描述中， 在第二部件上方或者上形成第一部件可以包括第一部件和第二部件 直接接触形成的。

15、实施例， 并且也可以包括在第一部件和第二部件之间可以形成额外的部 件， 从而使得第一部件和第二部件可以不直接接触的实施例。 此外， 本发明可以在各个实例 中重复参考数字和/或字母。 该重复是为了简单和清楚的目的， 并且其本身不指示讨论的各 个实施例和/或配置之间的关系。 0024 在本说明书中使用的术语通常具有本领域和在使用每个术语的特定上下文中的 普通含义。 在本说明书中使用示例(包括在此讨论的任何术语的示例)仅是说明性的， 并且 不以任何方式限制本发明或任何示例性术语的范围和含义。 同样， 本发明不限于本说明书 中给出的各个实施例。 0025 将理解， 虽然术语 “第一” 、“第二” 等在。

16、本文中可用于描述各种元件， 但是这些元件 不应受到这些术语的限制。 这些术语用于将一个元件与另一个元件区分开。 例如， 在不脱离 实施例的范围的情况下， 第一元件可以被称为第二元件， 并且类似地， 第二元件可以被称为 说明书 2/15 页 5 CN 111444669 A 5 第一元件。 如本文所使用的， 术语 “和/或” 包括一个或多个相关联的所列项目的任何和所有 组合。 0026 如本文所用的， 术语 “包括” 、“包含” 、“具有” 、“含有” 、“涉及” 等应被理解为开放式 的， 即意指包括但不限于。 0027 在整个说明书中对 “一个实施例” 、“实施例” 或 “一些实施例” 的引用。

17、是指结合一个 或多个实施例描述的特定特征、 结构、 实现或特性包括在本发明的至少一个实施例中。 因 此， 在整个说明书中的各个地方使用短语 “在一个实施例中” 或 “在实施例中” 或 “在一些实 施例中” 不一定全部指的是同一实施例。 此外， 在一个或多个实施例中， 可以以任何合适的 方式组合特定的特征、 结构、 实现或特性。 0028 半导体器件可以包括以预定图案布置的几个晶体管单元。 例如， 在FET(场效应晶 体管)器件的条件下， 可以在衬底上制造几个源极/漏极对， 并且可以在源极/漏极对上方形 成相应的栅电极。 在操作中， 相邻的单元可能在两个单元之间的边界处经受泄漏。 经历泄漏 的一。

18、种类型的半导体器件是包括连续有源区的半导体器件。 在包括连续有源区的半导体器 件中， 由于有源区的连续性质， 相邻的单元经历与其他类型的半导体器件相关联的典型泄 漏电流以及在单元的边缘处的附加泄漏。 在包括连续有源区的半导体器件中， 用于多个半 导体单元的源极和漏极形成在连续有源区中。 0029 图1是根据本发明的各个实施例的半导体器件的示例性布局图。 如图1示例性所 示， 在为说明而示出的半导体器件100的示例性布局中， 存在三个单元CL1、 CL2和CL3。 图1中 的半导体器件100中的单元CL1、 CL2和CL3的数量是为了说明的目的而给出的。 各种数量的 单元在本发明的预期范围内。 。

19、为了简化说明， 下面讨论半导体器件100中的三个单元CL1、 CL2和CL3， 并且出于说明目的给出这些单元。 0030 单元CL1、 CL2和CL3中的每个均包括多个电路元件和多个网。 电路元件是有源元件 或无源元件。 有源元件的示例包括但不限于晶体管和二极管。 晶体管的示例包括但不限于 金属氧化物半导体场效应晶体管(MOSFET)、 互补金属氧化物半导体(CMOS)晶体管、 双极结 型晶体管(BJT)、 高压晶体管、 高频晶体管、 p沟道和/或或n沟道场效应晶体管(PFET/NFET) 等、 FinFET、 具有升高的源极/漏极的平面MOS晶体管。 无源元件的示例包括但不限于电容 器、 电。

20、感器、 熔丝和电阻器。 网的示例包括但不限于通孔、 导电焊盘、 导电迹线和导电再分布 层。 0031 在如图1示例性所示的半导体器件100中， 在单元CL1、 CL2和CL3的每个内部存在一 些内部泄漏电流。 例如， 在单元CL1、 CL2和CL3之一内部， 将有内部泄漏电流从P沟道MOSFET 的源极端子流到漏极端子。 0032 除了内部泄漏电流之外， 相邻单元可能在两个相邻单元之间的边界处经历泄漏。 作为在图1中示意性地示出的实施例， 单元CL1、 CL2和CL3被实现在一个连续有源区110中， 其中连续有源区110掺杂有掺杂剂， 并且有源区110包括P型区域111和N型区域112。 单元。

21、CL1 的右边缘在边界BD1处邻接单元CL2的左边缘。 单元CL1和CL2之间的边界泄漏(例如， 包括P 沟道泄漏L1p和N沟道泄漏L1n)可以存在于边界BD1处。 单元CL2的右边缘邻接单元CL3的左 边缘。 单元CL2和CL3之间的边界泄漏(例如， 包括P沟道泄漏L2p和N沟道泄漏L2n)可以存在 于边界BD2处。 图1中的半导体器件100中的边界BD1和BD2的数量是为了说明的目的而给出 的。 各种数量的边界在本发明的预期范围内。 说明书 3/15 页 6 CN 111444669 A 6 0033 如图1示例性所示， 单元CL1、 CL2和CL3中的每个包括P沟道部分(例如CL1p、 。

22、CL2p或 CL3p)以及N沟道部分(例如CL1n、 CL2n或CL3n)。 单元CL1具有四个单元边缘EG1a、 EG1b、 EG1c 和EG1d。 单元边缘EG1a位于单元CL1的左边缘处和P沟道部分CL1p上。 单元边缘EG1b位于单 元CL1的左边缘处和N沟道部分CL1n上。 单元边缘EG1c位于单元CL1的右边缘处和P沟道部分 CL1p上。 单元边缘EG1d位于单元CL1的右边缘处和N沟道部分CL1n上。 类似地， 单元CL2具有 四个单元边缘EG2a(在左边缘处和P沟道部分CL2p上)、 EG2b(在左边缘处和N沟道部分CL2n 上)、 EG2c(在右边缘处和P沟道部分CL2p上)。

23、和EG2d(在右边缘处和N沟道部分CL2n上)。 类似 地， 单元CL3也具有四个单元边缘EG3a、 EG3b、 EG3c和EG3d。 0034 如图1所示， 在包括连续有源区并实现半导体器件100的半导体器件中， 可以在相 同的连续有源区域110中形成用于不同单元的功能端子(例如， 源极端子和漏极端子)。 例 如， 源极端子可以位于单元CL1的单元边缘EG1c处， 并且漏极端子可以位于单元CL2的单元 边缘EG2a处， 使得可以从单元CL1的单元边缘EG1c跨越边界BD1至单元CL2的单元边缘EG2a 引起泄漏电流L1p。 例如， 源极端子可以位于单元CL1的单元边缘EG1d处， 并且漏极端。

24、子可以 位于单元CL2的单元边缘EG2b处， 使得可以从单元CL2的单元边缘EG2b跨越边界BD1至单元 CL1的单元边缘EG1d引起泄漏电流L1n。 0035 为了示出图1， 在单元CL1和CL2的P沟道部分CL1p和CL2p之间的边界BD1处实现边 界栅极TG1p， 并且边界栅极TG1p电耦合至系统电压轨RVD-D。 系统电压轨RVD-D配置为向边 界栅极TG1p提供高系统电压VD-D。 与高系统电压VD-D耦合的边界栅极TG1p配置为限制(或 阻止)单元CL1的P沟道部分CL1p和单元CL2的P沟道部分CL2p之间的泄漏电流。 在N沟道部分 CL1n和CL2n之间的边界BD1处实现另一边。

25、界栅极TG1n， 并且边界栅极TG1n电耦合至另一系 统电压轨RVS-S。 系统电压轨RVS-S配置为向边界栅极TG1n提供低系统电压VS-S。 与低系统 电压VS-S耦合的边界栅极TG1n配置为限制(或阻挡)单元CL1的N沟道部分CL1n与单元CL2的 N沟道部分CL2n之间的泄漏电流。 有效地， 边界栅极TG1p和TG1n配置为隔离单元CL1和CL2。 0036 类似地， 在单元CL2和CL3的边界BD2处实现边界栅极TG2p和TG2n。 边界栅极TG2p电 耦合至系统电压轨RVD-D。 与高系统电压VD-D耦合的边界栅极TG2p配置为限制(或阻止)单 元CL2和CL3的P沟道部分CL2p。

26、和CL3p之间的泄漏电流。 边界栅极TG2n电耦合至系统电压轨 RVS-S。 与低系统电压VS-S耦合的边界栅极TG2n配置为限制(或阻止)单元CL2和CL3的N沟道 部分CL2n和CL3n之间的泄漏电流。 边界栅极TG2p和TG2n配置为隔离单元CL2和CL3。 0037 在一些情况下， 即使边界栅极TG1p、 TG1n、 TG2p和TG2n分别在邻接单元之间的边界 BD1和BD2处实现， 在邻接单元之间仍然存在一定水平的边界泄漏电流。 在设计半导体器件 100的布局时， 如果根据单元内的内部泄漏电流检查总泄漏电流而不考虑边界泄漏电流， 则 总泄漏电流的估计将是不精确的。 换句话说， 当考虑。

27、内部泄漏电流以及边界泄漏电流来计 算半导体器件100的总泄漏电流时， 总泄漏电流的估计将更加精确。 0038 CNOD半导体器件经历的边界泄漏电流取决于相邻单元之间的边界处的单元邻接 情况而变化。 例如， 上述单元邻接情况包括确定邻接单元之间的边界是源极-源极边界、 源 极-漏极边界还是漏极-漏极边界、 填充物单元的不同深度、 不同电压阈值等。 如以下更详细 地讨论的， 各种晶体管之间的这些差异可以影响邻接单元的边界处经历的泄漏(例如， 边界 泄漏电流)的量。 例如， 在不同的邻接条件之间， 源极到漏极(S-D)的邻接通常比源极到源极 (S-S)的邻接经受更多的边界泄漏。 说明书 4/15 页。

28、 7 CN 111444669 A 7 0039 因为晶体管的这些不同属性， 单元边缘、 单元邻接情况(例如， 邻接类型、 电压阈 值、 MOS类型等)导致相邻单元之间的不同边界处的泄漏量的差异。 在一些实施例中， 期望基 于以上差异来精确地估计半导体器件100的边界泄漏。 0040 图2是示出根据一些实施例的用于计算单元邻接泄漏的方法200的流程图。 为了帮 助理解流程图， 将参考图1描述图2中的操作。 应该理解的是， 方法200可以应用于半导体器 件的各种布局， 并且不限于图1的实施例。 在操作S210中， 方法200用于检测半导体器件100 的布局中的邻接单元之间的边界。 更具体地， 如。

29、图1所示， 检测单元CL1和CL2之间的边界 BD1， 并且单元CL1和CL2在边界BD1周围彼此邻接。 类似地， 检测单元CL2和CL3之间的边界 BD2， 并且单元CL2和CL3在边界BD2周围彼此邻接。 0041 在操作S220中， 方法200用于识别与对应于边界BD1和BD2中的每个的邻接单元的 单元边缘相关联的属性。 例如， 对应于边界BD1， 识别单元CL1的单元边缘EG1c和EG1d以及单 元CL2的单元边缘EG2a和EG2b， 并且在估计跨越边界BD1的漏电流L1p和L1n时考虑单元边缘 EG1c、 EG1d、 EG2a和EG2b的属性。 类似地， 对应于边界BD2， 识别单元。

30、CL2的单元边缘EG2c和 EG2d以及单元CL3的单元边缘EG3a和EG3b， 并且在估计跨越边界BD2的泄漏电流L2p和L2n时 考虑与单元边缘EG2c、 EG2d、 EG3a和EG3b相关联的属性。 0042 图3A示出了根据一个或多个实施例的一个单元CLm的单元边缘EGma-EGid的示例。 图3A中的单元CLm是示出图1中的单元CL1-CL3中的任何一个的示例， 并且m是正整数。 在图 3A所示的示例中， 单元边缘EGma用作单元CLm中的源极端子(S)； 单元边缘EGmb用作单元CLm 中的漏极端子(D)； 单元边缘EGmc用作单元CLm中的漏极端子(D)； 并且单元边缘EGmd用。

31、作单 元CLm中的源极端子(S)。 0043 图3B示出了根据一个或多个实施例的一个单元CLn的单元边缘EGna-EGnd的另一 示例。 图3B中的单元CLn是示出图1中的单元CL1-CL3中的任何一个的示例， 并且n是正整数。 在图3B中， 单元边缘EGna用作单元CLn中的填充物单元(FC)； 单元边缘EGnc也用作单元CLn 中的填充物单元(FC)； 单元边缘EGnb用作单元CLn中的漏极端子(D)， 并且单元边缘EGnc用 作单元CLn中的填充物中断(FB)。 0044 在一些实施例中， 在单元CLn中形成填充物单元(FC)或填充物中断(FB)， 以保持半 导体器件100的结构和/或布。

32、局均匀和/或完整。 在一些其他实施例中， 填充物单元(FC)或填 充物中断(FB)用于分隔开相邻单元， 以减少相邻单元之间的泄漏。 0045 在图3B中， 单元边缘EGna和EGnc都用作填充物单元， 并且单元边缘EGna和EGnc具 有填充物深度FD1。 在一些实施例中， 通过从单元边缘EGna到单元边缘EGnc布置的鳍的量来 测量填充物深度FD1。 单元边缘EGnd用作填充物中断， 并且单元边缘EGnb用作漏极端子(D)， 并且单元边缘EGnd具有另一填充物深度FD2。 在图3B中， 为了说明， 填充物深度FD1长于填充 物深度FD2。 在示例中， 填充物深度FD1为 “4” 个鳍宽度， 。

33、并且填充物深度FD2为 “2” 个鳍宽度。 0046 在图3A中， 所有单元边缘EGma-EGmd用作功能端子(例如， 漏极端子或源极端子)， 而不用作填充物。 换句话说， 将单元边缘EGma-EGmd的填充物深度视为 “0” 鳍宽度。 0047 如上所述， 为了说明的目的， 给出了与填充物单元(FC)或填充物中断(FB)相关的 填充物深度和鳍宽度。 与填充物单元(FC)和填充物中断(FB)相关联的各种填充物深度和鳍 宽度在本发明的预期范围内。 例如， 在各个实施例中， 一个填充物单元(FC)的填充物深度与 一个填充物中断(FB)的填充物深度不同。 说明书 5/15 页 8 CN 111444。

34、669 A 8 0048 在一些实施例中， 根据单元CLm或CLn的功能(例如， 单元CL1是AND门、 OR门、 NAND 门、 NOR门、 XOR门、 反相器、 导通/关闭开关、 伪间隔件、 连接布线)或设计(例如， 晶体管端子 的方向或分布)决定将单元边缘(例如， 单元CLm的单元边缘EGma-EGmd和单元CLn的单元边 缘EGna-EGnd)用作漏极(D)、 源极(S)、 填充物单元(FC)还是填充物中断(FB)。 在一些实施例 中， 与单元边缘相关联的属性包括端子类型(例如， S、 D、 FC、 FB)和/或如图3A和图3B示例性 示出的相应的单元边缘的填充物深度。 0049 在操。

35、作S230中， 方法200用于基于与邻接单元的单元边缘关联的属性， 识别与每个 边界对应的单元邻接情况。 如图3A和图3B示例性所示， 为了说明， 执行操作S230以识别与图 3A和图3B中的每个边界对应的单元邻接情况， 并且邻接单元的单元边缘可以是不同的端子 类型和/或具有不同的填充物深度， 使得存在与邻接单元的不同单元边缘相关的单元邻接 情况的各种组合。 0050 图4A示出了根据一个或多个实施例的与邻接单元CLi和CLj之间的边界BDi对应的 单元邻接情况CAij的示例。 图4A中的单元CLi和CLj用作实例以说明图1中的单元CL1-CL3中 的相邻两个， 并且i和j是正整数。 0051。

36、 在图4A中示意性地示出的示例中， 单元CLi与单元CLj之间的边界BDi包括P沟道边 界部分Gip和N沟道边界部分Gin。 对应于边界BDi的单元邻接情况CAij包括对应于P沟道边 界部分Gip的邻接类型和填充物深度， 以及对应于N沟道边界部分Gin的另一邻接类型和另 一填充物深度。 在图4A中示意性地示出的示例中， 与边界BDi对应的单元邻接情况CAij包括 对应于P沟道边界部分Gip的单元边缘EGic和EGja的源极到源极(S-S)邻接类型、 对应于P沟 道边界部分Gip的填充物深度(例如， S-S邻接之间的 “0” 、 对应于N沟道边界部分Gin的单元 边缘EGid和EGjb的源极-漏。

37、极(SD)邻接类型、 对应于N沟道边界部分Gin的另一个填充物深 度(例如， SD邻接之间的 “0” )。 0052 图4B示出了根据一个或多个实施例的与邻接单元CLi和CLj之间的边界BDi对应的 单元邻接情况CAij的另一示例。 图4B中的单元CLi和CLj是示出图1中的单元CL1-CL3中的相 邻两个单元的另一示例。 0053 在图4B中示意性示出的示例中， 单元CLi和单元CLj之间的边界BDi包括P沟道边界 部分Gip和N沟道边界部分Gin。 为了说明， 与边界BDi对应的单元邻接情况CAij包括与P沟道 边界部分Gip对应的单元边缘EGic和EGja的漏极至漏极(D-D)邻接类型、。

38、 对应于P沟道边界 部分Gip的填充物深度(例如， D-D邻接之间的 “0” )、 对应于N沟道边界部分Gin的单元边缘 EGid和EGjb的源极到填充物单元(S-FC)邻接类型、 对应于N沟道边界部分Gin的另一填充物 深度(例如， 填充物单元的填充物深度为 “4” 鳍宽度)。 0054 在图4A和图4B的前述实施例中示例性地示出了各种邻接类型S-S、 S-D、 D-D、 S-FC。 两个单元边缘之间的邻接类型不限于图4A和图4B中的示例。 在各个实施例中， 两个单元边 缘之间的邻接类型选自源极-源极邻接(S-S)、 漏极-漏极邻接(D-D)、 源极-漏极邻接(SD)、 源极-填充物邻接(S。

39、-FC)、 漏极-填充物邻接(D-FC)、 源极-填充物中断邻接(S-FB)和漏极填 充物中断邻接(D-FB)。 0055 基于以上所述， 执行操作S230以识别半导体器件100中的每个边界的单元邻接情 况。 例如， 如图1和图2示例性所示， 方法200用于识别与邻接单元CL1和CL2之间的边界BD1对 应的一个单元邻接情况， 并且识别与邻接单元CL2和CL3之间的边界BD2对应的另一单元邻 说明书 6/15 页 9 CN 111444669 A 9 接情况。 0056 在操作S240中， 方法200用于基于泄漏电流值和与操作S230中识别的单元邻接情 况相关的泄漏概率来计算邻接单元之间的预期。

40、边界泄漏。 操作S240的细节将在下面相对于 图5和图6示例性地讨论。 0057 图5是根据本发明的各个实施例的图1中的半导体器件100的单元邻接情况的示例 性情况。 例如， 通过使用图2所示的方法的操作S240， 根据单元邻接情况来计算图5中的半导 体器件100的边界泄漏。 图6是根据本发明的一些实施例的示出图2中的操作S240内的进一 步的操作S242-S246的流程图。 0058 如图6示例性所示， 图2中的操作S240包括用于计算邻接单元之间的预期边界泄漏 的操作S242-S246， 这将在下面示例性地更详细地讨论。 0059 在图5中示意性地示出的示例中， 与边界BD1对应的单元邻接。

41、情况CA12包括与P沟 道边界部分G1p对应的单元边缘EG1c和EG2a的源极到源极(S-S)邻接类型、 与P沟道边界部 分G1p对应的填充物深度 “0” 、 对应于N沟道边界部分G1n的单元边缘EG1d和EG2b的源极-漏 极(SD)邻接类型、 对应于N沟道边界部分G1n的另一填充物深度 “0” 。 换句话说， 单元邻接情 况CA12包括表示为G1p： S-S、 0和G1n： S-D、 0的信息。 0060 在操作S242中， 执行该方法以在晶体管泄漏查找表中搜索与边界BD1处的单元邻 接情况CA12中的P沟道边界部分Glp和N沟道边界部分Gln对应的泄漏电流值。 下面将参考图 7A示例性地。

42、讨论晶体管泄漏查找表。 0061 图7A是根据本发明的各个实施例的晶体管泄漏查找表LUT1的示例性情况。 例如， 在一些实施例中， 晶体管泄漏查找表LUT1中的泄漏信息是通过模拟不同的填充物深度和/ 或不同的邻接条件(例如， S-S、 D-D、 D-S邻接)和/或不同的MOS类型而获得的。 模拟的结果可 以提供关于各种类型的单元边界的泄漏的信息。 为了说明， 晶体管泄漏查找表LUT1是通过 低压阈值(LVT)工艺制造的邻接单元的泄漏电流值的模拟结果。 0062 在操作S242中， 对应于如图5所示的边界BD1上的P沟道边界部分Glp的泄漏电流值 根据晶体管泄漏查找表LUT1的第三行(即P沟道，。

43、 填充物深度0， 并且边缘类型涉及普通端 子(S或D)确定为 “70” A。 对应于边界BD1上的N沟道边界部分G1n的泄漏电流值根据晶体管 泄漏查找表LUT1的第二行(即， N沟道， 填充物深度0， 并且边缘类型涉及普通端子(S或D) 确定为 “40” A。 0063 在图5中示意性地示出的示例中， 与边界BD2对应的单元邻接情况CA23包括与P沟 道边界部分G2p对应的单元边缘EG2c和EG3a的漏极至填充物(D-FC)邻接类型、 对应于P沟道 边界部分G2p的 “4” 个鳍宽度的填充物深度、 对应于N沟道边界部分G2n的单元边缘EG2d和 EG3b的漏极到漏极(D-FC)邻接类型、 对应。

44、于N沟道边界部分G2n的 “4” 个鳍宽度的另一填充 物深度。 换句话说， 单元邻接情况CA12包括表示为G2p： D-FC、 4和G2n： D-FC、 4的信息。 0064 在操作S242中， 执行该方法以在晶体管泄漏查找表LUT1中搜索与边界BD2处的单 元邻接情况CA23中的P沟道边界部分G2p和N沟道边界部分G2n对应的泄漏电流值。 0065 在操作S242中， 如图5所示的对应于边界BD2上的P沟道边界部分G2p的泄漏电流值 根据晶体管泄漏查找表LUT1的第五行(即， P沟道， 填充物深度4， 并且边缘类型涉及填充 物单元(FC)确定为 “3” A。 与边界BD2上的N沟道边界部分G。

45、2n对应的泄漏电流值根据晶体 管泄漏查找表LUT1的第四行(即， N沟道， 填充物深度4， 并且边缘类型涉及填充物单元 说明书 7/15 页 10 CN 111444669 A 10 (FC)确定为 “2” A。 0066 图7B是根据本发明的各个实施例的泄漏概率查找表LUT2的示例性情况。 在一些实 施例中， 泄漏概率查找表LUT2反映了在邻接类型的不同组合下的不同泄漏概率。 如图7B所 示， 泄漏概率查找表LUT2记录了源极-源极邻接(S-S)、 漏极-漏极邻接(D-D)、 源极-漏极邻 接(SD)、 源极-填充物邻接(S-FC)、 漏极-填充物邻接(D-FC)、 源极-填充物中断邻接(S。

46、-FB) 和漏极-填充物中断邻接(D-FB)下的泄漏概率。 0067 下表1示出了两个单元边缘上的电压电平的可能组合， 并且这两个单元边缘的边 缘类型都是源极端子(S)。 0068 表1 0069 0070 如表1中示例性所示， 对于N沟道晶体管， 当两个邻接单元边缘都是源极端子时， 单 元边缘(S-S)的电压电平固定为逻辑 “0” (例如， 低系统电平VS-S)， 对于P沟道晶体管， 单元 边缘的两个电压电平都固定为逻辑 “1” (例如， 高系统电平VD-D)。 因此， 当邻接类型是源极- 源极邻接(S-S)时， 在邻接单元边缘之间没有电压差。 因此， 如图7B示例性所示， 源极-源极 邻接。

47、(S-S)的泄漏概率为0， 因为相邻的单元边缘之间没有电压差。 0071 下表2示出了两个单元边缘上的电压电平的可能组合， 其中一个单元边缘的边缘 类型是漏极端子(D)， 而另一个单元边缘的边缘类型是漏极端子(D)、 源极端子(S)、 填充物 单元(FC)或填充物中断(FB)。 填充物单元(FC)或填充物中断(FB)的电压电平受到与填充物 单元(FC)或填充物中断(FB)耦合的相邻端子的影响。 在一些实施例中， 填充物单元(FC)或 填充物中断(FB)耦合至源极端子。 因此， 在某些情况下， 填充物单元(FC)或填充物中断(FB) 的电压水平被假定为像源极端子一样变化或工作。 0072 表2 。

48、0073 0074 如表2示例性所示， 当一个单元边缘的边缘类型是漏极端子(D)而另一单元边缘的 说明书 8/15 页 11 CN 111444669 A 11 边缘类型是漏极端子(D)时、 源极端子(S)、 填充物单元(FC)或填充物中断(FB)时， 则单元边 缘的电压电平都将在逻辑 “0” (例如， 低系统电平VS-S)和逻辑 “1” (例如， 高系统电平VDD)之 间变化。 系统高电平VD-D)。 因此， 如图7B所示， 漏极-漏极邻接(D-D)、 源极-漏极邻接(SD)、 源极-填充物邻接(S-FC)、 漏极-填充物邻接(D-FC)、 源极-填充物中断邻接(S-FB)和漏极- 填充物中。

49、断邻接(D-FB)的泄漏概率为0.5(即50)。 0075 图8是与图5所示的实施例中的半导体器件100的布局相关的边界泄漏的计算表 CAL1的示例性情况。 参考图5、 图6、 图7A和图8， 来自晶体管泄漏查找表LUT1的泄漏电流值 (对应于边界BD1处的单元邻接情况CA12和边界BD2处的单元邻接情况CA23)填充到图8的计 算表CAL1的第五列中。 0076 在操作S244中， 执行该方法以确定分别与单元邻接情况CA12和CA23相关联的泄漏 概率。 下面将参考图7B示例性地讨论确定泄漏概率的操作。 0077 参考图5、 图6、 图7B和图8， 在操作S244中， 来自泄漏概率查找表LU。

50、T2的泄漏概率 (对应于边界BD1处的单元邻接情况CA12和边界BD2处的单元邻接情况CA23)填充到图8的计 算表CAL1的第六列中。 0078 参考图5、 图6和图8， 在操作S246中， 执行该方法以根据泄漏电流值与泄漏概率之 间的乘积之和来计算邻接单元之间的预期边界泄漏。 更具体地， 为了说明， 跨越单元邻接情 况CA12的P沟道边界部分G1p的预期边界泄漏等于7000 A。 跨越单元邻接情况CA12的N 沟道边界部分G1n的预期边界泄漏等于400.520 A。 因此， 单元邻接情况CA12的预期边 界泄漏为0+2020 A。 类似地， 跨越单元邻接情况CA23的P沟道边界部分G2p的。