阵列基板母板及其检测方法、阵列基板、显示装置.pdf

《阵列基板母板及其检测方法、阵列基板、显示装置.pdf》由会员分享，可在线阅读，更多相关《阵列基板母板及其检测方法、阵列基板、显示装置.pdf（23页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010430056.6 (22)申请日 2020.05.20 (71)申请人 京东方科技集团股份有限公司 地址 100015 北京市朝阳区酒仙桥路10号 (72)发明人 田宏伟牛亚男赵梦刘明 于洋刘政 (74)专利代理机构 北京律智知识产权代理有限 公司 11438 代理人 王辉阚梓瑄 (51)Int.Cl. G09G 3/00(2006.01) G09G 3/32(2016.01) G09F 9/33(2006.01) (54)发明名称 阵列基板母板及其检测方法、 阵列基。

2、板、 显 示装置 (57)摘要 本发明涉及显示技术领域， 提出一种阵列基 板母板及其检测方法、 阵列基板、 显示装置。 阵列 基板母板包括公共探针垫、 多个行列分布的阵列 基板单元、 第一栅极驱动电路、 第二栅极驱动电 路。 阵列基板单元包括阵列基板、 检测信号端、 开 关电路。 检测信号端用于向阵列基板发送或接收 检测信号； 开关电路用于响应第一控制信号端、 第二控制信号端的信号以导通公共探针垫和检 测信号端； 第一栅极驱动电路中第一移位寄存器 单元的输出端与同一行开关电路中的第一控制 信号端连接； 第二栅极驱动电路中第二移位寄存 器单元的输出端与同一列开关电路中的第二控 制信号端连接。 该。

3、阵列基板母板能减小阵列基板 的AT检测时长。 权利要求书3页 说明书10页 附图9页 CN 111462666 A 2020.07.28 CN 111462666 A 1.一种阵列基板母板， 其特征在于， 包括用于外接检测设备的检测区， 所述阵列基板母 板还包括： 公共探针垫， 设置于所述检测区； 多个行列分布的阵列基板单元， 每个所述阵列基板单元包括： 阵列基板； 检测信号端， 用于向所述阵列基板发送或接收检测信号； 以及开关电路， 连接第一控制信号端、 第二控制信号端、 所述公共探针垫、 检测信号端， 用于同时响应所述第一控制信号端、 第二控制信号端的信号以导通所述公共探针垫和所述 检测信。

4、号端； 第一栅极驱动电路， 包括多个级联的第一移位寄存器单元， 多个所述第一移位寄存器 单元的输出端分别与同一行所述开关电路连接的第一控制信号端连接； 以及第二栅极驱动电路， 包括多个级联的第二移位寄存器单元， 多个所述第二移位寄 存器单元的输出端分别与同一列所述开关电路连接的第二控制信号端连接。 2.根据权利要求1所述的阵列基板母板， 其特征在于， 所述阵列基板母板还包括： 第一控制探针垫组， 设置于所述检测区， 用于向所述第一栅极驱动电路输入时钟信号、 输入信号； 第二控制探针垫组， 设置于所述检测区， 用于向所述第二栅极驱动电路输入时钟信号、 输入信号。 3.根据权利要求1所述的阵列基板。

5、母板， 其特征在于， 所述开关电路包括： 第一开关晶体管， 第一端连接所述公共探针垫， 控制端连接所述第一控制信号端； 第二开关晶体管， 第一端连接所述第二开关晶体管的第二端， 第二端连接所述检测信 号端， 控制端连接所述第二控制信号端。 4.根据权利要求1所述的阵列基板母板， 其特征在于， 所述阵列基板母板还包括： 第一复位探针垫， 设置于所述检测区， 连接每个所述第一移位寄存器单元的输出端； 第二复位探针垫， 设置于所述检测区， 连接每个所述第二移位寄存器单元的输出端。 5.根据权利要求1所述的阵列基板母板， 其特征在于， 所述阵列基板母板还包括： 子探针垫， 连接所述检测信号端。 6.根。

6、据权利要求5所述的阵列基板母板， 其特征在于， 所述阵列基板单元还包括： 第三复位探针垫， 连接所述第一开关晶体管连接的第一控制信号端； 第四复位探针垫， 连接所述第二开关晶体管连接的第二控制信号端。 7.根据权利要求6所述的阵列基板母板， 其特征在于， 所述阵列基板单元包括位于切割 线两侧的检测电路区和基板区； 所述阵列基板集成于所述基板区， 所述开关电路、 子探针垫、 第三复位探针垫、 第四复 位探针垫集成于所述检测电路区； 其中， 所述切割线为在模组工艺中所述阵列基板母板的切割路径。 8.根据权利要求1所述的阵列基板母板， 其特征在于， 所述阵列基板母板包括多个位于 所述检测区的公共探针。

7、垫， 所述阵列基板单元包括多个开关电路、 多个检测信号端， 所述公 共探针垫、 开关电路、 检测信号端一一对应设置； 在一一对应设置的所述公共探针垫、 开关电路、 检测信号端中， 所述开关电路连接所述 权利要求书 1/3 页 2 CN 111462666 A 2 第一控制信号端、 所述第二控制信号端、 所述公共探针垫、 所述检测信号端， 用于同时响应 所述第一控制信号端、 第二控制信号端的信号以导通所述公共探针垫和所述检测信号端。 9.根据权利要求1所述的阵列基板母板， 其特征在于， 所述阵列基板单元还包括数据选 择器， 所述检测信号端通过所述数据选择器与所述阵列基板中的多条信号线连接。 10。

8、.根据权利要求1所述的阵列基板母板， 其特征在于， 所述阵列基板母板还包括： 多条第一栅线， 沿行方向延伸， 且连接同一行所述开关电路中的第一控制信号端； 多条第二栅线， 沿列方向延伸， 且连接同一列所述开关电路中的第二控制信号端； 所述第一栅极驱动电路设置于所述阵列基板母板沿行方向的一侧， 所述第一移位寄存 器单元的输出端连接所述第一栅线的一端； 所述第二栅极驱动电路设置于所述阵列基板母板沿列方向的一侧， 所述第二移位寄存 器单元的输出端连接所述第二栅线的一端。 11.根据权利要求10所述的阵列基板母板， 其特征在于， 所述阵列基板母板还包括： 第三栅极驱动电路， 设置于所述阵列基板母板沿行。

9、方向的另一侧， 包括多个级联的第 三移位寄存器单元， 所述第三移位寄存器单元的输出端连接所述第一栅线的另一端； 第四栅极驱动电路， 设置于所述阵列基板母板沿列方向的另一侧， 包括多个级联的第 四移位寄存器单元， 所述第四移位寄存器单元的输出端连接所述第二栅线的另一端； 所述第一移位寄存器单元、 第二移位寄存器单元、 第三移位寄存器单元、 第四移位寄存 器单元的结构相同。 12.根据权利要求1所述的阵列基板母板， 其特征在于， 所述第一移位寄存器单元和所 述第二移位寄存器单元具有相同的结构， 所述第一移位寄存器单元包括： 第一输入电路， 连接第一电源端、 第一节点、 第一时钟信号端， 用于响应所。

10、述第一时钟 信号端的信号将所述第一电源端的信号传输到所述第一节点； 第二输入电路， 连接所述第一时钟信号端、 输入信号端、 第二节点， 用于响应所述第一 时钟信号端的信号将所述输入信号端的信号传输到所述第二节点； 第一输出电路， 连接所述第一节点、 第二电源端、 输出端， 用于响应所述第一节点的信 号将所述第二电源端的信号传输到所述输出端； 第二输出电路， 连接所述输出端、 第二时钟信号端、 第三节点， 用于响应所述第三节点 的信号将所述第二时钟信号端的信号传输到所述输出端； 隔离电路， 连接所述第二节点、 第一电源端、 第三节点， 用于响应所述第一电源端的信 号以连通所述第二节点和所述第三节。

11、点； 第一控制电路， 连接所述第一节点、 第一时钟信号端、 第二节点， 用于响应所述第二节 点的信号将所述第一时钟信号端的信号传输到所述第一节点； 第二控制电路， 连接所述第一节点、 第二节点、 第二电源端、 第二时钟信号端， 用于同时 响应所述第一节点、 第二时钟信号端的信号将连通所述第二电源端和所述第二节点； 所述第一输入电路包括： 第三开关晶体管， 第一端连接所述第一电源端， 第二端连接所述第一节点， 控制端连接 所述第一时钟信号端； 第二输入电路， 包括： 第四开关晶体管， 第一端连接所述输入信号端， 第二端连接所述第二节点， 控制端连接 权利要求书 2/3 页 3 CN 111462。

12、666 A 3 所述第一时钟信号端； 第一输出电路， 包括： 第五开关晶体管， 第一端连接所述第二电源端， 第二端连接所述输出端， 控制端连接所 述第一节点； 第一电容， 连接于所述第二电源端和所述第一节点之间； 第二输出电路， 包括： 第六开关晶体管， 第一端连接所述第二时钟信号端， 第二端连接所述输出端， 控制端连 接所述第三节点； 第二电容， 连接于所述第三节点和所述输出端之间； 隔离电路， 包括： 第七开关晶体管， 第一端连接所述第二节点， 第二端连接所述第三节点， 控制端连接所 述第一电源端； 第一控制电路， 包括： 第八开关晶体管， 第一端连接所述第一节点， 第二端连接所述第一时钟。

13、信号端， 控制端 连接所述第二节点； 第二控制电路， 包括： 第九开关晶体管， 第一端连接所述第二电源端， 控制端连接所述第一节点； 第十开关晶体管， 第一端连接所述第九开关晶体管的第二端， 第二端连接所述第二节 点， 控制端连接所述第二时钟信号端。 13.根据权利要求6所述的阵列基板母板， 其特征在于， 所述阵列基板单元包括位于切 割线同一侧的检测电路区和基板区； 所述阵列基板集成于所述基板区， 所述开关电路、 子探针垫、 第三复位探针垫、 第四复 位探针垫集成于所述检测电路区； 其中， 所述切割线为在模组工艺中所述阵列基板母板的切割路径。 14.根据权利要求1所述的阵列基板母板， 其特征在。

14、于， 所述第一位移寄存器单元、 第二 移位寄存器单元中的开关晶体管与所述阵列基板中像素电路的开关晶体管同层成型。 15.一种阵列基板母板检测方法， 用于检测权利要求1-14任一项所述的阵列基板母板， 其特征在于， 包括： 利用所述第一栅极驱动电路和所述第二栅极驱动电路同时向目标阵列基板单元输入 导通信号， 以连接目标阵列基板单元的检查信号端和所述公共探针垫； 利用检测设备向所述公共探针垫发送或接收检测信号， 以检测目标阵列基板单元。 16.一种阵列基板， 其特征在于， 由权利要求1-14任一项所述的阵列基板母板切割而 成。 17.一种显示装置， 其特征在于， 包括权利要求16所述的阵列基板。 。

15、权利要求书 3/3 页 4 CN 111462666 A 4 阵列基板母板及其检测方法、 阵列基板、 显示装置 技术领域 0001 本发明涉及显示技术领域， 尤其涉及一种阵列基板母板及其检测方法、 阵列基板、 显示装置。 背景技术 0002 显示面板生产制造过程中， 需要不断地检测产品的质量问题， 从而及时的筛选出 不合格的产品， 以实现高良率、 低成本地生产。 例如， 在Micro LED显示面板在制作过程中， 需要在将Micro LED发光单元转移到阵列基板之前， 对阵列基板进行AT(Array Test)测试， 以保证阵列基板的有良率。 0003 相关技术中， AT(Array Test。

16、)测试方法主要指， 在每个阵列基板上预留检测探针 垫， 检测探针垫可以与阵列基板中的引线、 器件连接， 通过外部检测设备向检测探针垫发送 或接收检测信号， 以检测阵列基板中各个器件、 引线的工作状态。 0004 相关技术中， 外部检测设备需要每个阵列基板进行逐一检测， 在对每一个阵列基 板进行检查时， 需要对每个阵列基板进行定位、 固着， 且需要将外部检测设备的探针与阵列 基板的检测探针垫进行对接。 该检测过程耗时较长。 0005 需要说明的是， 在上述背景技术部分发明的信息仅用于加强对本发明的背景的理 解， 因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。 发明内容 0006 本。

17、发明的目的在于提供一种阵列基板母板及其检测方法、 阵列基板、 显示装置， 该 阵列基板母板能够解决相关技术中， 检测阵列基板时耗时长的技术问题。 0007 本发明的其他特性和优点将通过下面的详细描述变得显然， 或部分地通过本发明 的实践而习得。 0008 根据本发明的一个方面， 提供一种阵列基板母板， 其包括用于外接检测设备的检 测区， 所述阵列基板母板还包括： 公共探针垫、 多个行列分布的阵列基板单元、 第一栅极驱 动电路、 第二栅极驱动电路。 公共探针垫设置于所述检测区； 每个所述阵列基板单元包括： 阵列基板、 检测信号端、 开关电路。 检测信号端用于向所述阵列基板发送或接收检测信号； 开。

18、关电路连接第一控制信号端、 第二控制信号端、 所述公共探针垫、 检测信号端， 用于同时 响应所述第一控制信号端、 第二控制信号端的信号以导通所述公共探针垫和所述检测信号 端； 第一栅极驱动电路包括多个级联的第一移位寄存器单元， 多个所述第一移位寄存器单 元的输出端分别与同一行所述开关电路连接的第一控制信号端连接； 第二栅极驱动电路， 括多个级联的第二移位寄存器单元， 多个所述第二移位寄存器单元的输出端分别与同一列 所述开关电路连接的第二控制信号端连接。 0009 本公开一种示例性实施例中， 所述阵列基板母板还包括： 第一控制探针垫组、 第二 控制探针垫组。 第一控制探针垫组设置于所述检测区， 。

19、用于向所述第一栅极驱动电路输入 时钟信号、 输入信号； 第二控制探针垫组设置于所述检测区， 用于向所述第二栅极驱动电路 说明书 1/10 页 5 CN 111462666 A 5 输入时钟信号、 输入信号。 0010 本公开一种示例性实施例中， 所述开关电路包括： 第一开关晶体管、 第二开关晶体 管。 第一开关晶体管的第一端连接所述公共探针垫， 控制端连接所述第一控制信号端； 第二 开关晶体管的第一端连接所述第一开关晶体管的第二端， 第二端连接所述检测信号端， 控 制端连接所述第二控制信号端。 0011 本公开一种示例性实施例中， 所述阵列基板母板还包括： 第一复位探针垫、 第二复 位探针垫。。

20、 第一复位探针垫设置于所述检测区， 连接每个所述第一移位寄存器单元的输出 端； 第二复位探针垫设置于所述检测区， 连接每个所述第二移位寄存器单元的输出端。 0012 本公开一种示例性实施例中， 所述阵列基板母板还包括子探针垫， 子探针垫连接 所述检测信号端。 0013 本公开一种示例性实施例中， 所述阵列基板单元还包括： 第三复位探针垫、 第四复 位探针垫， 第三复位探针垫连接所述第一开关晶体管连接的第一控制信号端； 第四复位探 针垫连接所述第二开关晶体管连接的第二控制信号端。 0014 本公开一种示例性实施例中， 所述阵列基板母板包括多个位于所述检测区的公共 探针垫， 所述阵列基板单元包括多。

21、个开关电路、 多个检测信号端， 所述公共探针垫、 开关电 路、 检测信号端一一对应设置； 在一一对应设置的所述公共探针垫、 开关电路、 检测信号端 中， 所述开关电路连接所述第一控制信号端、 所述第二控制信号端、 所述公共探针垫、 所述 检测信号端， 用于同时响应所述第一控制信号端、 第二控制信号端的信号以导通所述公共 探针垫和所述检测信号端。 0015 本公开一种示例性实施例中， 所述阵列基板单元还包括数据选择器， 所述检测信 号端通过所述数据选择器与所述阵列基板中的多条信号线连接。 0016 本公开一种示例性实施例中， 所述阵列基板单元包括位于切割线两侧的检测电路 区和基板区； 所述阵列基。

22、板集成于所述基板区， 所述开关电路、 子探针垫、 第三复位探针垫、 第四复位探针垫集成于所述检测电路区； 其中， 所述切割线为在模组工艺中所述阵列基板 母板的切割路径。 0017 本公开一种示例性实施例中， 所述阵列基板单元包括位于切割线同一侧的检测电 路区和基板区； 所述阵列基板集成于所述基板区， 所述开关电路、 子探针垫、 第三复位探针 垫、 第四复位探针垫集成于所述检测电路区； 其中， 所述切割线为在模组工艺中所述阵列基 板母板的切割路径。 0018 本公开一种示例性实施例中， 所述阵列基板母板还包括： 多条第一栅线、 多条第二 栅线， 多条第一栅线沿行方向延伸， 且连接同一行所述开关电。

23、路中的第一控制信号端； 多条 第二栅线沿列方向延伸， 且连接同一列所述开关电路中的第二控制信号端； 所述第一栅极 驱动电路设置于所述阵列基板母板沿行方向的一侧， 所述第一移位寄存器单元的输出端连 接所述第一栅线的一端； 所述第二栅极驱动电路设置于所述阵列基板母板沿列方向的一 侧， 所述第二移位寄存器单元的输出端连接所述第二栅线的一端。 0019 本公开一种示例性实施例中， 所述阵列基板母板还包括： 第三栅极驱动电路、 第四 栅极驱动电路， 第三栅极驱动电路设置于所述阵列基板母板沿行方向的另一侧， 包括多个 级联的第三移位寄存器单元， 所述第三移位寄存器单元的输出端连接所述第一栅线的另一 端； 。

24、第四栅极驱动电路设置于所述阵列基板母板沿列方向的另一侧， 包括多个级联的第四 说明书 2/10 页 6 CN 111462666 A 6 移位寄存器单元， 所述第四移位寄存器单元的输出端连接所述第二栅线的另一端。 0020 本公开一种示例性实施例中， 所述第一移位寄存器单元和所述第二移位寄存器单 元具有相同的结构， 所述第一移位寄存器单元包括： 第一输入电路、 第二输入电路、 第一输 出电路、 第二输出电路、 隔离电路、 第一控制电路、 第二控制电路。 第一输入电路连接第一电 源端、 第一节点、 第一时钟信号端， 用于响应所述第一时钟信号端的信号将所述第一电源端 的信号传输到所述第一节点； 第。

25、二输入电路连接所述第一时钟信号端、 输入信号端、 第二节 点， 用于响应所述第一时钟信号端的信号将所述输入信号端的信号传输到所述第二节点； 第一输出电路连接所述第一节点、 第二电源端、 输出端， 用于响应所述第一节点的信号将所 述第二电源端的信号传输到所述输出端； 第二输出电路连接所述输出端、 第二时钟信号端、 第三节点， 用于响应所述第三节点的信号将所述第二时钟信号端的信号传输到所述输出 端； 隔离电路连接所述第二节点、 第一电源端、 第三节点， 用于响应所述第一电源端的信号 以连通所述第二节点和所述第三节点； 第一控制电路连接所述第一节点、 第一时钟信号端、 第二节点， 用于响应所述第二节。

26、点的信号将所述第一时钟信号端的信号传输到所述第一节 点； 第二控制电路连接所述第一节点、 第二节点、 第二电源端、 第二时钟信号端， 用于同时响 应所述第一节点、 第二时钟信号端的信号将连通所述第二电源端和所述第二节点。 0021 本公开一种示例性实施例中， 所述第一输入电路包括第三开关晶体管， 第三开关 晶体管的第一端连接所述第一电源端， 第二端连接所述第一节点， 控制端连接所述第一时 钟信号端。 第二输入电路包括第四开关晶体管， 第四开关晶体管的第一端连接所述输入信 号端， 第二端连接所述第二节点， 控制端连接所述第一时钟信号端。 第一输出电路包括第五 开关晶体管、 第一电容， 第五开关晶。

27、体管的第一端连接所述第二电源端， 第二端连接所述输 出端， 控制端连接所述第一节点， 第一电容连接于所述第二电源端和所述第一节点之间。 第 二输出电路包括第六开关晶体管、 第二电容， 第六开关晶体管的第一端连接所述第二时钟 信号端， 第二端连接所述输出端， 控制端连接所述第三节点， 第二电容连接于所述第三节点 和所述输出端之间。 隔离电路包括第七开关晶体管， 第七开关晶体管的第一端连接所述第 二节点， 第二端连接所述第三节点， 控制端连接所述第一电源端。 第一控制电路包括第八开 关晶体管， 第八开关晶体管的第一端连接所述第一节点， 第二端连接所述第一时钟信号端， 控制端连接所述第二节点。 第二。

28、控制电路包括第九开关晶体管、 第十开关晶体管， 第九开关 晶体管的第一端连接所述第二电源端， 控制端连接所述第一节点。 第十开关晶体管的第一 端连接所述第九开关晶体管的第二端， 第二端连接所述第二节点， 控制端连接所述第二时 钟信号端。 0022 本公开一种示例性实施例中， 所述第一移位寄存器单元、 第二移位寄存器单元、 第 三移位寄存器单元、 第四移位寄存器单元的结构相同。 0023 本公开一种示例性实施例中， 所述第一位移寄存器单元、 第二移位寄存器单元中 的开关晶体管与所述阵列基板中像素电路的开关晶体管同层成型。 0024 根据本发明的一个方面， 提供一种阵列基板母板检测方法， 用于检测。

29、上述的阵列 基板母板， 其包括： 0025 利用所述第一栅极驱动电路和所述第二栅极驱动电路同时向目标阵列基板单元 输入导通信号， 以连接目标阵列基板单元的检查信号端和所述公共探针垫； 0026 利用检测设备向所述公共探针垫发送或接收检测信号， 以检测目标阵列基板单 说明书 3/10 页 7 CN 111462666 A 7 元。 0027 根据本发明的一个方面， 提供一种阵列基板， 其由上述的阵列基板母板切割而成。 0028 根据本发明的一个方面， 提供一种显示装置， 其包括上述的阵列基板。 0029 提出一种阵列基板母板及其检测方法、 阵列基板、 显示装置。 阵列基板母板包括用 于外接检测设。

30、备的检测区， 所述阵列基板母板还包括： 公共探针垫、 多个行列分布的阵列基 板单元、 第一栅极驱动电路、 第二栅极驱动电路。 公共探针垫设置于所述检测区； 每个所述 阵列基板单元包括： 阵列基板、 检测信号端、 开关电路。 检测信号端用于向所述阵列基板发 送或接收检测信号； 开关电路连接第一控制信号端、 第二控制信号端、 所述公共探针垫、 检 测信号端， 用于同时响应所述第一控制信号端、 第二控制信号端的信号以导通所述公共探 针垫和所述检测信号端； 第一栅极驱动电路包括多个级联的第一移位寄存器单元， 多个所 述第一移位寄存器单元的输出端分别与同一行所述开关电路连接的第一控制信号端连接； 第二栅。

31、极驱动电路， 括多个级联的第二移位寄存器单元， 多个所述第二移位寄存器单元的 输出端分别与同一列所述开关电路连接的第二控制信号端连接。 该阵列基板母板能减小阵 列基板的AT检测时长。 0030 应当理解的是， 以上的一般描述和后文的细节描述仅是示例性和解释性的， 并不 能限制本发明。 附图说明 0031 此处的附图被并入说明书中并构成本说明书的一部分， 示出了符合本发明的实施 例， 并与说明书一起用于解释本发明的原理。 显而易见地， 下面描述中的附图仅仅是本发明 的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据 这些附图获得其他的附图。 0032 图1为本。

32、公开阵列基板母板一种示例性实施例的结构示意图； 0033 图2为图1中阵列基板单元的局部放大图； 0034 图3为本公开阵列基板母板中开关电路一种示例性实施例的结构示意图； 0035 图4为本公开阵列基板母板一种示例性实施例中第一移位寄存器单元的结构示意 图； 0036 图5为图4中第一移位寄存器单元一种驱动方法中各节点的时序图； 0037 图6为本公开阵列基板母板中检测区的结构示意图； 0038 图7为本公开阵列基板母板另一种示例性实施例的结构示意图； 0039 图8为本公开阵列基板母板另一种示例性实施例中阵列基板单元的结构示意图； 0040 图9为本公开阵列基板母板另一种示例性实施例中阵列。

33、基板单元的结构示意图； 0041 图10为本公开阵列基板母板另一种示例性实施例中检测区的结构示意图； 0042 图11为本公开阵列基板母板测试方法一种示例性实施例中第一栅极驱动电路和 第二栅极驱动电路输出端的时序图。 具体实施方式 0043 现在将参考附图更全面地描述示例实施例。 然而， 示例实施例能够以多种形式实 施， 且不应被理解为限于在此阐述的范例； 相反， 提供这些实施例使得本发明将更加全面和 说明书 4/10 页 8 CN 111462666 A 8 完整， 并将示例实施例的构思全面地传达给本领域的技术人员。 图中相同的附图标记表示 相同或类似的结构， 因而将省略它们的详细描述。 0。

34、044 虽然本说明书中使用相对性的用语， 例如 “上”“下” 来描述图标的一个组件对于另 一组件的相对关系， 但是这些术语用于本说明书中仅出于方便， 例如根据附图中所述的示 例的方向。 能理解的是， 如果将图标的装置翻转使其上下颠倒， 则所叙述在 “上” 的组件将会 成为在 “下” 的组件。 其他相对性的用语， 例如 “高”“低”“顶”“底”“左”“右” 等也作具有类似 含义。 当某结构在其它结构 “上” 时， 有可能是指某结构一体形成于其它结构上， 或指某结构 “直接” 设置在其它结构上， 或指某结构通过另一结构 “间接” 设置在其它结构上。 0045 用语 “一个” 、“一” 、“所述” 。

35、用以表示存在一个或多个要素/组成部分/等； 用语 “包 括” 和 “具有” 用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之 外还可存在另外的要素/组成部分/等。 0046 本示例性实施例提供一种阵列基板母板， 如图1、 2所示， 图1为本公开阵列基板母 板一种示例性实施例的结构示意图， 图2为图1中阵列基板单元的局部放大图。 该阵列基板 母板包括用于外接检测设备的检测区1， 所述阵列基板母板还包括公共探针垫2、 多个行列 分布的阵列基板单元3、 第一栅极驱动电路4、 第二栅极驱动电路5。 公共探针垫2设置于所述 检测区1； 每个所述阵列基板单元包括： 阵列基板31、 检测。

36、信号端32、 开关电路33。 检测信号 端32用于向所述阵列基板31发送或接收检测信号； 开关电路33连接第一控制信号端71、 第 二控制信号端72、 所述公共探针垫2、 检测信号端32， 用于同时响应所述第一控制信号端71、 第二控制信号端72的信号以导通所述公共探针垫2和所述检测信号端32； 第一栅极驱动电 路4包括多个级联的第一移位寄存器单元41， 多个所述第一移位寄存器单元41的输出端分 别与同一行所述开关电路33连接的第一控制信号端71连接； 第二栅极驱动电路5括多个级 联的第二移位寄存器单元51， 多个所述第二移位寄存器单元51的输出端分别与同一列所述 开关电路33连接的第二控制信。

37、号端72连接。 其中， 检测信号端可以与阵列基板中一条或多 条信号线连接， 该信号线可以为数据线。 0047 本示例性实施例提供的阵列基板母板可以通过第一栅极驱动电路4和第二栅极驱 动电路5定位目标阵列基板单元， 从而导通公共探针垫和目标阵列基板单元中的检测信号 端， 以通过公共探针垫向目标阵列基板单元中的阵列基板提供检测信号。 例如， 当第一栅极 驱动电路向第二行开关电路提供导通信号， 第二栅极驱动电路向第二列开关电路提供导通 信号时， 第二行第二列的阵列基板单元中的开关电路导通以连接公共探针垫和第二行第二 列阵列基板单元中的检测信号端， 从而使得公共探针垫向第二行第二列阵列基板单元中的 阵。

38、列基板提供检测信号。 本示例性实施例提供的阵列基板母板只需要将外部检测设备与公 共探针垫对接， 即可实现所有阵列基板的检查， 从而极大的降低的阵列基板的检查时间。 0048 本示例性实施例中， 如图3所示， 为本公开阵列基板母板中开关电路一种示例性实 施例的结构示意图。 所述开关电路可以包括： 第一开关晶体管T1、 第二开关晶体管T2。 第一 开关晶体管T1的第一端连接所述公共探针垫2， 控制端连接所述第一控制信号端71； 第二开 关晶体管T2的第一端连接所述第一开关晶体管T1的第二端， 第二端连接所述检测信号端 32， 控制端连接所述第二控制信号端72。 应该理解的是， 开关电路还可以有更多。

39、的结构可供 选择， 这些都属于本公开的保护范围。 0049 本示例性实施例中， 如图4所示， 为本公开阵列基板母板一种示例性实施例中第一 说明书 5/10 页 9 CN 111462666 A 9 移位寄存器单元的结构示意图。 所述第一移位寄存器单元可以包括： 第一输入电路411、 第 二输入电路412、 第一输出电路413、 第二输出电路414、 隔离电路415、 第一控制电路416、 第 二控制电路417。 第一输入电路411连接第一电源端VGL、 第一节点N1、 第一时钟信号端CK1， 用于响应所述第一时钟信号端CK1的信号将所述第一电源端VGL的信号传输到所述第一节 点N1。 第二输入。

40、电路412连接所述第一时钟信号端CK1、 输入信号端INPUT、 第二节点N2， 用于 响应所述第一时钟信号端CK1的信号将所述输入信号端INPUT的信号传输到所述第二节点 N2。 第一输出电路413连接所述第一节点N1、 第二电源端VGH、 输出端OUT， 用于响应所述第一 节点N1的信号将所述第二电源端VGH的信号传输到所述输出端OUT。 第二输出电路414连接 所述输出端OUT、 第二时钟信号端CK2、 第三节点N3， 用于响应所述第三节点N3的信号将所述 第二时钟信号端CK2的信号传输到所述输出端OUT。 隔离电路415连接所述第二节点N2、 第一 电源端VGL、 第三节点N3， 用于。

41、响应所述第一电源端VGL的信号以连通所述第二节点N2和所 述第三节点N3。 第一控制电路416连接所述第一节点N1、 第一时钟信号端CK1、 第二节点N2， 用于响应所述第二节点N2的信号将所述第一时钟信号端CK1的信号传输到所述第一节点 N1。 第二控制电路417连接所述第一节点N1、 第二节点N2、 第二电源端VGH、 第二时钟信号端 CK2， 用于同时响应所述第一节点N1、 第二时钟信号端CK2的信号将连通所述第二电源端VGH 和所述第二节点N2。 0050 本示例性实施例中， 所述第一输入电路411可以包括第三开关晶体管T3， 第三开关 晶体管T3的第一端连接所述第一电源端VGL， 第。

42、二端连接所述第一节点N1， 控制端连接所述 第一时钟信号端CK1。 第二输入电路412可以包括第四开关晶体管T4， 第四开关晶体管T4的 第一端连接所述输入信号端INPUT， 第二端连接所述第二节点N2， 控制端连接所述第一时钟 信号端CK1。 第一输出电路413可以包括第五开关晶体管T5、 第一电容C1， 第五开关晶体管T5 的第一端连接所述第二电源端VGH， 第二端连接所述输出端OUT， 控制端连接所述第一节点 N1， 第一电容C1连接于所述第二电源端VGH和所述第一节点N1之间。 第二输出电路414可以 包括第六开关晶体管T6、 第二电容C2， 第六开关晶体管T6的第一端连接所述第二时钟。

43、信号 端CK2， 第二端连接所述输出端OUT， 控制端连接所述第三节点N3， 第二电容C2连接于所述第 三节点N3和所述输出端OUT之间。 隔离电路415可以包括第七开关晶体管T7， 第七开关晶体 管T7的第一端连接所述第二节点N2， 第二端连接所述第三节点N3， 控制端连接所述第一电 源端VGL。 第一控制电路可以包括第八开关晶体管T8， 第八开关晶体管T8的第一端连接所述 第一节点N1， 第二端连接所述第一时钟信号端CK1， 控制端连接所述第二节点N2。 第二控制 电路417可以包括第九开关晶体管T9、 第十开关晶体管T10， 第九开关晶体管T9的第一端连 接所述第二电源端VGH， 控制端。

44、连接所述第一节点N1。 第十开关晶体管T10的第一端连接所 述第九开关晶体管的第二端， 第二端连接所述第二节点N2， 控制端连接所述第二时钟信号 端CK2。 本示例性实施例中， 第三到第十开关晶体管可以为P型晶体管。 0051 如图5所示， 为图4中第一移位寄存器单元一种驱动方法中各节点的时序图。 其中， 第一电源端VGL恒为低电平， 第二电源端VGH恒为高电平， 第七开关晶体管T7恒导通。 该第一 移位寄存器单元的驱动方法包括4个阶段。 在第一阶段T1： 输入信号端INPUT、 第一时钟信号 端CK1输入低电平信号， 第二时钟信号端CK2输入高电平信号， 第三开关晶体管T3、 第四开关 晶体。

45、管T4导通， 输入信号端INPUT的低电平信号向第二节点N2充电， 并存储在第二电容C2 中， 第一电源端的低电平信号向第一节点N1充电， 并存储在第一电容中， 同时， 第五开关晶 说明书 6/10 页 10 CN 111462666 A 10 体管T5、 第六开关晶体管T6导通， 第二电源端VGH、 第二时钟信号端CK2向输出端OUT输出高 电平信号。 在第二阶段T2： 输入信号端INPUT、 第一时钟信号端CK1输入高电平信号， 第二时 钟信号端CK2输入低电平信号， 第八开关晶体管T8导通， 第一时钟信号端CK1的高电平信号 传输到第一节点N1， 从而第五开关晶体管T5关断， 第四开关晶。

46、体管T4持续导通， 第二时钟信 号端CK2的低电平信号传输到输出端OUT。 在第三阶段T3， 输入信号端INPUT、 第二时钟信号 端CK2输出高电平， 第一时钟信号端CK1输出低电平， 第三开关晶体管T3导通， 第一电源端 VGL的低电平信号传输到第一节点， 第五开关晶体管T5导通， 第二电源端VGH向输出端OUT输 入高电平信号， 同时， 第四开关晶体管T4导通， 信号输入端INPUT的高电平信号传输到第二 节点。 在第四阶段T4， 输入信号端INPUT、 第一时钟信号端CK1输出高电平、 第二时钟信号端 CK2输出低电平， 第十开关晶体管T10导通， 第九开关晶体管T9导通， 第二电源端。

47、VGH向第二 节点输入高电平信号， 第六开关晶体管T6关断， 从而避免第二时钟信号端CK2的低电平信号 传输到输出端OUT。 0052 本示例性实施例中， 第二移位寄存器单元可以与第一移位寄存器单元具有相同的 结构。 本实施例可以通过控制时钟信号端(包括第一时钟信号端、 第二时钟信号端)、 输入信 号端的信号控制输出端OUT的信号时长， 从而控制阵列基板的检测时长。 本示例性实施例 中， 第一移位寄存器单元输出的有效时长可以是第二移位寄存器单元输出的有效时长的n 倍， 其中， n为阵列基板母板中阵列基板单元的列数。 从而， 该阵列基板母板可以实现阵列基 板单元逐行逐个检测。 0053 应该理解。

48、的是， 在其他示例性实施例中， 第一移位寄存器单元还可以有其他的结 构， 第一移位寄存器单元和第二移位寄存器单元的结构也可以不同， 这些都属于本公开的 保护范围。 0054 本示例性实施例中， 如图6所示， 为本公开阵列基板母板中检测区的结构示意图， 所述阵列基板母板还包括： 第一控制探针垫组81、 第二控制探针垫组82。 第一控制探针垫组 81设置于所述检测区1， 用于向所述第一栅极驱动电路4输入时钟信号、 输入信号； 第二控制 探针垫组设置于所述检测区， 用于向所述第二栅极驱动电路输入时钟信号、 输入信号。 其 中， 第一控制探针垫组81可以包括多个探针垫， 多个探针垫分别向第一移位寄存器。

49、单元中 的第一时钟信号端、 第二时钟信号端、 输入信号端输入信号。 第二控制探针垫组82可以包括 多个探针垫， 多个探针垫分别向第二移位寄存器单元中的第一时钟信号端、 第二时钟信号 端、 输入信号端输入信号。 0055 本示例性实施例中， 如图6所示， 所述阵列基板母板还可以包括： 第一复位探针垫 91、 第二复位探针垫92。 第一复位探针垫91可以设置于所述检测区1， 连接每个所述第一移 位寄存器单元的输出端； 第二复位探针垫81可以设置于所述检测区1， 连接每个所述第二移 位寄存器单元的输出端。 本实施例提供的阵列基板母板可以利用外部检测设备通过第一复 位探针垫91向第一移位寄存器单元的输。

50、出端输入复位信号， 从而终止目标阵列基板的检 查。 同理， 本实施例还可以利用外部检测设备通过第二复位探针垫92向第二移位寄存器单 元的输出端输入复位信号， 从而终止目标阵列基板的检查。 0056 本示例性实施例中， 如图2所示， 所述阵列基板母板还可以包括子探针垫10， 子探 针垫10连接所述检测信号端。 本实施例可以利用检测设备通过子探针垫10直接对目标阵列 基板进行检查。 说明书 7/10 页 11 CN 111462666 A 11 0057 本示例性实施例中， 如图2所示， 所述阵列基板单元还可以包括： 第三复位探针垫 93、 第四复位探针垫94， 第三复位探针垫93连接所述第一开关。