用于带强制连续模式COT控制BUCK变换器的PWM比较器.pdf

《用于带强制连续模式COT控制BUCK变换器的PWM比较器.pdf》由会员分享，可在线阅读，更多相关《用于带强制连续模式COT控制BUCK变换器的PWM比较器.pdf（12页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010227752.7 (22)申请日 2020.03.27 (71)申请人 电子科技大学 地址 611731 四川省成都市高新区 （西区） 西源大道2006号 (72)发明人 明鑫贾丽伟张杰梁华王卓 张波 (74)专利代理机构 成都点睛专利代理事务所 (普通合伙) 51232 代理人 葛启函 (51)Int.Cl. H02M 3/158(2006.01) (54)发明名称 一种用于带强制连续模式COT控制BUCK变换 器的PWM比较器 (57)摘要 一种用于带强制连续模式。

2、COT控制BUCK变换 器的PWM比较器， 包括基于三极管指数特性的信 号叠加模块和高速高精度低功耗的比较模块。 信 号叠加模块通过在误差电压信号上叠加直流失 调电压， 解决了BUCK变换器在谷值电流模轻载下 误差放大器输出摆幅不够、 强制CCM模式环路无 法工作的问题， 另外把误差电压信号的信息转换 成了差分电流， 接着与电感电流采样信息比较， 也解决了两个地之间的串扰问题； 信号叠加模块 采用三级管作为输入差分对管减少了输入失调 电压。 比较模块为两级结构， 第二级采用共栅极 输入的方式， 只在比较的瞬间产生大的充放电电 流， 静态时功耗很低， 既实现了高速的功能， 也降 低了功耗。 权利。

3、要求书2页 说明书7页 附图2页 CN 111313704 A 2020.06.19 CN 111313704 A 1.一种用于带强制连续模式COT控制BUCK变换器的PWM比较器， 所述BUCK变换器的输出 电压与基准电压的差值经过误差放大器放大后产生误差电压信号； 其特征在于， 所述PWM比较器包括信号叠加模块和比较模块， 所述信号叠加模块包括第一电流源、 第二电流源、 第一电阻、 第一NMOS管、 第二NMOS管、 第一PMOS管、 第二PMOS管、 第三PMOS管、 第四PMOS管、 第五PMOS管、 第六PMOS管、 第七PMOS管、 第一三极管、 第二三极管、 第三三极管和第四三极。

4、管， 第一NMOS管的栅漏短接并连接第二NMOS管的栅极和第一电流源， 其源极连接第二NMOS 管的源极并接地； 第二三极管的基极和集电极互连并连接第一三极管的基极、 第三PMOS管的漏极和第一 差分输入电流， 其发射极连接第三三极管的发射极并通过第一电阻后接地； 第四三极管的基极连接第三三极管的基极和集电极以及第五PMOS管的漏极和第二差 分输入电流， 其集电极连接第六PMOS管的栅极和漏极以及第七PMOS管的栅极， 其发射极连 接第一三极管的发射极和第二NMOS管的漏极； 所述第一差分输入电流和第二差分输入电流为将所述误差电压信号进行电压-电流转 换获得的差分电流； 第四PMOS管的栅漏短。

5、接并连接第三PMOS管和第五PMOS管的栅极以及第二电流源， 其源 极连接第一PMOS管、 第二PMOS管、 第三PMOS管、 第五PMOS管、 第六PMOS管和第七PMOS管的源 极并连接电源电压； 第一PMOS管的源极作为所述信号叠加模块的第一输出端， 其栅极连接第二PMOS管的栅 极和漏极以及第一三极管的集电极； 第七PMOS管的源极作为所述信号叠加模块的第二输出端； 所述比较模块包括第二电阻、 第三电阻、 第四电阻、 第五电阻、 第六电阻、 第七电阻、 第 八电阻、 第九电阻、 第十电阻、 第十一电阻、 第十二电阻、 第五三极管、 第六三极管、 第七三极 管、 第八三极管、 第九三极管。

6、、 第三电流源、 第三NMOS管、 第四NMOS管、 第五NMOS管、 第六NMOS 管、 第七NMOS管、 第八NMOS管、 第九NMOS管、 第十NMOS管、 第十一NMOS管、 第十二NMOS管、 第十 三NMOS管、 第十四NMOS管、 第十五NMOS管、 第十六NMOS管、 第十七NMOS管、 第八PMOS管、 第九 PMOS管和第十PMOS管， 其中第八NMOS管、 第九NMOS管、 第十NMOS管、 第十一NMOS管、 第十二 NMOS管、 第十三NMOS管、 第十四NMOS管和第十五NMOS管为高压LDMOS管； 第八NMOS管的源极连接第十NMOS管的源极和所述信号叠加模块的。

7、第一输出端， 其栅极 连接第九NMOS管、 第十二NMOS管和第十三NMOS管的栅极并连接第一控制信号， 其漏极连接 第九NMOS管的漏极和第八电阻的一端； 第八电阻的另一端连接所述BUCK变换器的开关节 点； 第十四NMOS管的源极连接第十二NMOS管的源极和所述信号叠加模块的第二输出端， 其 栅极连接第十NMOS管、 第十一NMOS管和第十五NMOS管的栅极并连接第二控制信号， 其漏极 连接第十五NMOS管的漏极和第十一电阻的一端； 第十一电阻的另一端连接所述BUCK变换器 的功率地； 第九电阻的一端连接第十NMOS管和第十一NMOS管的漏极， 另一端连接所述BUCK变换器 的功率地并通过。

8、第十电阻后连接第十二NMOS管和第十三NMOS管的漏极； 第五三极管的基极连接第三电阻的一端和第四电阻的一端， 其集电极连接第七NMOS管 权利要求书 1/2 页 2 CN 111313704 A 2 的源极， 其发射极连接第六三极管的发射极和第四NMOS管的漏极； 第三电阻的另一端连接第十三NMOS管和第十五NMOS管的源极， 第四电阻的另一端连接 电源电压； 第六三极管的基极连接第二电阻的一端和第十二电阻的一端， 其集电极连接第六NMOS 管的源极； 第二电阻的另一端连接电源电压， 第十二电阻的另一端连接第九NMOS管和第十一NMOS 管的源极； 第四NMOS管的栅极连接偏置电压， 其源极。

9、连接第三NMOS管、 第五NMOS管、 第十六NMOS管 和第十七NMOS管的源极并接地； 第六NMOS管的栅极连接电源电压， 其漏极连接第八三极管的基极并通过第五电阻后连 接电源电压； 第七NMOS管的栅极连接电源电压， 其漏极连接第七三极管的基极并通过第六电阻后连 接电源电压； 第七三极管的集电极连接第八三极管的集电极以及第九三极管的基极和集电极并连 接电源电压， 其发射极连接第十PMOS管的源极； 第九PMOS管的栅极连接第八PMOS管的栅极和漏极、 第十PMOS管的栅极以及第十七NMOS 管的漏极， 其源极连接第八三极管的发射极， 其漏极连接第三NMOS管的漏极并作为所述PWM 比较器。

10、的输出端； 第三NMOS管的栅极连接第五NMOS管的栅极和漏极以及第十PMOS管的漏极； 第七电阻一端连接第九三极管的发射极， 另一端连接第八PMOS管的源极； 第三电流源连接第十六NMOS管的栅极和漏极以及第十七NMOS管的栅极。 权利要求书 2/2 页 3 CN 111313704 A 3 一种用于带强制连续模式COT控制BUCK变换器的PWM比较器 技术领域 0001 本发明属于电子电路技术领域， 涉及一种包括PWM信号叠加及比较结构的PWM比较 器， 能够用于带强制连续模式COT控制BUCK变换器。 背景技术 0002 COT电流模以其快速的瞬态响应、 较高的轻载效率、 以及相对简单的。

11、电流采样方案 等优势被广泛应用于电力电子领域。 COT电流模BUCK变换器即谷值电流模BUCK变换器的系 统拓扑图如图1所示， BUCK变换器的输出电压VO与基准电压VREF的差值经过误差放大器EA放 大， 产生误差电压信号Vc。 等效采样电阻Ri采样电感电流iL的信息， 产生的电压信号与误差 电压信号Vc比较， 当采样的电感电流的电压信号的谷值等于误差电压信号Vc时， 触发on time信号， BUCK变换器的上管打开， 下管关断， 经过固定的导通时间之后， 上管关断， 下管打 开。 BUCK变换器上管和下管的连接点为开关节点。 0003 该拓扑需要采样每个周期电感电流的谷值进行控制。 常用。

12、的采样方案有采样电阻 采样、 电感的等效串联电阻采样、 以及下管的导通电阻采样。 采用一个电阻采样的方案， 增 加了电路的功耗， 降低了DC-DC转换器的效率， 因此， 在COT控制模式中并不常用。 采用电感 的DCR进行采样的方案， 对于外置电感来说， DCR会随着电感值的变化而变化， 同时由于电感 的发热， 开关频率改变等因素， DCR也会漂移。 这对环路的稳定性是有害的。 0004 在BUCK拓扑中， 开关节点SW处电压与功率地PGND的差值在下管导通时， 代表了电 感电流流过下管导通电阻Ron后产生的压降， 即利用下管导通电阻采集电感电流信息。 当电 感电流的谷值触碰到误差电压信号Vc。

13、时， PWM比较器输出电平翻转， 触发后续逻辑使得上管 开启。 在恒定导通时间控制方式(COT)中， 即使误差电压信号Vc降为0， 电感电流的谷值为0， 电感电流平均值不为0， 即负载电流不为0， 也就是电路无法工作在轻载条件下。 考虑到误差 放大器的输出摆幅， Vc最小值约为0.2V左右。 所以， 若不加处理BUCK变换器将无法工作在较 轻载强制连续模式CCM的条件下。 发明内容 0005 针对上述传统PWM比较器使得BUCK变换器在谷值电流模轻载下强制CCM模式环路 无法工作的不足之处， 本发明提出了一种精度较高、 线性度很大的解决方案， 利用下管导通 电阻作为采样电阻， 也即开关节点的电。

14、压信息， 作为控制功率管开关的信息， 利用信号叠加 模块对误差电压信号Vc转换后的差分电流进行处理， 结合比较模块进一步处理BUCK变换器 的开关节点电压和功率地信号， 实现BUCK变换器中的PWM比较功能。 0006 本发明的技术方案为： 0007 一种用于带强制连续模式COT控制BUCK变换器的PWM比较器， 所述BUCK变换器的输 出电压与基准电压的差值经过误差放大器放大后产生误差电压信号； 0008 所述PWM比较器包括信号叠加模块和比较模块， 0009 所述信号叠加模块包括第一电流源、 第二电流源、 第一电阻、 第一NMOS管、 第二 说明书 1/7 页 4 CN 111313704。

15、 A 4 NMOS管、 第一PMOS管、 第二PMOS管、 第三PMOS管、 第四PMOS管、 第五PMOS管、 第六PMOS管、 第七 PMOS管、 第一三极管、 第二三极管、 第三三极管和第四三极管， 0010 第一NMOS管的栅漏短接并连接第二NMOS管的栅极和第一电流源， 其源极连接第二 NMOS管的源极并接地； 0011 第二三极管的基极和集电极互连并连接第一三极管的基极、 第三PMOS管的漏极和 第一差分输入电流， 其发射极连接第三三极管的发射极并通过第一电阻后接地； 0012 第四三极管的基极连接第三三极管的基极和集电极以及第五PMOS管的漏极和第 二差分输入电流， 其集电极连接。

16、第六PMOS管的栅极和漏极以及第七PMOS管的栅极， 其发射 极连接第一三极管的发射极和第二NMOS管的漏极； 0013 所述第一差分输入电流和第二差分输入电流为将所述误差电压信号进行电压-电 流转换获得的差分电流； 0014 第四PMOS管的栅漏短接并连接第三PMOS管和第五PMOS管的栅极以及第二电流源， 其源极连接第一PMOS管、 第二PMOS管、 第三PMOS管、 第五PMOS管、 第六PMOS管和第七PMOS管 的源极并连接电源电压； 0015 第一PMOS管的源极作为所述信号叠加模块的第一输出端， 其栅极连接第二PMOS管 的栅极和漏极以及第一三极管的集电极； 0016 第七PMO。

17、S管的源极作为所述信号叠加模块的第二输出端； 0017 所述比较模块包括第二电阻、 第三电阻、 第四电阻、 第五电阻、 第六电阻、 第七电 阻、 第八电阻、 第九电阻、 第十电阻、 第十一电阻、 第十二电阻、 第五三极管、 第六三极管、 第 七三极管、 第八三极管、 第九三极管、 第三电流源、 第三NMOS管、 第四NMOS管、 第五NMOS管、 第 六NMOS管、 第七NMOS管、 第八NMOS管、 第九NMOS管、 第十NMOS管、 第十一NMOS管、 第十二NMOS 管、 第十三NMOS管、 第十四NMOS管、 第十五NMOS管、 第十六NMOS管、 第十七NMOS管、 第八PMOS 管。

18、、 第九PMOS管和第十PMOS管， 其中第八NMOS管、 第九NMOS管、 第十NMOS管、 第十一NMOS管、 第十二NMOS管、 第十三NMOS管、 第十四NMOS管和第十五NMOS管为高压LDMOS管； 0018 第八NMOS管的源极连接第十NMOS管的源极和所述信号叠加模块的第一输出端， 其 栅极连接第九NMOS管、 第十二NMOS管和第十三NMOS管的栅极并连接第一控制信号， 其漏极 连接第九NMOS管的漏极和第八电阻的一端； 第八电阻的另一端连接所述BUCK变换器的开关 节点； 0019 第十四NMOS管的源极连接第十二NMOS管的源极和所述信号叠加模块的第二输出 端， 其栅极连。

19、接第十NMOS管、 第十一NMOS管和第十五NMOS管的栅极并连接第二控制信号， 其 漏极连接第十五NMOS管的漏极和第十一电阻的一端； 第十一电阻的另一端连接所述BUCK变 换器的功率地； 0020 第九电阻的一端连接第十NMOS管和第十一NMOS管的漏极， 另一端连接所述BUCK变 换器的功率地并通过第十电阻后连接第十二NMOS管和第十三NMOS管的漏极； 0021 第五三极管的基极连接第三电阻的一端和第四电阻的一端， 其集电极连接第七 NMOS管的源极， 其发射极连接第六三极管的发射极和第四NMOS管的漏极； 0022 第三电阻的另一端连接第十三NMOS管和第十五NMOS管的源极， 第四。

20、电阻的另一端 连接电源电压； 0023 第六三极管的基极连接第二电阻的一端和第十二电阻的一端， 其集电极连接第六 说明书 2/7 页 5 CN 111313704 A 5 NMOS管的源极； 0024 第二电阻的另一端连接电源电压， 第十二电阻的另一端连接第九NMOS管和第十一 NMOS管的源极； 0025 第四NMOS管的栅极连接偏置电压， 其源极连接第三NMOS管、 第五NMOS管、 第十六 NMOS管和第十七NMOS管的源极并接地； 0026 第六NMOS管的栅极连接电源电压， 其漏极连接第八三极管的基极并通过第五电阻 后连接电源电压； 0027 第七NMOS管的栅极连接电源电压， 其漏。

21、极连接第七三极管的基极并通过第六电阻 后连接电源电压； 0028 第七三极管的集电极连接第八三极管的集电极以及第九三极管的基极和集电极 并连接电源电压， 其发射极连接第十PMOS管的源极； 0029 第九PMOS管的栅极连接第八PMOS管的栅极和漏极、 第十PMOS管的栅极以及第十七 NMOS管的漏极， 其源极连接第八三极管的发射极， 其漏极连接第三NMOS管的漏极并作为所 述PWM比较器的输出端； 0030 第三NMOS管的栅极连接第五NMOS管的栅极和漏极以及第十PMOS管的漏极； 0031 第七电阻一端连接第九三极管的发射极， 另一端连接第八PMOS管的源极； 0032 第三电流源连接第。

22、十六NMOS管的栅极和漏极以及第十七NMOS管的栅极。 0033 本发明的有益效果为： 本发明提出的PWM比较器， 信号叠加模块基于三极管指数特 性进行设置， 在误差电压信号Vc上叠加直流失调电压， 解决了BUCK变换器在谷值电流模轻 载下误差放大器输出摆幅不够、 强制CCM模式环路无法工作的问题， 采用三级管作为输入差 分对管减少了输入失调电压， 另外把误差电压信号Vc的信息转换成了差分电流， 接着与电 感电流采样信息比较， 也解决了两个地之间的串扰问题， 本发明提出的信号叠加模块对误 差电压信号Vc的处理在非常大的电压范围内都有很好的线性度； 本发明的比较模块具有高 速、 高精度、 低功耗。

23、的特点， 比较模块的第二级采用共栅极输入的方式， 只在比较的瞬间产 生大的充放电电流， 静态时功耗很低。 附图说明 0034 图1为Buck变换器架构图。 0035 图2为本发明提出的一种用于带强制连续模式COT控制BUCK变换器的PWM比较器的 等效架构图。 0036 图3为本发明提出的一种用于带强制连续模式COT控制BUCK变换器的PWM比较器中 信号叠加模块的电路实现图。 0037 图4本发明提出的一种用于带强制连续模式COT控制BUCK变换器的PWM比较器中比 较模块的电路实现图。 0038 图5本发明提出的一种用于带强制连续模式COT控制BUCK变换器的PWM比较器中比 较模块输入端。

24、口电阻等效网络图。 具体实施方式 0039 下面结合附图和具体实施例对本发明的技术方案做进一步说明。 说明书 3/7 页 6 CN 111313704 A 6 0040 本发明提出一种用于带强制连续模式COT控制BUCK变换器的PWM比较器， 包括基于 三极管指数特性的信号叠加模块和高速高精度低功耗的比较模块。 如图2所示是本发明的 等效架构图， 本发明的输入信号有BUCK变换器中误差放大器输出的误差电压信号VC通过电 压V转电流I电路转成的差分电流VC/R和-VC/R、 下管导通时开关节点电压VSW、 以及开关节点 电压相对应的功率地电位PGND， 本发明的输出信号为PWM比较器的输出逻辑信。

25、号， 用于开启 BUCK变换器的上管。 如图2所示， 本发明提出的PWM比较器整体架构采用差分输入， 一方面将 误差放大器输出的误差电压信号Vc转换成电流送入比较器一端， 另外一方面， 采集开关节 点SW电压信息， 送入比较器另一端。 传统恒定导通时间控制方式(COT)控制的BUCK中， 即使 Vc降为0， 电感电流的谷值为0， 电感电流平均值不为0， 即负载电流不为0， 也就是电路无法 工作在轻载条件下。 考虑到误差放大器的输出摆幅， Vc最小值约为0.2V左右。 而本发明提出 的PWM比较器通过信号叠加模块在Vc上叠加直流失调电压解决了这个问题。 0041 如图3所示是信号叠加模块的电路图。

26、， 包括第一电流源、 第二电流源、 第一电阻R1、 第一NMOS管MN1、 第二NMOS管MN2、 第一PMOS管MP1、 第二PMOS管MP2、 第三PMOS管MP3、 第四 PMOS管MP4、 第五PMOS管MP5、 第六PMOS管MP6、 第七PMOS管MP7、 第一三极管N1、 第二三极管 N2、 第三三极管N3和第四三极管N4， 第一NMOS管MN1的栅漏短接并连接第二NMOS管MN2的栅 极和第一电流源， 其源极连接第二NMOS管MN2的源极并接地； 第二三极管N2的基极和集电极 互连并连接第一三极管N1的基极、 第三PMOS管MP3的漏极和第一差分输入电流， 其发射极连 接第三三。

27、极管N3的发射极并通过第一电阻R1后接地； 第四三极管N4的基极连接第三三极管 N3的基极和集电极以及第五PMOS管MP5的漏极和第二差分输入电流， 其集电极连接第六 PMOS管MP6的栅极和漏极以及第七PMOS管MP7的栅极， 其发射极连接第一三极管N1的发射极 和第二NMOS管MN2的漏极； 第四PMOS管MP4的栅漏短接并连接第三PMOS管MP3和第五PMOS管 MP5的栅极以及第二电流源， 其源极连接第一PMOS管MP1、 第二PMOS管MP2、 第三PMOS管MP3、 第五PMOS管MP5、 第六PMOS管MP6和第七PMOS管MP7的源极并连接电源电压； 第一PMOS管MP1 的源。

28、极作为信号叠加模块的第一输出端， 其栅极连接第二PMOS管MP2的栅极和漏极以及第 一三极管N1的集电极； 第七PMOS管MP7的源极作为信号叠加模块的第二输出端。 0042 其中BUCK变换器的输出电压VO与基准电压VREF的差值经过误差放大器放大后产生 误差电压信号VC， 将误差电压信号VC进行电压-电流转换获得的差分电流作为第一差分输入 电流和第二差分输入电流。 0043 本发明的信号叠加模块中第二三极管N2和第三三极管N3的基极为输入端， 分别输 入由误差电压信号Vc转成的差分电流IcVc/Rc和-Ic-Vc/Rc， 误差电压信号Vc在电阻Rc 上转换为电流信号。 为了便于分析， 一些。

29、实施例中将第三PMOS管MP3管的数量与第五MOS管 MP5的数量之比设为1:2(这个比例根据电路参数要求进行设置)， 所以静态时第二三极管N2 和第三三极管N3的BE节电压有差值VBE。 由于三极管的指数特性， 使得第一三极管N1和第 四三极管N4的BE节电压有同样的差值。 注意到图3这种连接方式下， 第二三极管N2和第三三 极管N3的BE结电压Vbe的差值与第一三极管N1和第四三极管N4的Vbe差值是相等的， 分别设 流过第一三极管N1、 第二三极管N2、 第三三极管N3、 第四三极管N4的电流为I1、 I2、 I3、 I4， 则 I2 I3I1 I4。 设第二NMOS管MN2提供的静态电。

30、流为Ix， 第三PMOS管MP3的静态电流为Iy， 则 第五PMOS管MP5的静态电流为2Iy， 则有以下公式： 说明书 4/7 页 7 CN 111313704 A 7 0044 0045 I1+I4Ix 0046 0047 0048 由上述公式可以看出， 与误差电压信号Vc相关的电流信息Ic被差分放大了Ix/3Iy 倍， 并且， 叠加了直流失调Ix/3。 本领域技术人员可以通过调节偏置电流Ix的大小来调节失 调点， 调节偏置电流Ix的方式可以为外部加熔丝， 进行选通设置。 因此， 本发明解决了轻载 CCM误差放大器输出摆幅不够的问题， 同时由于把误差电压信号Vc的信息转换成了差分电 流， 。

31、接着与电感电流采样信息比较， 也解决了两个地之间的串扰问题。 由上面的公式推导过 程可以看出， 信号叠加模块对误差电压信号Vc的处理在非常大的电压范围内都有很好的线 性度。 0049 如图4所示是比较模块的电路图， 包括第二电阻R2、 第三电阻R3、 第四电阻R4、 第五 电阻R5、 第六电阻R6、 第七电阻R7、 第八电阻R8、 第九电阻R9、 第十电阻R10、 第十一电阻R11、 第十二电阻R12、 第五三极管N5、 第六三极管N6、 第七三极管N7、 第八三极管N8、 第九三极管 N9、 第三电流源、 第三NMOS管MN3、 第四NMOS管MN4、 第五NMOS管MN5、 第六NMOS管。

32、MN6、 第七 NMOS管MN7、 第八NMOS管MN8、 第九NMOS管MN9、 第十NMOS管MN10、 第十一NMOS管MN11、 第十二 NMOS管MN12、 第十三NMOS管MN13、 第十四NMOS管MN14、 第十五NMOS管MN15、 第十六NMOS管 MN16、 第十七NMOS管MN17、 第八PMOS管MP8、 第九PMOS管MP9和第十PMOS管MP10， 其中第八 NMOS管MN8、 第九NMOS管MN9、 第十NMOS管MN10、 第十一NMOS管MN11、 第十二NMOS管MN12、 第十 三NMOS管MN13、 第十四NMOS管MN14和第十五NMOS管MN15为。

33、高压LDMOS管； 第八NMOS管MN8的 源极连接第十NMOS管MN10的源极和信号叠加模块的第一输出端， 其栅极连接第九NMOS管 MN9、 第十二NMOS管MN12和第十三NMOS管MN13的栅极并连接第一控制信号A， 其漏极连接第 九NMOS管MN9的漏极和第八电阻R8的一端； 第八电阻R8的另一端连接BUCK变换器的开关节 点处电压VSW； 第十四NMOS管MN14的源极连接第十二NMOS管MN12的源极和信号叠加模块的第 二输出端， 其栅极连接第十NMOS管MN10、 第十一NMOS管MN11和第十五NMOS管MN15的栅极并 连接第二控制信号B， 其漏极连接第十五NMOS管MN1。

34、5的漏极和第十一电阻R11的一端； 第十 一电阻R11的另一端连接BUCK变换器的功率地PGND； 第九电阻R9的一端连接第十NMOS管 MN10和第十一NMOS管MN11的漏极， 另一端连接BUCK变换器的功率地PGND并通过第十电阻 R10后连接第十二NMOS管MN12和第十三NMOS管MN13的漏极； 第五三极管N5的基极连接第三 电阻R3的一端和第四电阻R4的一端， 其集电极连接第七NMOS管MN7的源极， 其发射极连接第 六三极管N6的发射极和第四NMOS管MN4的漏极； 第三电阻R3的另一端连接第十三NMOS管 MN13和第十五NMOS管MN15的源极， 第四电阻R4的另一端连接电。

35、源电压； 第六三极管N6的基 极连接第二电阻R2的一端和第十二电阻R12的一端， 其集电极连接第六NMOS管MN6的源极； 第二电阻R2的另一端连接电源电压， 第十二电阻R12的另一端连接第九NMOS管MN9和第十一 NMOS管MN11的源极； 第四NMOS管MN4的栅极连接偏置电压， 其源极连接第三NMOS管MN3、 第五 NMOS管MN5、 第十六NMOS管MN16和第十七NMOS管MN17的源极并接地； 第六NMOS管MN6的栅极 说明书 5/7 页 8 CN 111313704 A 8 连接电源电压， 其漏极连接第八三极管N8的基极并通过第五电阻R5后连接电源电压； 第七 NMOS管M。

36、N7的栅极连接电源电压， 其漏极连接第七三极管N7的基极并通过第六电阻R6后连 接电源电压； 第七三极管N7的集电极连接第八三极管N8的集电极以及第九三极管N9的基极 和集电极并连接电源电压， 其发射极连接第十PMOS管MP10的源极； 第九PMOS管MP9的栅极连 接第八PMOS管MP8的栅极和漏极、 第十PMOS管MP10的栅极以及第十七NMOS管MN17的漏极， 其 源极连接第八三极管N8的发射极， 其漏极连接第三NMOS管MN3的漏极并作为PWM比较器的输 出端； 第三NMOS管MN3的栅极连接第五NMOS管MN5的栅极和漏极以及第十PMOS管MP10的漏 极； 第七电阻R7一端连接第。

37、九三极管N9的发射极， 另一端连接第八PMOS管MP8的源极； 第三 电流源连接第十六NMOS管MN16的栅极和漏极以及第十七NMOS管MN17的栅极。 0050 信号叠加模块的第一输出端输出信号连接到第八NMOS管MN8和第十NMOS管MN10的 源极， 信号叠加模块的第二输出端输出信号连接到第十二NMOS管MN12和第十四NMOS管MN14 的源极。 由于BUCK变换器的开关节点SW高压， 因此第八NMOS管到十五NMOS管MN8MN15选择 为耐高压的高压LDMOS， 作为开关管使用， 当BUCK变换器下功率管开启时， 第一控制信号A为 高电位， 第二控制信号B为低电位， 信号叠加模块的。

38、输出接入比较模块。 反之， 第一控制信号 A为低电位， 第二控制信号B为高电位， 信号叠加模块的输出不会接到比较模块。 0051 比较模块为两级结构， 其中比较模块的第一级包括第二电阻R2、 第三电阻R3、 第四 电阻R4、 第五电阻R5、 第六电阻R6、 第八电阻R8、 第九电阻R9、 第十电阻R10、 第十一电阻R11、 第十二电阻R12、 第六NMOS管MN6、 第七NMOS管MN7、 第八NMOS管MN8、 第九NMOS管MN9、 第十 NMOS管MN10、 第十一NMOS管MN11、 第十二NMOS管MN12、 第十三NMOS管MN13、 第十四NMOS管 MN14、 第十五NMOS。

39、管MN15、 第五三极管N5和第六三极管N6， 第二级包括第七电阻R7、 第七三 极管N7、 第八三极管N8、 第九三极管N9、 第三电流源、 第三NMOS管MN3、 第四NMOS管MN4、 第五 NMOS管MN5、 第十六NMOS管MN16、 第十七NMOS管MN17、 第八PMOS管MP8、 第九PMOS管MP9和第十 PMOS管MP10， 比较模块第一级的输入信号是信号叠加模块两个输出端输出的信号， 以及第 八电阻R8和第十一电阻R11所连接的BUCK变换器开关节点处电压Vsw和功率地PGND。 比较模 块第二级差分输入的第五三极管N5和第六三极管N6的输入端电阻网络在下功率管开启时 的。

40、等效电路如图5所示(以第六三极管N6的输入端电阻网络为例进行说明)， 其中第二电阻 R2和第十二电阻R12连接节点表示比较模块第六三极管N6的基极输入端， Iout1表示信号叠 加模块的输出电流， SW表示开关节点的电压。 0052 0053 0054 其中Vs是第六三极管N6的基极电压， Vp是第五三极管N5的基极电压。 联立以上公式 可得到： 0055 0056 等效采样电阻为： 说明书 6/7 页 9 CN 111313704 A 9 0057 0058 且其在相当宽的信号范围内都是线性的。 0059 在PWM控制器中， PWM比较器的速度和失调电压尤其重要， 延时过大会影响整个环 路的。

41、稳定性， 一般来说， 提高比较器速度要求大的功率损耗， 如图4所示， 本发明提出的比较 模块第二级采用共栅极输入的方式(即第九PMOS管MP9和第十PMOS管MP10的栅极)， 只在比 较的瞬间产生大的充放电电流， 静态时功耗很低， 且由于PWM比较器本身输出为一个脉冲信 号， 所以本发明的比较模块既实现了高速的功能， 也降低了功耗， 信号叠加模块采用三级管 作为输入差分对管减少了输入失调电压。 0060 本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本 发明实质的其它各种具体变形和组合， 这些变形和组合仍然在本发明的保护范围内。 说明书 7/7 页 10 CN 111313704 A 10 图1 图2 图3 说明书附图 1/2 页 11 CN 111313704 A 11 图4 图5 说明书附图 2/2 页 12 CN 111313704 A 12 。