片式电阻器.pdf

《片式电阻器.pdf》由会员分享，可在线阅读，更多相关《片式电阻器.pdf（10页完成版）》请在专利查询网上搜索。

1、10申请公布号CN104078173A43申请公布日20141001CN104078173A21申请号201410052575822申请日20140214102013003467720130329KRH01C7/0020060171申请人三星电机株式会社地址韩国京畿道72发明人柳兴馥李东炫黄夏星金正逸金荣基74专利代理机构北京康信知识产权代理有限责任公司11240代理人余刚李静54发明名称片式电阻器57摘要本发明公开一种片式电阻器，其中多个电阻体以单片式配置在电子产品的有限空间中。该片式电阻器包括基板；电极，形成在基板的每个侧表面上；以及电阻体，连接至电极并且形成在基板的上表面上和下表面上，因。

2、此能够显著地减少其制造成本。30优先权数据51INTCL权利要求书1页说明书5页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书5页附图3页10申请公布号CN104078173ACN104078173A1/1页21一种片式电阻器，包括基板；电极，形成在所述基板的每个侧表面上；以及电阻体，连接至所述电极并且形成在所述基板的上表面上和下表面上。2根据权利要求1所述的片式电阻器，其中，在所述基板的所述上表面上和所述下表面上布置有多个电阻体。3根据权利要求1所述的片式电阻器，其中，所述电阻体通过电极连接器连接至所述电极。4根据权利要求1所述的片式电阻器，其中，所述电阻体具有。

3、堆叠在所述电阻体上的保护层。5根据权利要求4所述的片式电阻器，其中，所述保护层包括堆叠在所述保护层上以电连接至所述电极的调平电极。6根据权利要求5所述的片式电阻器，其中，所述保护层进一步包括电连接至所述调平电极的镀层。7根据权利要求6所述的片式电阻器，其中，所述镀层包括堆叠在所述镀层上的绝缘层。8根据权利要求7所述的片式电阻器，其中，所述绝缘层包括堆叠在所述绝缘层上的模制层。9根据权利要求1所述的片式电阻器，其中，至少一对电阻体被提供并且彼此平行地布置在所述基板的所述上表面上和所述下表面上。10根据权利要求1所述的片式电阻器，其中，所述电阻体以这样的方向布置使得所述电阻体安装在所述基板的所述上。

4、表面上的位置的方向与所述电阻体安装在所述基板的所述下表面上的位置的方向彼此相交。权利要求书CN104078173A1/5页3片式电阻器0001相关申请的交叉引用0002本申请要求于2013年3月29日提交的题为“片式电阻器（CHIPRESISTOR，片状电阻器）”的韩国专利申请序号第1020130034677号的权益，通过引用将其全部内容结合于本申请中。技术领域0003本发明涉及一种片式电阻器，并且更具体地，涉及这样一种片式电阻器其中多个电阻体（RESISTORBODY，电阻器本体）以单片式（INASINGLECHIP）配置在电子产品的有限空间中。背景技术0004通常，片式电阻器表示通过将多个。

5、电阻器安装在一个本体中而以半导体封装形式制成的电阻器，以提高电子产品的集成度。0005如上所述的片式电阻器主要安装在半导体模块中。在这种情况下，个人电脑（PC）和服务器的尺寸已经逐渐地变得更小，然而在减小安装在PC或服务器中的例如存储模块等的半导体模块的尺寸方面，存在局限性。0006因此，作为安装在存储模块中的片式电阻器，已经使用阵列型片式电阻器，在阵列型片式电阻器中多个电阻体彼此整体地（INTEGRALLY，集成地）配置，以提高集成度。0007为了减少从存储模块安装在其中的半导体封装所反射的信号波的噪声，主要使用阵列型片式电阻器。然而，在片式电阻器安装在印刷电路板上时，由于外部环境，根据现有。

6、技术的片式电阻器可能引起各种质量问题。0008即，根据现有技术的片式电阻器被配置为包括基板；电阻体，其形成在基板的上表面；以及外部电极，其连接至电阻体并且从基板的上表面延伸至其侧表面和下表面。在此，在将片式电阻器安装到印刷电路板上时，外部电极成为导体连接的终端，从而用作电连接单元。0009然而，因为最近已经发行的电子产品的厚度已经变得非常薄，并且电子产品的电池的尺寸已经增加，所以安装在PCB上的片式电阻器应当以进一步小型化和复杂化的形式而小型化。然而，难以显著减小片式电阻器本身的尺寸。此外，即使片式电阻器本身的尺寸减小，但是用于制造和安装多个片式电阻器中的每一个的所需成本不减少。0010现有技。

7、术文献0011专利文献0012（专利文献1）引用参考日本专利特开第2008263094号发明内容0013本发明的目的是提供一种片式电阻器其通过将多个电阻体以单片式配置在电子产品的有限空间中，能够减少安装区域和制造成本。说明书CN104078173A2/5页40014根据本发明的示例性实施方式，本发明提供了一种片式电阻器，该片式电阻器包括基板（SUBSTRATE，衬底，基底）；电极，形成在基板的每个侧表面上；以及电阻体，连接至电极并且形成在基板的上表面和下表面上。0015多个电阻体可能被布置在基板的上表面和下表面上，并且通过电极连接器连接至电极。0016电阻体可能具有堆叠在其上的保护层，并且保护。

8、层可能包括堆叠在其上的调平电极（LEVELINGELECTRODE）以电连接至电极。0017保护层可能进一步包括电连接至调平电极的镀层（PLATINGLAYER），并且镀层可能包括堆叠在其上的绝缘层。0018绝缘层可能包括堆叠在其上的模制层（MOLDINGLAYER），从而能够将对绝缘层的破坏最小化。0019可能提供至少一对电阻体，并且该至少一对电阻体彼此平行地布置在基板的上表面和下表面上，并且电阻体可能以这样的方向布置使得电阻体安装在基板的上表面上的位置的方向与电阻体安装在基板的下表面上的位置的方向彼此相交。附图说明0020图1A和图1B是分别示出了根据本发明的示例性实施方式的片式电阻器的平。

9、面图和底视图；0021图2是示出了根据本发明的示例性实施方式的片式电阻器的截面图；以及0022图3A至图3C是示出了根据本发明的另一示例性实施方式的片式电阻器的视图。具体实施方式0023下文中，将参考附图详细描述本发明的优选实施方式。0024图1A和图1B是分别示出了根据本发明的示例性实施方式的片式电阻器的平面图和底视图；图2是示出了根据本发明的示例性实施方式的片式电阻器的截面图；以及图3A至图3C是示出了根据本发明的另一示例性实施方式的片式电阻器的视图。0025如图1A至图2所示，根据本发明的示例性实施方式的片式电阻器100被配置为包括基板10，其具有沿着其周缘表面形成的电极15；以及电阻体。

10、20，其连接至电极15并且分别布置在基板10的上表面和下表面上。0026基板10可能具有立方板形状，其中其水平长度和竖直长度彼此相同。可替换地，在其他设计中，基板10可能具有长方体形状，其中其水平长度和竖直长度中的任何一个长于另一个。0027电极15可能形成在基板10的周缘表面处，即，基板10的每个侧表面的边缘部分处。电极15可能以其具有电极沟槽的形式或者其不具有电极沟槽的形式配置。0028此外，基板10由具有优异导热性的材料制成以作为热量的散热通道，以在将片式电阻器100安装在其表面上时将从电阻体20产生的热量散发至外部。0029基板10可能具有布置在其上的电阻体20，更具体地，分别布置在其。

11、上表面和下表面上。0030电阻体20可能以它们被印刷在基板10的表面上的形式堆叠，并且多个电阻体20说明书CN104078173A3/5页5可能被印刷在基板10的上表面和下表面上。当所印刷的电阻体20的数目增加时，电阻体20可能被印刷成分别定位于对角线部分处。0031即，如图1A和图1B所示，例如，当四个电阻体20印刷在基板10的上表面和下表面上时，它们可能成对地被印刷在对角线部分处。0032在这种情况下，印刷在基板10的上表面和下表面上的电阻体20可能沿水平方向和竖直方向印刷，并且印刷在不同位置处。0033电阻体20印刷在基板10的上表面和下表面上的不同位置处的原因是提高电阻体20的发热率，。

12、同时保持片式电阻器100的厚度不变。0034当电阻体20被印刷在基板10的上表面和下表面上时，电阻体20的两侧或任何一个部分直接地连接至电极15，并且电阻体20的不直接地连接至电极15的前端部分通过电极连接器25连接至电极15。0035根据电阻体20的位置，每个电极连接器25也可能连接至电阻体20的两侧。例如，当电阻体20被印刷在基板10的中心部分处时，电极连接器25可能连接至电阻体20的两侧，从而连接至电极15。与此相反，当仅电阻体20的一端部直接地连接至电极15时，电极连接器25可能被配置成使得在电阻体20的未连接至电极15的另一端部处连接至电极15。0036此外，印刷在基板10的上表面和。

13、下表面上的电阻体20可能沿不同方向且在不同位置处进行印刷。在这种情况下，印刷在基板10的上表面上的电阻体20沿水平方向连接至基板10。与此相反，印刷在基板10的下表面上的电阻体20沿竖直方向连接至基板10。0037如上所述的印刷在基板10的上表面和下表面上的每个电阻体20可能具有堆叠在其上的保护层30。0038保护层30保护电阻体20不受外部冲击，其可能由诸如硅（SIO2）或玻璃的材料制成。0039此外，保护层30可能具有堆叠在其上的调平电极35以电连接至电极15。0040调平电极35可能形成在保护层30的边缘部分上，并且用于扩展电极15的减少的有效面积，以实现电极15的稳定接触。0041此外。

14、，调平电极35以预定高度形成在电极15上，并且用于使电极15的高度高于绝缘层45以及印刷在基板10上的电阻体20和保护层30的高度。0042即，调平电极35使电极的高度基本上等于在基板10的中心部分处形成的电阻体20和保护层30的高度，并且接触在形成电阻体20和保护层30时减少的电极15的有效面积以扩展电极15的区域，从而确保电极15的稳定性并且允许容易地形成镀层40。0043调平电极35具有形成在其上的镀层40，以形成最终的外部电极。镀层40可能通过连续地执行镀镍（NI）和镀锡（SN）形成，并且可能通过电镀和无电镀形成。0044在这种情况下，镍镀层是用于在焊接时保护调平电极15的镀层，并且为。

15、了在焊接时促进焊接而形成锡镀层。0045此外，根据本发明的示例性实施方式的片式电阻器100进一步包括绝缘层45，其在通过镀层40形成外部电极时覆盖整个保护层30。与保护层30相似，绝缘层45可能由诸如玻璃或聚合物的材料制成，并且最终用于保护电阻体20。0046此外，绝缘层45可能完全阻断电阻体20暴露于外部，以保护电阻体20不受外部冲击，并且覆盖保护层30的整个表面和调平电极35（其是附加电极）的一部分，以在形成说明书CN104078173A4/5页6用于形成外部电极的镀层40时，防止镀液（PLATINGSOLUTION）渗透至电阻体20内。0047在此，形成在绝缘层45的两侧处的镀层40形成。

16、在高于绝缘层45的中心部分高度的高度处。0048在绝缘层45的两侧处的高的高度处形成镀层40的原因是允许根据本发明的示例性实施方式的片式电阻器100稳定地安装至主基板（PCB）上，更具体地，防止了在绝缘层的凸起的中心部分形成为高于镀层40的情况下、在焊接片式电阻器100时、在由于绝缘层45的凸起的中心部分而导致其倾斜向一侧的状态中，将片式电阻器100安装在主基板上所产生墓碑缺陷（TOMBSTONEDEFECT，翘曲缺陷）。0049此外，虽然未示出，但是在绝缘层45上堆叠有模制层，从而能够将对绝缘层45的破坏最小化。0050模制层是附加地补充绝缘层45的功能，在形成镀层40时，该模制层可能被配置。

17、为完全阻断镀液渗透至电阻体20内。0051同时，图3A至图3C示出了在根据本发明的示例性实施方式的片式电阻器的部件之中，布置在基板10的上表面和下表面上的电阻体20的形式、数量等。0052如所示，电阻体20可能以它们彼此垂直的方向布置在基板10的上表面和下表面上。即，在图3A中，一个电阻体20可能被印刷在基板10的上表面和下表面中的每个上并且被配置成其一端直接地连接至电极15，并且未连接至电极15的其另一端通过电极连接器25连接至电极15。0053此外，图3B示出了在基板10的上表面和下表面中的每个上印刷有两个电阻体20的状态。在这种情况下，两个电阻体20的一端均直接地连接至电极15，并且其另。

18、一端均通过电极连接器25连接至电极15。0054因此，印刷在基板10的上表面和下表面上的电阻体20以它们彼此垂直的方向印刷。0055图3C示出了在基板10的上表面和下表面中的每个上印刷有三个电阻体20的情况。类似图3B，在图3C中，三个电阻体20的所有一端均直接地连接至电极15，并且其另一端均通过电极连接器25连接至电极15。0056如上所述，电阻体20在基板10的上表面和下表面上所印刷的方向彼此垂直或彼此相交。此外，虽然电阻体20的数量增加，但是仅产生在电阻体20之间的间隔方面的差异，而电阻体20印刷的方向彼此相同。0057换言之，在电阻体20被印刷在基板10的上表面和下表面上的情况下，电阻。

19、体20以它们彼此垂直或彼此相交的方向布置；并且在电阻体20被印刷在基板10的上表面或下表面上的情况下，即，在电阻体20位于相同平面上的情况下，无论其数量如何，各个电阻体20保持在它们彼此平行布置的状态中。0058因此，在根据本发明的示例性实施方式的片式电阻器100中，多个电阻体20以单片式分别被配置在基板10的上表面和下表面上，因此，片式电阻器100本身的整个尺寸增加，但是安装的片式电阻器的数量和用于安装片式电阻器需要的成本可能显著地减少。0059利用根据本发明的示例性实施方式的片式电阻器，多个电阻体以单片式配置在电子产品的有限空间中，从而使减少安装区域和制造成本成为可能。0060尽管已经描述了根据本发明示例性实施方式的片式电阻器，但是本发明不限于说明书CN104078173A5/5页7此，并且本领域中的技术人员应当理解的是，各种应用和变形是可行的。说明书CN104078173A1/3页8图1A图1B说明书附图CN104078173A2/3页9图2图3A说明书附图CN104078173A3/3页10图3B图3C说明书附图CN104078173A10。