高精度的低重频窄脉冲延迟控制电路.pdf

《高精度的低重频窄脉冲延迟控制电路.pdf》由会员分享，可在线阅读，更多相关《高精度的低重频窄脉冲延迟控制电路.pdf（9页完成版）》请在专利查询网上搜索。

1、(19)国家知识产权局(12)实用新型专利(10)授权公告号 (45)授权公告日 (21)申请号 202420097047.3(22)申请日 2024.01.16(73)专利权人 海豚乐智科技（成都）有限责任公司地址 610000 四川省成都市双流区西航港街道机场路近都段87号5栋403号(72)发明人 蒙顺开(74)专利代理机构 成都厚为专利代理事务所(普通合伙)51255专利代理师 夏柯双(51)Int.Cl.H03K 5/133(2014.01)(54)实用新型名称一种高精度的低重频窄脉冲延迟控制电路(57)摘要本实用新型公开了一种高精度的低重频窄脉冲延迟控制电路，涉及模拟集成电路技术领。

2、域；包括：依次连接的用于将输入的低重频窄脉冲信号转化为两路差分信号的高精度宽带差分运放电路、用于将低重频窄脉冲信号的直流偏置电平偏移到第一高速收发器所需的直流偏置电平的前端直流偏置电路、用于通过用户设置参数对脉冲信号进行延迟控制处理的FPGA延迟控制电路、用于对FPGA延迟控制电路输出的低重频窄脉冲信号进行调制的后端直流偏置电路和用于比较调制后产生的正负电压，得到所需要的低重频窄脉冲电信号的高精度宽带比较器电路。本实用新型可实现低重频窄脉冲的高精度可调节延迟控制，还可减小电路抖动性。权利要求书2页 说明书5页 附图1页CN 220475753 U2024.02.09CN 220475753 U。

3、1.一种高精度的低重频窄脉冲延迟控制电路，其特征在于：包括依次连接的高精度宽带差分运放电路、前端直流偏置电路、FPGA延迟控制电路、后端直流偏置电路和高精度宽带比较器电路；所述的FPGA延迟控制电路包括用户控制解析模块、第一高速收发器、延迟控制模块和第二高速收发器，所述的用户控制解析模块用于接收外设的参数并发送给第一高速收发器、延迟控制模块和第二高速收发器，第一高速收发器和第二高速收发器分别用于接收和发送延迟控制模块处理前后的低重频窄脉冲信号；所述的高精度宽带差分运放电路用于将输入的低重频窄脉冲信号转化为两路差分信号；前端直流偏置电路用于将低重频窄脉冲信号的直流偏置电平偏移到第一高速收发器所需。

4、的直流偏置电平；FPGA延迟控制电路用于通过用户设置参数对脉冲信号进行延迟控制处理；后端直流偏置电路用于对FPGA延迟控制电路输出的低重频窄脉冲信号进行调制，高精度宽带比较器电路用于比较调制后产生的正负电压，得到所需要的低重频窄脉冲电信号。2.根据权利要求1所述的一种高精度的低重频窄脉冲延迟控制电路，其特征在于：所述的高精度宽带差分运放电路包括第一运算放大器、电阻RF1、电阻RF2、电阻RG1和电阻RG2，低重频窄脉冲信号经电阻RG1输入到第一运算放大器的反相输入端，第一运算放大器的同相输入端通过电阻RG2接地，所述的电阻RF1的两端分别与第一运算放大器的反相输入端和同相输出端连接，电阻RF2。

5、的两端分别与第一运算放大器的同相输入端和反相输出端连接。3.根据权利要求2所述的一种高精度的低重频窄脉冲延迟控制电路，其特征在于：所述的电阻RF1、电阻RF2、电阻RG1和电阻RG2满足以下关系：RF1=RF2RG1=RG2其中Vin为输入的低重频窄脉冲信号的电压；Vdm为第一高速收发器的IO电平的差分电压，Vin_out为第一运算放大器单端输出电压。4.根据权利要求2所述的一种高精度的低重频窄脉冲延迟控制电路，其特征在于：所述的第一运算放大器的等效带宽B大于输入信号的最小脉冲宽度的倒数的十倍。5.根据权利要求1所述的一种高精度的低重频窄脉冲延迟控制电路，其特征在于：所述的前端直流偏置电路具有。

6、两个输入端和两个输出端，包括电阻R1R6，电阻R1R4满足以下关系：权利要求书1/2 页2CN 220475753 U2其中VCC为电源电压，Vcm为第一高速收发器接口的直流偏置电平，RS为传输线的特征阻抗。6.根据权利要求5所述的一种高精度的低重频窄脉冲延迟控制电路，其特征在于：所述后端直流偏置电路包括电阻R7R12，后端直流偏置与前端直流偏置电路的结构对称。7.根据权利要求1所述的一种高精度的低重频窄脉冲延迟控制电路，其特征在于：所述的第一高速收发器包括高速输入IO接口和1:N串并转换模块，1:N串并转换模块用于将输入的高速串行输入信号进行1:N的串并转换，输出低速并行信号。8.根据权利要。

7、求7所述的一种高精度的低重频窄脉冲延迟控制电路，其特征在于：所述的第二高速收发器包括高速输出IO接口和N:1并串转换模块，N:1并串转换模块用于将低速并行信号进行N:1并串转换，输出高速串行输入信号。9.根据权利要求1所述的一种高精度的低重频窄脉冲延迟控制电路，其特征在于：所述的延迟控制模块包括计数器和Nbits的循环移位器，分别用于信号整数部分和小数部分的延迟。10.根据权利要求1所述的一种高精度的低重频窄脉冲延迟控制电路，其特征在于：所述的高精度宽带比较器电路包括第二运算放大器，第二运算放大器的正相输入端和反相输入端分别与后端直流偏置电路的两个输出端连接，第二运算放大器的输出端输出延迟后的。

8、低重频窄脉冲信号。权利要求书2/2 页3CN 220475753 U3一种高精度的低重频窄脉冲延迟控制电路技术领域0001本实用新型涉及模拟集成电路技术领域，具体涉及一种高精度的低重频窄脉冲延迟控制电路。背景技术0002低重频窄脉冲的延迟控制电路当前主要应用于通信领域、音频处理、粒子物理实验、脉冲激光实验和声学、电磁学、机械系统等物理仿真实验中。此类延迟控制电路具备低重频窄脉冲的特性，与低重频窄脉冲类的探测信号进行时间对齐或时间延迟控制，实现测量、激发、控制等多种功能。低重频窄脉冲的信号测量、激发、控制越发要求高精度、高稳定性、高可控性。实用新型内容0003本实用新型的目的在于克服现有技术的不。

9、足，提供一种高精度的低重频窄脉冲延迟控制电路，以实现低重频窄脉冲信号的高精度延迟控制。0004本实用新型的目的是通过以下技术方案来实现的：0005一种高精度的低重频窄脉冲延迟控制电路，包括依次连接的高精度宽带差分运放电路、前端直流偏置电路、FPGA延迟控制电路、后端直流偏置电路和高精度宽带比较器电路；0006所述的FPGA延迟控制电路包括用户控制解析模块、第一高速收发器、延迟控制模块和第二高速收发器，所述的用户控制解析模块用于接收外设的参数并发送给第一高速收发器、延迟控制模块和第二高速收发器，第一高速收发器和第二高速收发器分别用于接收和发送延迟控制模块处理前后的低重频窄脉冲信号；0007所述的。

10、高精度宽带差分运放电路用于将输入的低重频窄脉冲信号转化为两路差分信号；前端直流偏置电路用于将低重频窄脉冲信号的直流偏置电平偏移到第一高速收发器所需的直流偏置电平；FPGA延迟控制电路用于通过用户设置参数对脉冲信号进行延迟控制处理；后端直流偏置电路用于对FPGA延迟控制电路输出的低重频窄脉冲信号进行调制；高精度宽带比较器电路用于比较调制后产生的正负电压，得到所需要的低重频窄脉冲电信号。0008进一步地，所述的高精度宽带差分运放电路包括第一运算放大器、电阻RF1、电阻RF2、电阻RG1和电阻RG2，低重频窄脉冲信号经电阻RG1输入到第一运算放大器的反相输入端，第一运算放大器的同相输入端通过电阻RG。

11、2接地，所述的电阻RF1的两端分别与第一运算放大器的反相输入端和同相输出端连接，电阻RF2的两端分别与第一运算放大器的同相输入端和反相输出端连接。0009进一步地，所述的电阻RF1、电阻RF2、电阻RG1和电阻RG2满足以下关系：0010RF1=RF20011RG1=RG2说明书1/5 页4CN 220475753 U400120013其中Vin为输入的低重频窄脉冲信号的电压；Vdm为第一高速收发器的IO电平的差分电压，Vin_out为第一运算放大器单端输出电压。0014进一步地，所述的第一运算放大器的等效带宽B大于输入信号的最小脉冲宽度的倒数的十倍。0015进一步地，所述的前端直流偏置电路具。

12、有两个输入端和两个输出端，包括电阻R1R6，电阻R1R4满足以下关系：00160017其中VCC为电源电压，Vcm为第一高速收发器接口的直流偏置电平，RS为传输线的特征阻抗。0018进一步地，所述后端直流偏置电路包括电阻R7R12，后端直流偏置与前端直流偏置电路的结构对称。0019进一步地，所述的第一高速收发器包括高速输入IO接口和1:N串并转换模块，1:N串并转换模块用于将输入的高速串行输入信号进行1:N的串并转换，输出低速并行信号。0020进一步地，所述的第二高速收发器包括高速输出IO接口和N:1并串转换模块，N:1并串转换模块用于将低速并行信号进行N:1并串转换，输出高速串行输入信号。0。

13、021进一步地，所述的延迟控制模块包括计数器和Nbits的循环移位器，分别用于信号整数部分和小数部分的延迟。0022进一步地，所述的高精度宽带比较器电路包括第二运算放大器，第二运算放大器的正相输入端和反相输入端分别与后端直流偏置电路的两个输出端连接，第二运算放大器的输出端输出延迟后的低重频窄脉冲信号。0023本实用新型的有益效果是：0024针对当下高精度、高稳定性、高可控性的需求，本实用新型实施例提供的一种低重频窄脉冲的延迟控制电路，针对低重频窄脉冲具备可调控延迟数量、高精度延时控制、低抖动性的特点，且能用过参数设计设置广泛应用于多领域中。0025具体地，本实用新型具备以下优良性能：0026（。

14、1）可编程调节延迟数量：可根据实际应用场景，通过参数上的设计计算设置电路，精准匹配工作环境并控制信号的延迟和相位，适应更广阔范围的探测、激发、控制等功能。0027（2）高精度的延迟控制：延迟控制的时间精度可达到100ps，支持多科研领域的高说明书2/5 页5CN 220475753 U5精度探测、激发、控制实验系统。0028（3）电路低抖动性：针对信号品质和稳定性要求较高的应用，低抖动性电路能够提供更稳定和精确的输出信号，减小因抖动引起的误差。在特定领域入通信、音频处理、数据采集中，低抖动性减少系统信噪比、避免干扰和失真，提高系统性能和信号质量。低抖动性也减少调试成本、系统故障风险以及系统后续。

15、的维修成本。附图说明0029图1为本实用新型的一种高精度的低重频窄脉冲延迟控制电路结构框图；0030图2为FPGA延迟控制电路的结构框图。具体实施方式0031下面将结合实施例，对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。0032参阅图1图2，本实用新型提供一种技术方案：0033一种高精度的低重频窄脉冲延迟控制电路，如图1，包括依次连接的高精度宽带差分运放电路、前端直流偏置电路、FPGA延迟控制电路、后端直流。

16、偏置电路和高精度宽带比较器电路；0034所述的FPGA延迟控制电路包括用户控制解析模块、第一高速收发器、延迟控制模块和第二高速收发器，所述的用户控制解析模块用于接收外设的参数并发送给第一高速收发器、延迟控制模块和第二高速收发器，第一高速收发器和第二高速收发器分别用于接收和发送延迟控制模块处理前后的低重频窄脉冲信号；0035所述的高精度宽带差分运放电路用于将输入的低重频窄脉冲信号转化为两路差分信号；前端直流偏置电路用于将低重频窄脉冲信号的直流偏置电平偏移到第一高速收发器所需的直流偏置电平；FPGA延迟控制电路用于通过用户设置参数对脉冲信号进行延迟控制处理；后端直流偏置电路用于对FPGA延迟控制电。

17、路输出的低重频窄脉冲信号进行调制；高精度宽带比较器电路用于比较调制后产生的正负电压，得到所需要的低重频窄脉冲电信号。0036在一些实施例中，所述的高精度宽带差分运放电路包括第一运算放大器、电阻RF1、电阻RF2、电阻RG1和电阻RG2，低重频窄脉冲信号经电阻RG1输入到第一运算放大器的反相输入端，第一运算放大器的同相输入端通过电阻RG2接地，所述的电阻RF1的两端分别与第一运算放大器的反相输入端和同相输出端连接，电阻RF2的两端分别与第一运算放大器的同相输入端和反相输出端连接。0037进一步地，所述的电阻RF1、电阻RF2、电阻RG1和电阻RG2满足以下关系：0038RF1=RF20039RG。

18、1=RG2说明书3/5 页6CN 220475753 U600400041其中Vin为输入的低重频窄脉冲信号的电压；Vdm为第一高速收发器的IO电平的差分电压，Vin_out为第一运算放大器单端输出电压。0042进一步地，所述的第一运算放大器的等效带宽B大于输入信号的最小脉冲宽度的倒数的十倍，通常情况下1ns。0043在一些实施例中，所述的前端直流偏置电路具有两个输入端和两个输出端，包括电阻R1R6，电阻R1R4满足以下关系：00440045其中VCC为电源电压，Vcm为第一高速收发器接口的直流偏置电平，RS为传输线的特征阻抗。0046脉冲输入端接入低重频窄脉冲信号，该电信号经过高精度宽带差分。

19、运放电路后输出正负电压，受前端直流偏置电路调制后被FPGA延迟控制电路的第一高速收发器模块所接收。高精度宽带差分运放电路和前端直流偏置电路一起实现将输入脉冲信号的幅度和偏置调制到FPGA延迟控制电路的IO接口需要的电平和阻抗的目的。0047在一些实施例中，所述后端直流偏置电路包括电阻R7R12，后端直流偏置与前端直流偏置电路的结构对称。0048在一些实施例中，所述的第一高速收发器包括高速输入IO接口和1:N串并转换模块，1:N串并转换模块用于将输入的高速串行输入信号进行1:N的串并转换，输出低速并行信号。第二高速收发器包括高速输出IO接口和N:1并串转换模块，N:1并串转换模块用于将低速并行信。

20、号进行N:1并串转换，输出高速串行输入信号。0049在高速串行输入信号串并转换的过程中，实际上是利用本地的时钟产生高速采样参考时钟，对高速串行输入信号进行重采样的过程。假设高速采样参考时钟的频率为P，大部分FPGA的高速接口的P满足如下条件：P10GHz，则本电路的延迟控制的精度可以达到1/P秒。0050在一些实施例中，所述的延迟控制模块包括计数器和Nbits的循环移位器，分别用于信号整数部分和小数部分的延迟。0051假设输入延迟为T，通过独立的计数器实现延迟的整数部分为：说明书4/5 页7CN 220475753 U700520053其中表示向下取整。通过Nbits的循环移位器的控制延迟的小。

21、数部分为：00540055例如，假设延迟T=4.1ns，参考时钟的频率P=10GHZ，N=40，则每个计数器可以实现的延迟为：N/P=4ns；因此整数部分；小数部分D=（4.14）*P=1。0056利用FPGA内部的可编程逻辑，实现对输入信号的高精度延迟控制，该延迟控制电路控制范围大，精度高。0057在一些实施例中，所述的高精度宽带比较器电路包括第二运算放大器，第二运算放大器的正相输入端和反相输入端分别与后端直流偏置电路的两个输出端连接，第二运算放大器的输出端输出延迟后的低重频窄脉冲信号。0058所述的FPGA延迟控制电路的结构框图如图2，完成的功能如下：0059（1）从用户控制解析模块接收设。

22、置指令，配置延迟控制模块的延迟参数；0060（2）利用高速输入IO接口，接收高速串行输入的低重频窄脉冲信号；0061（3）利用1:N串并转换模块对高速串行输入信号进行1:N的串并转换，将高速串行输入信号转变为低速并行信号；0062（4）利用延迟控制模块实现对低速并行信号的延迟处理；0063（5）利用N:1并串转换模块对处理后的低速并行信号进行N：1的并串转换得到输出的高速串行信号；0064（6）利用高速输出IO接口，发送高速串行输出信号。0065以上所述仅是本实用新型的优选实施方式，应当理解本实用新型并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。说明书5/5 页8CN 220475753 U8图1图2说明书附图1/1 页9CN 220475753 U9。