基于FPGA的合成孔径地址码生成方法.pdf

《基于FPGA的合成孔径地址码生成方法.pdf》由会员分享，可在线阅读，更多相关《基于FPGA的合成孔径地址码生成方法.pdf（10页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910214967.2 (22)申请日 2019.03.21 (71)申请人 杭州电子科技大学 地址 310018 浙江省杭州市下沙高教园区2 号大街1号 (72)发明人 黄继业陈炳伟谢尚港洪涛 孟哲李芸杨宇翔周明珠 (74)专利代理机构 浙江永鼎律师事务所 33233 代理人 陆永强 (51)Int.Cl. G01S 7/41(2006.01) G01S 13/90(2006.01) G06F 17/10(2006.01) (54)发明名称 一种基于FPGA的合成孔径地址。

2、码生成方法 (57)摘要 本发明公开了基于FPGA的合成孔径地址码 生成方法， 用于合成孔径雷达/声呐脉冲压缩后 图像数据的高速处理， 利用三路合成范围计数器 产生cnt_i， cnt_j， cnt_k计数值， 用以驱动多路 地址码生成模块； 地址码生成模块通过三路计数 器的驱动， 利用流水线结构并行生成地址码d-1； 并使用移位寄存器进行地址码k-i的延时， 与流 水线结构生成的地址码d-1进行同步， 从而达到 高速的地址码生成效果； 本发明可以应用于对合 成孔径算法速度要求很高的场合下， 进行地址码 的高速并行生成。 权利要求书2页 说明书5页 附图2页 CN 109884607 A 20。

3、19.06.14 CN 109884607 A 1.一种基于FPGA的合成孔径地址码生成方法， 其特征在于， 包括以下步骤： S10， 将地址码的生成利用FPGA并行特性分为16路， 将孔径处理两侧不足孔径长度的图 像与中间足够孔径长度的图像进行分别处理， 形成三个大路， 3*16个小路的高速并行处理 结构； S20， 孔径处理的合成宽度计数， 三个大路中的计数器cnt_i， cnt_j， cnt_k， 分别进行不 同的嵌套计数： 第一路中， cnt_i循环从cnt_k计数至0； cnt_j从0计数至DIS_LINE/16， 为16 路行数进行计数， 其中cnt_j在cnt_i每完成一轮循环时。

4、改变一次； cnt_k从0计数至AL-1， 其 中cnt_k在cnt_j每完成一轮循环时改变一次， 对图像在完整孔径的部分之前不足孔径长度 AL的孔径累加进行计数； 第二路中， cnt_i循环从AL-1计数至0； cnt_j从0计数至DIS_LINE/ 16， 其中cnt_j在cnt_i每完成一轮循环时改变一次； cnt_k从AL计数至DIS_DOOR-AL-1， 其中 cnt_k在cnt_j每完成一轮循环时改变一次， 对图像落于完整孔径大小的部分进行孔径累加 计数； 第三路中， cnt_i循环从DIS_DOOR-cnt_k-1计数至0； cnt_j从0计数至DIS_LINE/16， 其 中c。

5、nt_j在cnt_i每完成一轮循环时改变一次； cnt_k从DIS_DOOR-AL计数至DIS_DOOR-1， 其 中cnt_k在cnt_j每完成一轮循环时改变一次， 其中， 三个大路计数器中的cnt_i每完成一轮 循环， 即cnt_i0时， 将各自的refresh_flag置为高电平一个周期， 给出一个刷新信号， 用 于孔径处理， 对图像在完整孔径的部分之后不足孔径长度AL的孔径累加进行计数， DIS_ LINE为距离线对应行， DIS_DOOR为距离门对应列， AL为孔径长度点数； S30， 生成地址码d-1； S40， 生成地址码k-i。 2.根据权利要求1所述的方法， 其特征在于， 所。

6、述S30包括以下步骤： S31， 根据输入路数rd_num， 使用组合逻辑电路在cnt_j上加上(rd_num-1)(DIS_ LINE/16)得到16路中某一路中的待计算点与图像边缘的像素距离， 利用定点-浮点转换IP 核， 将其转换为32位单精度浮点数， 若在输入数据时为第I个周期， 那么在第I+4个周期上升 沿可以获得对应值R0_j_pix； 使用组合逻辑实现cnt_i-AL/2-1的计算， 得到结果， 记为x_i， 并利用定点-浮点转换IP核将其转换为32位单精度浮点数， 在第I+4个周期上升沿获得结 果， 记为fp_x_i； S32， 通过浮点乘法器进行R0_j_pix1/fs的计算。

7、， 其中1/fs为采样频率的倒数， 即采 样周期对应的32位单精度浮点值， 在第I+7个周期上升沿得到乘法结果， 记为t_pix， 为波束 从待测图像边缘到达待测点所用的双程时间； 通过浮点乘法器进行fp_x_idelta_sa的计 算， delta_sa为真实孔径长度的一半， 即方位向分辨率， 在第I+7个周期上升沿得到乘法结 果记为x_i_rl， 为待计算采样点到航路坐标原点的真实距离； S33， t_pix与航路到成像区域的最短垂直距离所用的双程时间Ts利用浮点加法器进行 求和， 在第I+10个周期上升沿得到波束从航路到达待计算点的垂直距离对应双程时间t_ R0_j； 将x_i_rl利用。

8、浮点乘法器进行平方操作， 在第I+10个周期上升沿得到x_i_sqr； S34， 将t_R0_j利用浮点乘法器与c/2对应的单精度浮点值进行相乘， c为波速， 在第I+ 13个周期上升沿得到波束从航路到达待计算点的单程垂直距离R0_j； 将x_i_sqr利用移位 寄存器进行移位， 使之在第I+16个周期上升沿输出， 得到x_i_sqr_dly， 用于对齐数据； S35， 将R0_j利用浮点乘法器进行平方操作， 在第I+16个周期上升沿得到结果R0_j_ sqr； 权利要求书 1/2 页 2 CN 109884607 A 2 S36， 将x_i_sqr_dly与R0_j_sqr利用浮点加法器进行。

9、相加， 在第I+19个周期上升沿得 到待计算点到坐标原点的单程斜距的平方R_sqr； S37， 将R_sqr利用浮点开方器进行开方操作， 在第I+29个周期上升沿得到待计算点到 坐标原点的单程斜距R； S38， 将R利用浮点乘法器与2/c对应的单精度浮点值进行相乘， 在第I+32个周期上升沿 得到换能器收到待计算点的回波所使用的双程延时时间td； S39， 将td利用浮点减法器减去航路到成像区域的最短垂直距离所用的双程时间Ts对 应的单精度浮点值， 在第I+35个周期上升沿得到Tr； S310， 将Tr利用浮点乘法器与采样频率fs对应的单精度浮点值相乘， 在第I+38个周期 上升沿得到待测点双。

10、程延时delay_pix； S311， 将delay_pix利用浮点-定点转换IP核进行浮点到定点数的转换， 并利用组合逻 辑实现delay_fixed-1操作， 在第I+40个周期上升沿得到待测点地址码dly_tb_d_1， 即d-1。 3.根据权利要求1所述的方法， 其特征在于， 所述S40包括以下步骤： S41， 利用S20中cnt_i与cnt_k的值形成组合逻辑电路计算值cnt_k-cnt_i； S42， 利用移位寄存器将cnt_k-cnt_i进行移位， 在第I+40个周期上升沿， 取得与地址码 dly_tb_d_1同步输出的地址码dly_tb_k_i， 即k-i。 权利要求书 2/2。

11、 页 3 CN 109884607 A 3 一种基于FPGA的合成孔径地址码生成方法 技术领域 0001 本发明属于FPGA领域， 涉及一种基于FPGA的合成孔径地址码生成方法。 背景技术 0002 目前， 合成孔径算法一般只能在处理速度要求较低的场合下使用， 缺乏一种能够 在侧扫雷达/声呐获得图像数据后进行实时处理的计算方法。 目前所存在的方法一般使用 CPU进行实现， 其按照指令顺序执行的模式对于处理数据量庞大的图像信息时， 需要较长的 时间， 且要处理的图像越大， 需要的时间越久。 而且对于合成孔径算法的地址码生成来说， 需要进行较为复杂的运算， 且在处理过程中需要进行大量数据的存储。 。

12、若要使用在要求高 速得到合成孔径处理后的图像的场合， 如在飞机/潜艇需要几乎实时的快速获取大片区域 高价值目标的情况下， 明显难以达到其高速实时的要求。 发明内容 0003 本发明针对现有技术的不足， 提出一种基于FPGA的合成孔径地址码生成方法， 这 种方法可以应用于对合成孔径算法速度要求很高的场合下， 进行地址码的高速并行生成。 本发明利用FPGA运算效率高的优势， 基于标准双程延迟时间公式 0004 0005 进行地址码计算， 对整个算法的实现进行加速， 式中td为双程延迟时间； R0为航路 捷径的垂直距离； x为航路捷径的水平距离。 在雷达合成孔径实现时， 该双程延迟时间公式 由于xR。

13、0， 可以被简化为 0006 0007 但考虑到合成孔径算法结构在雷达与声呐中使用的兼容性， 不对其进行根式的近 似化简。 0008 本发明利用FPGA的并行特性将地址码的生成分为16路处理， 进而保证计算的高速 性， 且将孔径处理两侧不足孔径长度的图像与中间足够孔径长度的图像进行分别处理， 形 成三个大路， 3*16个小路的高速并行处理结构。 0009 为实现上述目的， 本发明的技术方案为一种基于FPGA的合成孔径地址码生成方 法， 包括以下步骤： 0010 S10， 将地址码的生成利用FPGA并行特性分为16路， 将孔径处理两侧不足孔径长度 的图像与中间足够孔径长度的图像进行分别处理， 形。

14、成三个大路， 3*16个小路的高速并行 处理结构； 0011 S20， 孔径处理的合成宽度计数， 三个大路中的计数器cnt_i， cnt_j， cnt_k， 分别进 行不同的嵌套计数： 第一路中， cnt_i循环从cnt_k计数至0； cnt_j从0计数至DIS_LINE/16， 为16路行数进行计数， 其中cnt_j在cnt_i每完成一轮循环时改变一次； cnt_k从0计数至AL- 说明书 1/5 页 4 CN 109884607 A 4 1， 其中cnt_k在cnt_j每完成一轮循环时改变一次， 对图像在完整孔径的部分之前不足孔径 长度AL的孔径累加进行计数； 第二路中， cnt_i循环从。

15、AL-1计数至0； cnt_j从0计数至DIS_ LINE/16， 其中cnt_j在cnt_i每完成一轮循环时改变一次； cnt_k从AL计数至DIS_DOOR-AL- 1， 其中cnt_k在cnt_j每完成一轮循环时改变一次， 对图像落于完整孔径大小的部分进行孔 径累加计数； 第三路中， cnt_i循环从DIS_DOOR-cnt_k-1计数至0； cnt_j从0计数至DIS_ LINE/16， 其中cnt_j在cnt_i每完成一轮循环时改变一次； cnt_k从DIS_DOOR-AL计数至DIS_ DOOR-1， 其中cnt_k在cnt_j每完成一轮循环时改变一次， 其中， 三个大路计数器中的。

16、cnt_i 每完成一轮循环， 即cnt_i0时， 将各自的refresh_flag置为高电平一个周期， 给出一个刷 新信号， 用于孔径处理， 对图像在完整孔径的部分之后不足孔径长度AL的孔径累加进行计 数， DIS_LINE为距离线对应行， DIS_DOOR为距离门对应列， AL为孔径长度点数； 0012 S30， 生成地址码d-1； 0013 S40， 生成地址码k-i。 0014 优选地， 所述S30包括以下步骤： 0015 S31， 根据输入路数rd_num， 使用组合逻辑电路在cnt_j上加上(rd_num-1)(DIS_ LINE/16)得到16路中某一路中的待计算点与图像边缘的像素。

17、距离， 利用定点-浮点转换IP 核， 将其转换为32位单精度浮点数， 若在输入数据时为第I个周期， 那么在第I+4个周期上升 沿可以获得对应值R0_j_pix； 使用组合逻辑实现cnt_i-AL/2-1的计算， 得到结果， 记为x_i， 并利用定点-浮点转换IP核将其转换为32位单精度浮点数， 在第I+4个周期上升沿获得结 果， 记为fp_x_i； 0016 S32， 通过浮点乘法器进行R0_j_pix1/fs的计算， 其中1/fs为采样频率的倒数， 即采样周期对应的32位单精度浮点值， 在第I+7个周期上升沿得到乘法结果， 记为t_pix， 为 波束从待测图像边缘到达待测点所用的双程时间； 。

18、通过浮点乘法器进行fp_x_idelta_sa 的计算， delta_sa为真实孔径长度的一半， 即方位向分辨率， 在第I+7个周期上升沿得到乘 法结果记为x_i_rl， 为待计算采样点到航路坐标原点的真实距离； 0017 S33， t_pix与航路到成像区域的最短垂直距离所用的双程时间Ts利用浮点加法器 进行求和， 在第I+10个周期上升沿得到波束从航路到达待计算点的垂直距离对应双程时间 t_R0_j； 将x_i_rl利用浮点乘法器进行平方操作， 在第I+10个周期上升沿得到x_i_sqr； 0018 S34， 将t_R0_j利用浮点乘法器与c/2对应的单精度浮点值进行相乘， c为波速， 在。

19、 第I+13个周期上升沿得到波束从航路到达待计算点的单程垂直距离R0_j； 将x_i_sqr利用 移位寄存器进行移位， 使之在第I+16个周期上升沿输出， 得到x_i_sqr_dly， 用于对齐数据； 0019 S35， 将R0_j利用浮点乘法器进行平方操作， 在第I+16个周期上升沿得到结果R0_ j_sqr； 0020 S36， 将x_i_sqr_dly与R0_j_sqr利用浮点加法器进行相加， 在第I+19个周期上升 沿得到待计算点到坐标原点的单程斜距的平方R_sqr； 0021 S37， 将R_sqr利用浮点开方器进行开方操作， 在第I+29个周期上升沿得到待计算 点到坐标原点的单程斜。

20、距R； 0022 S38， 将R利用浮点乘法器与2/c对应的单精度浮点值进行相乘， 在第I+32个周期上 升沿得到换能器收到待计算点的回波所使用的双程延时时间td； 0023 S39， 将td利用浮点减法器减去航路到成像区域的最短垂直距离所用的双程时间 说明书 2/5 页 5 CN 109884607 A 5 Ts对应的单精度浮点值， 在第I+35个周期上升沿得到Tr； 0024 S310， 将Tr利用浮点乘法器与采样频率fs对应的单精度浮点值相乘， 在第I+38个 周期上升沿得到待测点双程延时delay_pix； 0025 S311， 将delay_pix利用浮点-定点转换IP核进行浮点到定。

21、点数的转换， 并利用组 合逻辑实现delay_fixed-1操作， 在第I+40个周期上升沿得到待测点地址码dly_tb_d_1， 即 d-1。 0026 优选地， 所述S40包括以下步骤： 0027 S41， 利用S20中cnt_i与cnt_k的值形成组合逻辑电路计算值cnt_k-cnt_i； 0028 S42， 利用移位寄存器将cnt_k-cnt_i进行移位， 在第I+40个周期上升沿， 取得与地 址码dly_tb_d_1同步输出的地址码dly_tb_k_i， 即k-i。 0029 本发明的有益效果如下： 0030 本发明采用3*16路并行生成合成孔径算法的地址码， 使得地址码的生成速度大。

22、幅 提高， 使得传统的顺序执行的合成孔径方法所需的时间被大幅缩短， 大大节省了合成孔径 算法所需的处理时间。 附图说明 0031 图1为本发明实施例的基于FPGA的合成孔径地址码生成方法的算法流程图； 0032 图2为本发明实施例的基于FPGA的合成孔径地址码生成方法的时钟图。 具体实施方式 0033 为了使本发明的目的、 技术方案及优点更加清楚明白， 以下结合附图及实施例， 对 本发明进行进一步详细说明。 应当理解， 此处所描述的具体实施例仅仅用以解释本发明， 并 不用于限定本发明。 0034 相反， 本发明涵盖任何由权利要求定义的在本发明的精髓和范围上做的替代、 修 改、 等效方法以及方案。

23、。 进一步， 为了使公众对本发明有更好的了解， 在下文对本发明的细 节描述中， 详尽描述了一些特定的细节部分。 对本领域技术人员来说没有这些细节部分的 描述也可以完全理解本发明。 0035 参见图1-2， 为本发明实施例的本发明的技术方案为基于FPGA的合成孔径地址码 生成方法的算法流程图和时钟图， 包括以下步骤： 0036 S10， 将地址码的生成利用FPGA并行特性分为16路， 将孔径处理两侧不足孔径长度 的图像与中间足够孔径长度的图像进行分别处理， 形成三个大路， 3*16个小路的高速并行 处理结构； 0037 S20， 孔径处理的合成宽度计数， 三个大路中的计数器cnt_i， cnt_。

24、j， cnt_k， 分别进 行不同的嵌套计数： 第一路中， cnt_i循环从cnt_k计数至0； cnt_j从0计数至DIS_LINE/16， 为16路行数进行计数， 其中cnt_j在cnt_i每完成一轮循环时改变一次； cnt_k从0计数至AL- 1， 其中cnt_k在cnt_j每完成一轮循环时改变一次， 对图像在完整孔径的部分之前不足孔径 长度AL的孔径累加进行计数； 第二路中， cnt_i循环从AL-1计数至0； cnt_j从0计数至DIS_ LINE/16， 其中cnt_j在cnt_i每完成一轮循环时改变一次； cnt_k从AL计数至DIS_DOOR-AL- 1， 其中cnt_k在cn。

25、t_j每完成一轮循环时改变一次， 对图像落于完整孔径大小的部分进行孔 说明书 3/5 页 6 CN 109884607 A 6 径累加计数； 第三路中， cnt_i循环从DIS_DOOR-cnt_k-1计数至0； cnt_j从0计数至DIS_ LINE/16， 其中cnt_j在cnt_i每完成一轮循环时改变一次； cnt_k从DIS_DOOR-AL计数至DIS_ DOOR-1， 其中cnt_k在cnt_j每完成一轮循环时改变一次， 其中， 三个大路计数器中的cnt_i 每完成一轮循环， 即cnt_i0时， 将各自的refresh_flag置为高电平一个周期， 给出一个刷 新信号， 用于孔径处理。

26、， 对图像在完整孔径的部分之后不足孔径长度AL的孔径累加进行计 数， DIS_LINE为距离线对应行， DIS_DOOR为距离门对应列， AL为孔径长度点数； 0038 S30， 生成地址码d-1； 0039 S40， 生成地址码k-i。 0040 具体实施例中， S30包括以下步骤： 0041 S31， 参见图1中第二行和图2时钟图的第一列与第二列， 根据输入路数rd_num， 使 用组合逻辑电路在cnt_j上加上(rd_num-1)(DIS_LINE/16)得到16路中某一路中的待计 算点与图像边缘的像素距离， 利用定点-浮点转换IP核， 将其转换为32位单精度浮点数， 若 在输入数据时为。

27、第I个周期， 那么在第I+4个周期上升沿可以获得对应值R0_j_pix； 参见图1 中第三行， 使用组合逻辑实现cnt_i-AL/2-1的计算， 得到结果， 记为x_i， 并利用定点-浮点 转换IP核将其转换为32位单精度浮点数， 在第I+4个周期上升沿获得结果， 记为fp_x_i； 0042 S32， 参见图1中第二行和图2时钟图的第三列， 通过浮点乘法器进行R0_j_pix1/ fs的计算， 其中1/fs为采样频率的倒数， 即采样周期对应的32位单精度浮点值， 在第I+7个 周期上升沿得到乘法结果， 记为t_pix， 为波束从待测图像边缘到达待测点所用的双程时 间； 参见图1中第三行通过浮。

28、点乘法器进行fp_x_idelta_sa的计算， delta_sa为真实孔径 长度的一半， 即方位向分辨率， 在第I+7个周期上升沿得到乘法结果记为x_i_rl， 为待计算 采样点到航路坐标原点的真实距离； 0043 S33， 参见图1中第二行和图2时钟图的第四列， t_pix与航路到成像区域的最短垂 直距离所用的双程时间Ts利用浮点加法器进行求和， 在第I+10个周期上升沿得到波束从航 路到达待计算点的垂直距离对应双程时间t_R0_j； 参见图1中第三行， 将x_i_rl利用浮点乘 法器进行平方操作， 在第I+10个周期上升沿得到x_i_sqr； 0044 S34， 参见图1中第二行和图2时。

29、钟图的第五列， 将t_R0_j利用浮点乘法器与c/2对 应的单精度浮点值进行相乘， c为波速， 在第I+13个周期上升沿得到波束从航路到达待计算 点的单程垂直距离R0_j； 参见图1中第三行和图2时钟图的第六列， 将x_i_sqr利用移位寄存 器进行移位， 使之在第I+16个周期上升沿输出， 得到x_i_sqr_dly， 用于对齐数据； 0045 S35， 参见图1中第二行和图2时钟图的第六列， 将R0_j利用浮点乘法器进行平方操 作， 在第I+16个周期上升沿得到结果R0_j_sqr； 0046 S36， 参见图1中第一行和第二行和图2时钟图的第七列， 将x_i_sqr_dly与R0_j_ 。

30、sqr利用浮点加法器进行相加， 在第I+19个周期上升沿得到待计算点到坐标原点的单程斜 距的平方R_sqr； 0047 S37， 参见图1中第四行和图2时钟图的第八列， 将R_sqr利用浮点开方器进行开方 操作， 在第I+29个周期上升沿得到待计算点到坐标原点的单程斜距R； 0048 S38， 参见图1中第四行和图2时钟图的第九列， 将R利用浮点乘法器与2/c对应的单 精度浮点值进行相乘， 在第I+32个周期上升沿得到换能器收到待计算点的回波所使用的双 程延时时间td； 说明书 4/5 页 7 CN 109884607 A 7 0049 S39， 参见图1中第四行和图2时钟图的第十列， 将td。

31、利用浮点减法器减去航路到成 像区域的最短垂直距离所用的双程时间Ts对应的单精度浮点值， 在第I+35个周期上升沿得 到Tr； 0050 S310， 参见图1中第四行和图2时钟图的第十一列， 将Tr利用浮点乘法器与采样频 率fs对应的单精度浮点值相乘， 在第I+38个周期上升沿得到待测点双程延时delay_pix； 0051 S311， 参见图1中第四行和图2时钟图的第十二列， 将delay_pix利用浮点-定点转 换IP核进行浮点到定点数的转换， 并利用组合逻辑实现delay_fixed-1操作， 在第I+40个周 期上升沿得到待测点地址码dly_tb_d_1， 即d-1。 0052 优选地，。

32、 所述S40包括以下步骤： 0053 S41， 参见图1中第一行， 利用S20中cnt_i与cnt_k的值形成组合逻辑电路计算值 cnt_k-cnt_i； 0054 S42， 参见图1中第四行和图2时钟图的第十二列至十四列， 利用移位寄存器将cnt_ k-cnt_i进行移位， 在第I+40个周期上升沿， 取得与地址码dly_tb_d_1同步输出的地址码 dly_tb_k_i， 即k-i。 0055 以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本发明的精 神和原则之内所作的任何修改、 等同替换和改进等， 均应包含在本发明的保护范围之内。 说明书 5/5 页 8 CN 109884607 A 8 图1 说明书附图 1/2 页 9 CN 109884607 A 9 图2 说明书附图 2/2 页 10 CN 109884607 A 10 。