电子元器件兼容封装方法及系统.pdf

《电子元器件兼容封装方法及系统.pdf》由会员分享，可在线阅读，更多相关《电子元器件兼容封装方法及系统.pdf（15页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910215437.X (22)申请日 2019.03.21 (71)申请人 清能德创电气技术 （北京） 有限公司 地址 100000 北京市丰台区科技园外环西 路26号院15号楼北栋 (72)发明人 张振楠刘波汤小平 (74)专利代理机构 北京高沃律师事务所 11569 代理人 杜阳阳 (51)Int.Cl. H05K 3/28(2006.01) H05K 3/00(2006.01) (54)发明名称 一种电子元器件兼容封装方法及系统 (57)摘要 本发明公开了一种电子元。

2、器件兼容封装方 法及系统。 该方法包括： 获取待兼容封装电子器 件组中每个器件的逻辑封装图和PCB封装图； 确 定每个器件中引脚的位置、 引脚的开孔尺寸、 引 脚的功能和各引脚之间的距离； 确定所有器件的 共用引脚； 依据共用引脚和每个器件的逻辑封装 图， 确定待兼容封装电子器件组的逻辑封装图； 以确定开孔尺寸后的共用引脚为基准， 依据每个 器件中各引脚之间的距离以及引脚的位置， 并绘 制封装的丝印， 得到待兼容封装电子器件组的 PCB封装图； 将待兼容封装电子器件组的逻辑封 装图和对应的PCB封装图进行关联， 得到待兼容 封装电子器件组的兼容封装图。 本发明能够实现 在同一块PCB板上使用同。

3、一个封装来焊接多种可 替代物料。 权利要求书2页 说明书7页 附图5页 CN 109905975 A 2019.06.18 CN 109905975 A 1.一种电子元器件兼容封装方法， 其特征在于， 包括： 获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图； 所述待兼容封装 电子器件组包括多个功能相同且型号不同的器件； 依据所述逻辑封装图和所述PCB封装图， 确定对应器件的参数信息； 所述参数信息包括 器件中引脚的位置、 引脚的开孔尺寸、 引脚的功能和各引脚之间的距离； 依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的共用引脚； 依据所述共用引脚和每个器件的逻辑封装。

4、图， 确定待兼容封装电子器件组的逻辑封装 图； 确定所述共用引脚的开孔尺寸； 以确定开孔尺寸后的共用引脚为基准， 依据每个器件中各引脚之间的距离以及引脚的 位置， 确定待兼容封装电子器件组的初始PCB封装图； 依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚的序号； 对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容封装电子器件组的PCB封 装图； 将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组的PCB封装图进行关 联， 得到待兼容封装电子器件组的兼容封装图。 2.根据权利要求1所述的一种电子元器件兼容封装方法， 其特征在于， 所述依据所有器 件的参数信息确定所述待。

5、兼容封装电子器件组中所有器件的共用引脚， 具体包括： 比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相同； 若所述待兼容封装电子器件组中所有器件引脚的位置都不相同， 则将线圈的一端确定 为共用引脚； 若所述待兼容封装电子器件组中存在不同的器件具有相同的引脚位置， 且相同的引脚 位置具有相同的功能， 则将不同的器件具有的相同的引脚位置确定为共用引脚。 3.根据权利要求1所述的一种电子元器件兼容封装方法， 其特征在于， 所述确定所述共 用引脚的开孔尺寸， 具体包括： 确定待兼容封装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸； 选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。。

6、 4.根据权利要求1所述的一种电子元器件兼容封装方法， 其特征在于， 所述对确定引脚 的序号后的初始PCB封装图绘制丝印， 得到待兼容封装电子器件组的PCB封装图， 具体包括： 获取待兼容封装电子器件组中每个器件的尺寸大小； 依据各器件的尺寸大小， 对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容 封装电子器件组的PCB封装图。 5.一种电子元器件兼容封装系统， 其特征在于， 包括： 获取模块， 用于获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图； 所 述待兼容封装电子器件组包括多个功能相同且型号不同的器件； 参数确定模块， 用于依据所述逻辑封装图和所述PCB封装图， 。

7、确定对应器件的参数信 息； 所述参数信息包括器件中引脚的位置、 引脚的开孔尺寸、 引脚的功能和各引脚之间的距 离； 共用引脚确定模块， 用于依据所有器件的参数信息确定所述待兼容封装电子器件组中 权利要求书 1/2 页 2 CN 109905975 A 2 所有器件的共用引脚； 第一封装模块， 用于依据所述共用引脚和每个器件的逻辑封装图， 确定待兼容封装电 子器件组的逻辑封装图； 尺寸确定模块， 用于确定所述共用引脚的开孔尺寸； 第二封装模块， 用于以确定开孔尺寸后的共用引脚为基准， 依据每个器件中各引脚之 间的距离以及引脚的位置， 确定待兼容封装电子器件组的初始PCB封装图； 序号确定模块， 。

8、用于依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚 的序号； 第三封装模块， 用于对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容封装 电子器件组的PCB封装图； 兼容封装模块， 用于将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组 的PCB封装图进行关联， 得到待兼容封装电子器件组的兼容封装图。 6.根据权利要求5所述的一种电子元器件兼容封装系统， 其特征在于， 所述共用引脚确 定模块， 具体包括： 比较单元， 用于比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相 同； 引脚确定单元， 用于若所述待兼容封装电子器件组中所有器件引脚的位置都不相同， 则将。

9、线圈的一端确定为共用引脚； 若所述待兼容封装电子器件组中存在不同的器件具有相 同的引脚位置， 且相同的引脚位置具有相同的功能， 则将不同的器件具有的相同的引脚位 置确定为共用引脚。 7.根据权利要求5所述的一种电子元器件兼容封装系统， 其特征在于， 所述尺寸确定模 块， 具体包括： 第一尺寸确定单元， 确定待兼容封装电子器件组中每个器件对应的共用引脚位置的引 脚开孔尺寸； 选取单元， 用于选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。 8.根据权利要求5所述的一种电子元器件兼容封装系统， 其特征在于， 所述第三封装模 块， 具体包括： 器件尺寸确定单元， 用于获取待兼容封装电子器件组中每。

10、个器件的尺寸大小； 绘制丝印单元， 用于依据各器件的尺寸大小， 对确定引脚的序号后的初始PCB封装图绘 制丝印， 得到待兼容封装电子器件组的PCB封装图。 权利要求书 2/2 页 3 CN 109905975 A 3 一种电子元器件兼容封装方法及系统 技术领域 0001 本发明涉及器件封装技术领域， 特别是涉及一种电子元器件兼容封装方法及系 统。 背景技术 0002 电子元器件是电子设备的基础， 是保证设备可靠性的基本单元。 硬件设计的一般 步骤是先进行模块和器件的选型， 然后才是电路的搭建。 在一种新产品的硬件设计初期， 某 种电路功能可能不确定， 就会保留多种设计方案， 而在选择某种关键器。

11、件时也一样， 由于器 件本身具不同的生命周期， 有些可能面临停产， 因此， 至少要有两个品牌的型号可以互相替 代才能保证后期产品的可靠性。 因此， 设计者希望在一块空间紧凑的PCB板上既可焊接A品 牌的器件， 也可以焊接B品牌的器件。 0003 由于各家的器件封装大小或者引脚间距有差异(逻辑封装和其他技术参数都符合 要求)， 因此这类器件必须使用不同的PCB封装， 目前比较常用的方式就是将这两个器件的 封装同时放置在一块电路板上， 对于封装较小的表贴器件可以用这种方式， 但是如果是封 装较大的插装器件， 这种方式会增加PCB板的面积以及成本， 也会增加整个设备的结构尺寸 和成本。 发明内容 0。

12、004 基于此， 有必要提供一种电子元器件兼容封装方法及系统， 以实现在同一块PCB板 上使用同一个封装来焊接多种可替代物料。 0005 为实现上述目的， 本发明提供了如下方案： 0006 一种电子元器件兼容封装方法， 包括： 0007 获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图； 所述待兼容 封装电子器件组包括多个功能相同且型号不同的器件； 0008 依据所述逻辑封装图和所述PCB封装图， 确定对应器件的参数信息； 所述参数信息 包括器件中引脚的位置、 引脚的开孔尺寸、 引脚的功能和各引脚之间的距离； 0009 依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的。

13、共用引 脚； 0010 依据所述共用引脚和每个器件的逻辑封装图， 确定待兼容封装电子器件组的逻辑 封装图； 0011 确定所述共用引脚的开孔尺寸； 0012 以确定开孔尺寸后的共用引脚为基准， 依据每个器件中各引脚之间的距离以及引 脚的位置， 确定待兼容封装电子器件组的初始PCB封装图； 0013 依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚的序号； 0014 对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容封装电子器件组的 PCB封装图； 说明书 1/7 页 4 CN 109905975 A 4 0015 将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组的PC。

14、B封装图进 行关联， 得到待兼容封装电子器件组的兼容封装图。 0016 可选的， 所述依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器 件的共用引脚， 具体包括： 0017 比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相同； 0018 若所述待兼容封装电子器件组中所有器件引脚的位置都不相同， 则将线圈的一端 确定为共用引脚； 0019 若所述待兼容封装电子器件组中存在不同的器件具有相同的引脚位置， 且相同的 引脚位置具有相同的功能， 则将不同的器件具有的相同的引脚位置确定为共用引脚。 0020 可选的， 所述确定所述共用引脚的开孔尺寸， 具体包括： 0021 确定待兼容封。

15、装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸； 0022 选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。 0023 可选的， 所述对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容封装电 子器件组的PCB封装图， 具体包括： 0024 获取待兼容封装电子器件组中每个器件的尺寸大小； 0025 依据各器件的尺寸大小， 对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待 兼容封装电子器件组的PCB封装图。 0026 本发明还提供了一种电子元器件兼容封装系统， 包括： 0027 获取模块， 用于获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装 图； 所述待兼容封。

16、装电子器件组包括多个功能相同且型号不同的器件； 0028 参数确定模块， 用于依据所述逻辑封装图和所述PCB封装图， 确定对应器件的参数 信息； 所述参数信息包括器件中引脚的位置、 引脚的开孔尺寸、 引脚的功能和各引脚之间的 距离； 0029 共用引脚确定模块， 用于依据所有器件的参数信息确定所述待兼容封装电子器件 组中所有器件的共用引脚； 0030 第一封装模块， 用于依据所述共用引脚和每个器件的逻辑封装图， 确定待兼容封 装电子器件组的逻辑封装图； 0031 尺寸确定模块， 用于确定所述共用引脚的开孔尺寸； 0032 第二封装模块， 用于以确定开孔尺寸后的共用引脚为基准， 依据每个器件中各。

17、引 脚之间的距离以及引脚的位置， 确定待兼容封装电子器件组的初始PCB封装图； 0033 序号确定模块， 用于依据每个器件中引脚的功能确定所述初始PCB封装图中对应 引脚的序号； 0034 第三封装模块， 用于对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容 封装电子器件组的PCB封装图； 0035 兼容封装模块， 用于将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器 件组的PCB封装图进行关联， 得到待兼容封装电子器件组的兼容封装图。 0036 可选的， 所述共用引脚确定模块， 具体包括： 0037 比较单元， 用于比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不 相同。

18、； 说明书 2/7 页 5 CN 109905975 A 5 0038 引脚确定单元， 用于若所述待兼容封装电子器件组中所有器件引脚的位置都不相 同， 则将线圈的一端确定为共用引脚； 若所述待兼容封装电子器件组中存在不同的器件具 有相同的引脚位置， 且相同的引脚位置具有相同的功能， 则将不同的器件具有的相同的引 脚位置确定为共用引脚。 0039 可选的， 所述尺寸确定模块， 具体包括： 0040 第一尺寸确定单元， 确定待兼容封装电子器件组中每个器件对应的共用引脚位置 的引脚开孔尺寸； 0041 选取单元， 用于选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。 0042 可选的， 所述第三。

19、封装模块， 具体包括： 0043 器件尺寸确定单元， 用于获取待兼容封装电子器件组中每个器件的尺寸大小； 0044 绘制丝印单元， 用于依据各器件的尺寸大小， 对确定引脚的序号后的初始PCB封装 图绘制丝印， 得到待兼容封装电子器件组的PCB封装图。 0045 与现有技术相比， 本发明的有益效果是： 0046 本发明提出了一种电子元器件兼容封装方法及系统。 该方法包括： 获取待兼容封 装电子器件组中每个器件的逻辑封装图和PCB封装图； 确定每个器件中引脚的位置、 引脚的 开孔尺寸、 引脚的功能和各引脚之间的距离； 确定所有器件的共用引脚； 依据共用引脚和每 个器件的逻辑封装图， 确定待兼容封装。

20、电子器件组的逻辑封装图； 以确定开孔尺寸后的共 用引脚为基准， 依据每个器件中各引脚之间的距离以及引脚的位置， 并绘制封装的丝印， 得 到待兼容封装电子器件组的PCB封装图； 将待兼容封装电子器件组的逻辑封装图和对应的 PCB封装图进行关联， 得到待兼容封装电子器件组的兼容封装图。 本发明能够实现在同一块 PCB板上使用同一个封装来焊接多种可替代物料， 尤其适应于插装类器件的封装。 附图说明 0047 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例中所 需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本发明的一些实施 例， 对于本领域普通技术人员来讲， 。

21、在不付出创造性劳动性的前提下， 还可以根据这些附图 获得其他的附图。 0048 图1为本发明实施例1电子元器件兼容封装方法的流程图； 0049 图2为本发明实施例2继电器的逻辑封装图和PCB封装图； 0050 图3为本发明实施例2继电器组组的逻辑封装图； 0051 图4为本发明实施例2继电器组确定引脚的序号后的初始PCB封装图； 0052 图5为本发明实施例2继电器组的PCB封装图； 0053 图6为本发明实施例3整流桥的逻辑封装图和PCB封装图； 0054 图7为本发明实施例3整流桥的兼容封装图。 具体实施方式 0055 下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、。

22、 完 整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。 基于 本发明中的实施例， 本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 说明书 3/7 页 6 CN 109905975 A 6 实施例， 都属于本发明保护的范围。 0056 为使本发明的上述目的、 特征和优点能够更加明显易懂， 下面结合附图和具体实 施方式对本发明作进一步详细的说明。 0057 本发明的设计理念是将这多个不同电子元器件的封装合并， 逻辑封装和PCB封装 引脚尽量共用， PCB的引脚孔径按较大的尺寸设计， 封装整体尺寸尽量小， 两个器件的封装 在丝印上加以区分， 实现不同电。

23、子元器件的兼容封装。 这种兼容封装的设计理念适用于所 有的功能相同或相似的器件。 本发明对于某些必须有替代物料的关键器件， 无需在PCB板上 放置多个器件的封装， 使用这种方法制作兼容封装可以减小封装在PCB板上的面积， 也让原 理图和PCB的设计更加简单。 0058 实施例1： 0059 图1为本发明实施例1电子元器件兼容封装方法的流程图。 本实施例的电子元器件 兼容封装方法， 包括： 0060 步骤S1： 获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装图。 0061 所述待兼容封装电子器件组包括多个功能相同且型号不同的器件。 0062 步骤S2： 依据所述逻辑封装图和所述PCB。

24、封装图， 确定对应器件的参数信息； 所述 参数信息包括器件中引脚的位置、 引脚的开孔尺寸、 引脚的功能和各引脚之间的距离。 0063 步骤S3： 依据所有器件的参数信息确定所述待兼容封装电子器件组中所有器件的 共用引脚。 0064 所述步骤S3， 具体包括： 0065 31)比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不相同。 0066 32)若所述待兼容封装电子器件组中所有器件引脚的位置都不相同， 则将线圈的 一端确定为共用引脚。 0067 33)若所述待兼容封装电子器件组中存在不同的器件具有相同的引脚位置， 且相 同的引脚位置具有相同的功能， 则将不同的器件具有的相同的引脚位置确。

25、定为共用引脚。 0068 步骤S4： 依据所述共用引脚和每个器件的逻辑封装图， 确定待兼容封装电子器件 组的逻辑封装图。 0069 步骤S5： 确定所述共用引脚的开孔尺寸。 0070 所述步骤S5， 具体包括： 0071 确定待兼容封装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸； 选 取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。 0072 步骤S6： 以确定开孔尺寸后的共用引脚为基准， 依据每个器件中各引脚之间的距 离以及引脚的位置， 确定待兼容封装电子器件组的初始PCB封装图。 0073 步骤S7： 依据每个器件中引脚的功能确定所述初始PCB封装图中对应引脚的序号。 0074。

26、 步骤S8： 对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容封装电子器 件组的PCB封装图。 0075 所述步骤S8， 具体包括： 0076 获取待兼容封装电子器件组中每个器件的尺寸大小； 依据各器件的尺寸大小， 对 确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容封装电子器件组的PCB封装图。 0077 步骤S9： 将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器件组的PCB 说明书 4/7 页 7 CN 109905975 A 7 封装图进行关联， 得到待兼容封装电子器件组的兼容封装图。 0078 本实施的电子元器件兼容封装方法， 能够实现在同一块PCB板上使用同一。

27、个封装 来焊接多种可替代物料。 0079 实施例2： 0080 本实施例的待兼容封装电子器件组包括两个功能相同且型号不同的器件， 本实施 例将两个不同的封装合并， 设计理念为逻辑封装和PCB封装引脚尽量共用， PCB的引脚孔径 按较大的尺寸设计， 封装整体尺寸尽量小， 两个器件的封装在丝印上加以区分。 0081 本实施例的待兼容封装电子器件组包括继电器PCN-124D3MH和继电器PCJ- 124D3MH-303， 具体封装步骤为： 0082 第一步： 先根据器件资料考虑如何将PCB的兼容封装进行组合， 使其所占的空间最 小。 继电器PCN-124D3MH和继电器PCJ-124D3MH-303。

28、是互为替代的继电器， 通过查阅资料得 知， 这两个继电器的原理以及技术参数基本相同， 继电器PCN-124D3MH和继电器PCJ- 124D3MH-303的逻辑封装图如图2所示， 图2为本发明实施例2继电器的逻辑封装图和PCB封 装图， 其中图2中的(a)部分为继电器PCN-124D3MH的逻辑封装图， 图2中的(b)部分为继电器 PCJ-124D3MH-303的逻辑封装图， 图2中的(c)部分为继电器PCN-124D3MH的PCB封装图， 图2 中的(d)部分为继电器PCJ-124D3MH-303的PCB封装图。 由图2可知， PCB封装中各引脚的间距 和位置都不相同， 那么将线圈其中的一端。

29、作为共用引脚， 其他的引脚在互不干涉的前提下 组合在一起。 0083 第二步： 基于第一步的设计逻辑封装， 由于有一个共用引脚， 那么这个共用的引脚 只需画出一端， 其他非共用引脚分别画出， 如图3所示。 图3为本发明实施例2继电器组的逻 辑封装图。 0084 第三步： PCB封装以共用引脚A1/B1为参考基准， 其他引脚的位置按照资料中给出 的间距放置。 其中共用引脚的开孔以较大的孔为宜， 本实施例共用引脚的直径为0.9mm， 其 他非共用引脚的开孔尺寸以资料中推荐的尺寸制作即可。 还需注意要不同器件功能相同却 不能共用的引脚序号要进行区分， 例如器件K1的各引脚序号用A标识， 器件K2的各。

30、引脚序号 用B标识， 共用引脚为A1/B1， PCN-124D3MH的非共用引脚分别为A11和A14， PCJ-124D3MH-303 的非共用引脚分别为B11和B14， 即可得到继电器组的逻辑封装图， 继电器组确定引脚的序 号后的初始PCB封装图如图4所示。 图4为本发明实施例2继电器组确定引脚的序号后的初始 PCB封装图。 0085 第四步： 绘制封装的丝印， 器件尺寸较大者PCJ-124D3MH-303的丝印用实线， 尺寸 较小者PCN-124D3MH的丝印用虚线， 能共用的边尽量共用。 封装内部按照功能增加标识， 增 加图形的可读性， 继电器组的PCB封装图如图5所示。 图5为本发明实。

31、施例2继电器组的PCB封 装图。 0086 第五步： 将第二步中的继电器组的逻辑封装图与第四步中的继电器组的PCB封装 图关联后即得到了继电器组的兼容封装图。 0087 本实施例能够实现在同一块PCB板上使用同一个封装来焊接两种可替代物料。 对 于小型的表贴器件， 例如阻容电感类、 二三极管、 集成电路等， 这类物料的PCB封装有统一的 标准， 替代物料一般都可以共用一个标准封装。 而插装类器件， 这类器件对于封装的大小和 尺寸没有统一的标准， 每个厂家都有自己的封装形式， 导致替代物料的选择非常困难， 本实 说明书 5/7 页 8 CN 109905975 A 8 施例对于插装类器件很好地实。

32、现了兼容封装。 0088 实施例3： 0089 本实施例与实施例2不同之处在于， 待兼容封装电子器件组包括两个整流桥， 分别 为整流桥D45XT80和整流桥SGBJ5012。 图6为本发明实施例3整流桥的逻辑封装图和PCB封装 图， 其中图6中的(a)部分为整流桥D45XT80的逻辑封装图， 图6中的(b)部分为整流桥 SGBJ5012的逻辑封装图， 图6中的(c)部分为整流桥D45XT80的PCB封装图， 图6中的(d)部分 为整流桥SGBJ5012的PCB封装图。 按照实施例的五个步骤， 其中引脚2、 3、 4的功能以及相对 位置相同， 只是开孔尺寸不同， 那么这三个引脚可以共用并按照较大。

33、的尺寸设计， 而1和5引 脚以及定位孔按照各自的间距放置刚好不冲突， 合并后的兼容封装如下图7所示。 图7为本 发明实施例3整流桥的兼容封装图， 其中图7中的(a)部分为整流桥的逻辑封装图， 图7中的 (a)部分为整流桥的PCB封装图， 其中整流桥的PCB封装图中实线部分对应D45XT80， 虚线部 分对应SGBJ5012。 0090 实施例4： 0091 本实施提供了一种电子元器件兼容封装系统， 包括： 0092 获取模块， 用于获取待兼容封装电子器件组中每个器件的逻辑封装图和PCB封装 图； 所述待兼容封装电子器件组包括多个功能相同且型号不同的器件。 0093 参数确定模块， 用于依据所述。

34、逻辑封装图和所述PCB封装图， 确定对应器件的参数 信息； 所述参数信息包括器件中引脚的位置、 引脚的开孔尺寸、 引脚的功能和各引脚之间的 距离。 0094 共用引脚确定模块， 用于依据所有器件的参数信息确定所述待兼容封装电子器件 组中所有器件的共用引脚。 0095 第一封装模块， 用于依据所述共用引脚和每个器件的逻辑封装图， 确定待兼容封 装电子器件组的逻辑封装图。 0096 尺寸确定模块， 用于确定所述共用引脚的开孔尺寸。 0097 第二封装模块， 用于以确定开孔尺寸后的共用引脚为基准， 依据每个器件中各引 脚之间的距离以及引脚的位置， 确定待兼容封装电子器件组的初始PCB封装图。 009。

35、8 序号确定模块， 用于依据每个器件中引脚的功能确定所述初始PCB封装图中对应 引脚的序号。 0099 第三封装模块， 用于对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容 封装电子器件组的PCB封装图。 0100 兼容封装模块， 用于将待兼容封装电子器件组的逻辑封装图和待兼容封装电子器 件组的PCB封装图进行关联， 得到待兼容封装电子器件组的兼容封装图。 0101 作为一种可选的实施方式， 所述共用引脚确定模块， 具体包括： 0102 比较单元， 用于比较所述待兼容封装电子器件组中所有器件引脚的位置是否都不 相同； 引脚确定单元， 用于若所述待兼容封装电子器件组中所有器件引脚的位置。

36、都不相同， 则将线圈的一端确定为共用引脚； 若所述待兼容封装电子器件组中存在不同的器件具有相 同的引脚位置， 且相同的引脚位置具有相同的功能， 则将不同的器件具有的相同的引脚位 置确定为共用引脚。 0103 作为一种可选的实施方式， 所述尺寸确定模块， 具体包括： 第一尺寸确定单元， 确 说明书 6/7 页 9 CN 109905975 A 9 定待兼容封装电子器件组中每个器件对应的共用引脚位置的引脚开孔尺寸； 选取单元， 用 于选取所述引脚开孔尺寸的最大值作为共用引脚的开孔尺寸。 0104 作为一种可选的实施方式， 所述第三封装模块， 具体包括： 器件尺寸确定单元， 用 于获取待兼容封装电子。

37、器件组中每个器件的尺寸大小； 绘制丝印单元， 用于依据各器件的 尺寸大小， 对确定引脚的序号后的初始PCB封装图绘制丝印， 得到待兼容封装电子器件组的 PCB封装图。 0105 本实施的电子元器件兼容封装系统， 能够实现在同一块PCB板上使用同一个封装 来焊接多种可替代物料。 0106 本文中应用了具体个例对本发明的原理及实施方式进行了阐述， 以上实施例的说 明只是用于帮助理解本发明的方法及其核心思想； 同时， 对于本领域的一般技术人员， 依据 本发明的思想， 在具体实施方式及应用范围上均会有改变之处。 综上所述， 本说明书内容不 应理解为对本发明的限制。 说明书 7/7 页 10 CN 109905975 A 10 图1 说明书附图 1/5 页 11 CN 109905975 A 11 图2 图3 说明书附图 2/5 页 12 CN 109905975 A 12 图4 图5 说明书附图 3/5 页 13 CN 109905975 A 13 图6 说明书附图 4/5 页 14 CN 109905975 A 14 图7 说明书附图 5/5 页 15 CN 109905975 A 15 。