通过转移释放获取高密度纳米线阵列的方法.pdf

《通过转移释放获取高密度纳米线阵列的方法.pdf》由会员分享，可在线阅读，更多相关《通过转移释放获取高密度纳米线阵列的方法.pdf（9页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910191518.0 (22)申请日 2019.03.14 (71)申请人 南京大学 地址 210093 江苏省南京市栖霞区仙林大 道162号南京大学仙林校区 (72)发明人 余林蔚刘川吴琦王军转 (74)专利代理机构 南京瑞弘专利商标事务所 (普通合伙) 32249 代理人 唐绍焜 (51)Int.Cl. B82B 3/00(2006.01) B82Y 40/00(2011.01) H01L 29/06(2006.01) H01L 29/10(2006.01) (54)。

2、发明名称 一种通过转移释放获取高密度纳米线阵列 的方法 (57)摘要 本发明公开了一种通过转移释放获取高密 度纳米线阵列的方法， 通过将引导沟道侧壁生长 的纳米线阵列转移至预拉伸的柔性衬底， 释放衬 底时衬底回缩使得纳米线阵列间距减小， 通过多 次重复转移不断缩小纳米线阵列间距， 实现平面 高密度纳米线阵列的方法。 本发明提供了一种获 得高密度平面纳米线阵列的可靠方法， 基于转移 技术可将平面高密度纳米线阵列大面积转移至 任意衬底， 可广泛应用于半导体微纳电子器件， 尤其针对大面积电子(平板显示TFT应用)、 逻辑、 柔性/可穿戴电子和场效应生物化学传感器件。 权利要求书2页 说明书4页 附图。

3、2页 CN 109911847 A 2019.06.21 CN 109911847 A 1.一种通过转移释放获取高密度纳米线阵列的方法， 其特征在于： 包括步骤： 1)采用晶硅、 玻璃、 聚合物或者介质层覆盖的金属薄膜作为衬底， 利用薄膜淀积技术， 在其上淀积介质层； 2)利用光刻、 电子束刻蚀或者掩模板技术定义引导台阶， 再用刻蚀技术刻蚀介质层形 成引导沟道； 3)利用金属淀积工艺在引导沟道一端淀积金属催化层， 作为纳米线的生长起点位置； 在还原性气体等离子体作用下， 在高于金属熔点的温度进行处理， 使所述金属催化层转变 成为分离的金属纳米颗粒； 4)将温度降低到金属催化颗粒熔点以下， 通过。

4、PECVD， CVD或者PVD沉积技术， 在经过所 述步骤3)处理的样品表面覆盖若干层与所需要生长纳米线成分相对应的非晶薄膜前驱体 层； 5)将温度提高到300-500度， 使得所述金属纳米颗粒重新熔化， 并开始在前端吸收所述 非晶薄膜前驱体层的非晶硅， 而在后端生长淀积出晶态的硅纳米线结构， 所述硅纳米线平 行生长于所述引导沟道的坡面之上， 获得平行排布生长于引导沟道的硅纳米线阵列； 6)在PECVD腔体中选择性刻蚀去除剩余的非晶硅层； 7)在生长硅纳米线阵列的基底上直接旋涂高分子聚合物树脂胶体材料或直接覆盖固 化后的高分子聚合物树脂胶体材料， 将所述硅纳米线阵列转移至所述胶体材料上； 8)。

5、利用胶体材料将所述硅纳米线阵列转移至预拉伸的柔性衬底上， 释放预拉伸柔性衬 底， 衬底回缩恢复至原始状态， 重复本步骤， 获得所需硅纳米线间距的高密度硅纳米线阵 列。 2.根据权利要求1所述的通过转移释放获取高密度纳米线阵列的方法， 其特征在于： 所 述步骤2)中， 在刻蚀过程中使用C4F8、 CF4、 SF6或其混合气体进行刻蚀。 3.根据权利要求1所述的通过转移释放获取高密度纳米线阵列的方法， 其特征在于： 所 述金属催化层的厚度为2060nm。 4.根据权利要求1所述的通过转移释放获取高密度纳米线阵列的方法， 其特征在于： 所 述步骤3)中， 所述金属催化层的材料为铟、 锡、 镓、 铋、。

6、 金、 铜、 镍、 钛、 银、 铅或其合金。 5.根据权利要求1所述的通过转移释放获取高密度纳米线阵列的方法， 其特征在于： 所 述步骤3)中， 所述金属纳米颗粒的直径在101000nm范围内。 6.根据权利要求1所述的通过转移释放获取高密度纳米线阵列的方法， 其特征在于： 所 述步骤3)中， 将所述金属催化层的材料为铟， 将样品装入PECVD腔体， 在250度条件下进行氢 气等离子体处理， 使覆盖在所述引导沟道一端的催化金属层转变成为分离铟纳米颗粒， 所 述分离铟纳米颗粒直径为200nm。 7.根据权利要求1所述的通过转移释放获取高密度纳米线阵列的方法， 其特征在于： 所 述步骤4)中， 前。

7、驱体层为非晶硅a-Si、 非晶锗a-Ge、 非晶碳a-C、 或者其中的非晶合金层、 或 者其中的异质叠层。 8.根据权利要求1所述的通过转移释放获取高密度纳米线阵列的方法， 其特征在于： 所 述步骤4)中， 将温度降低到100160度， 在PECVD腔体中表面覆盖一层厚度为20100nm的 非晶硅薄膜前驱体层。 9.根据权利要求1所述的通过转移释放获取高密度纳米线阵列的方法， 其特征在于： 所 权利要求书 1/2 页 2 CN 109911847 A 2 述步骤5)中， 相邻的硅纳米线的间距由所述引导沟道的间隔决定。 10.根据权利要求1所述的通过转移释放获取高密度纳米线阵列的方法， 其特征在。

8、于： 所述步骤7)中， 所述高分子聚合物树脂胶体材料为聚甲基丙烯酸甲酯、 聚氯乙烯或聚乙烯 醇。 权利要求书 2/2 页 3 CN 109911847 A 3 一种通过转移释放获取高密度纳米线阵列的方法 技术领域 0001 本发明涉及半导体纳米线领域， 尤其涉及一种通过转移释放获取高密度纳米线阵 列的方法。 背景技术 0002 晶硅或相关半导体纳米线(Nanowire)是开发新一代高性能微纳电子逻辑、 传感和 显示应用的关键构建单元。 基于自上而下的电子束直写(EBL)技术制备直径在10100nm范 围的纳米线结构， 已经验证各种新型纳米线功能器件的优异特性， 但由于其制备成本及其 昂贵、 产。

9、量低等因素， 一直以来都难以得到规模化应用。 相比之下， 通过纳米金属液滴催化 的自下而上的自组装(Self-assembly)纳米线生长， 可以大批量制备直径在百纳米以下的 晶态硅、 锗和各种合金半导体纳米线。 然而， 通常采用的气-液-固(VLS)生长模式所制备的 纳米线多为竖直随机阵列， 难以直接在目前的平面电子工艺中实现可靠且低成本的定位集 成。 发明内容 0003 发明目的： 针对上述问题， 本发明提出了一种利用转移释放工艺， 将生长于光刻定 义的台阶边缘的纳米线阵列。 0004 技术方案： 0005 一种通过转移释放获取高密度纳米线阵列的方法， 包括步骤： 0006 1)采用晶硅、。

10、 玻璃、 聚合物或者介质层覆盖的金属薄膜作为衬底， 利用薄膜淀积技 术， 在其上淀积介质层； 0007 2)利用光刻、 电子束刻蚀或者掩模板技术定义引导台阶， 再用刻蚀技术刻蚀介质 层形成引导沟道； 0008 3)利用金属淀积工艺在引导沟道一端淀积金属催化层， 作为纳米线的生长起点位 置； 在还原性气体等离子体作用下， 在高于金属熔点的温度进行处理， 使所述金属催化层转 变成为分离的金属纳米颗粒； 0009 4)将温度降低到金属催化颗粒熔点以下， 通过PECVD， CVD或者PVD沉积技术， 在经 过所述步骤3)处理的样品表面覆盖若干层与所需要生长纳米线成分相对应的非晶薄膜前 驱体层； 001。

11、0 5)将温度提高到300-500度， 使得所述金属纳米颗粒重新熔化， 并开始在前端吸收 所述非晶薄膜前驱体层的非晶硅， 而在后端生长淀积出晶态的硅纳米线结构， 所述硅纳米 线平行生长于所述引导沟道的坡面之上， 获得平行排布生长于引导沟道的硅纳米线阵列； 0011 6)在PECVD腔体中选择性刻蚀去除剩余的非晶硅层； 0012 7)在生长硅纳米线阵列的基底上直接旋涂高分子聚合物树脂胶体材料或直接覆 盖固化后的高分子聚合物树脂胶体材料， 将所述硅纳米线阵列转移至所述胶体材料上； 0013 8)利用胶体材料将所述硅纳米线阵列转移至预拉伸的柔性衬底上， 释放预拉伸柔 说明书 1/4 页 4 CN 1。

12、09911847 A 4 性衬底， 衬底回缩恢复至原始状态， 重复本步骤， 获得所需硅纳米线间距的高密度硅纳米线 阵列。 0014 所述步骤2)中， 在刻蚀过程中使用C4F8、 CF4、 SF6或其混合气体进行刻蚀。 0015 所述金属催化层的厚度为2060nm。 0016 所述步骤3)中， 所述金属催化层的材料为铟、 锡、 镓、 铋、 金、 铜、 镍、 钛、 银、 铅或其 合金。 0017 所述步骤3)中， 所述金属纳米颗粒的直径在101000nm范围内。 0018 所述步骤3)中， 将所述金属催化层的材料为铟， 将样品装入PECVD腔体， 在250度条 件下进行氢气等离子体处理， 使覆盖在。

13、所述引导沟道一端的催化金属层转变成为分离铟纳 米颗粒， 所述分离铟纳米颗粒直径为200nm。 0019 所述步骤4)中， 前驱体层为非晶硅a-Si、 非晶锗a-Ge、 非晶碳a-C、 或者其中的非晶 合金层、 或者其中的异质叠层。 0020 所述步骤4)中， 将温度降低到100160度， 在PECVD腔体中表面覆盖一层厚度为20 100nm的非晶硅薄膜前驱体层。 0021 所述步骤5)中， 相邻的硅纳米线的间距由所述引导沟道的间隔决定。 0022 所述步骤7)中， 所述高分子聚合物树脂胶体材料为聚甲基丙烯酸甲酯、 聚氯乙烯 或聚乙烯醇。 0023 有益效果： 1)解决了平面固液固(IPSLS)。

14、台阶引导生长半导体纳米线沟道集成密 度不高(及其带来的器件应用中驱动电流受限)的关键问题； 2)利用转移技术将纳米线阵列 转移至预拉伸柔性衬底， 回缩预拉伸柔性衬底可以将纳米线的集成密度大幅提高， 并且此 技术完全兼容大面积薄膜电子器件的基本工艺， 不必引入额外的高精度光刻技术。 3)与此 同时， 由于纳米线可以高密度集成定位于任意平面衬底， 为开拓新一代的集成柔性微纳电 子器件提供了一种关键的实现技术， 并且实现工艺可扩展、 低成本； 4)高密度的平面纳米线 阵列制备器件可以获得非常高的沟道电流驱动能力， 这对于实现平板显示所需要的高性能 薄膜晶体管(TFT)尤为重要。 基于此技术， 纳米线。

15、阵列有望在更小的TFT器件空间内满足实 现新型AMOLED显示所需要的驱动电流。 这对于建立新一代平面纳米线TFT平板显示技术， 既 以高世代非晶硅技术为基础实现高性能(迁移率、 稳定特性和开口率等)驱动电流， 意义尤 其重大。 5)另外， 此技术还有望帮助实现集成度更高的大面积逻辑电路， 开发或优化新一代 显示、 传感和信息器件应用。 附图说明 0024 图1是本发明流程图。 0025 图2是本发明通过转移释放实现高密度纳米线阵列的方法的制备流程示意图。 具体实施方式 0026 下面结合附图和具体实施例， 进一步阐明本发明。 0027 如图1所示， 本发明通过转移释放实现高密度纳米线阵列的方。

16、法利用胶体材料将 沟道侧壁生长的纳米线阵列转移至预拉伸柔性衬底， 释放衬底回缩使纳米线间距减小， 可 用于将制备的高密度纳米线阵列转移至任意衬底制备器件， 其制备过程可包括以下步骤： 说明书 2/4 页 5 CN 109911847 A 5 0028 1)采用晶硅、 玻璃、 聚合物或者介质层覆盖的金属薄膜作为衬底， 利用一种或多种 薄膜淀积技术， 在其上淀积介质层(如非晶氧化硅SiO2， 氮化硅SiNx等)； 0029 2)利用光刻、 电子束刻蚀或者掩模板技术定义引导沟道位置， 再用电感耦合等离 子体(ICP)刻蚀或者反应离子体刻蚀(RIE)技术刻蚀介质层形成引导沟道； 刻蚀过程中可使 用C4。

17、F8、 CF4、 SF6(或其混合气体)等具有不同陡直特性和表面钝化特性的反应气体进行刻 蚀， 以形成坡面侧壁； 0030 3)利用光刻定位、 蒸发或者溅射工艺等金属淀积工艺， 在引导沟道一端淀积金属 催化层(厚度2060nm)， 作为纳米线的生长起点位置； 在本发明中， 所述金属催化层的材料 为铟、 锡、 镓、 铋、 金、 铜、 镍、 钛、 银、 铅或其合金。 在还原性气体(氢气等)等离子体作用下， 在 高于金属熔点的温度进行处理， 使覆盖在侧壁坡面引导沟道上的催化金属层转变成为分离 的金属纳米颗粒； 且通过控制其处理时间、 温度、 功率和气压参数， 将坡面上的金属纳米颗 粒的直径控制在10。

18、1000nm范围内； 0031 在本发明中， 样品装入PECVD腔体， 在在250度进行氢气等离子体处理， 使覆盖在侧 壁坡面引导沟道上的催化金属层转变成为分离铟纳米颗粒， 直径在200nm左右； 0032 4)将温度降低到金属催化颗粒熔点以下， 通过PECVD， CVD或者PVD沉积技术， 在表 面覆盖一层或多层， 与所需要生长纳米线成分相对应的非晶薄膜前驱体层； 前驱体层可以 为非晶硅a-Si、 非晶锗a-Ge、 非晶碳a-C或者其中的非晶合金层， 以及异质叠层(如a-Ge/a- Si)结构； 在本发明中， 将温度降低到100160度， 在PECVD系统中表面覆盖一层非晶硅薄膜 (2010。

19、0nm)前驱体层； 0033 5)将温度提高到300-500度， 以使得纳米铟颗粒重新熔化， 并开始在前端吸收非晶 硅， 而在后端生长淀积出晶态的硅纳米线结构， 借助坡面侧壁上形成的多级台阶结构作为 引导沟道， 纳米线将平行生长与坡面之上， 顺延引导坡面整体走向， 可以获得平行排布生长 于引导沟道侧壁的纳米线阵列； 在本发明中， 相邻纳米线的间距由台阶间隔决定， 可利用叠 层膜厚精确调控在几纳米到几百纳米之间； 0034 6)通过氢气等离子体或者相应的ICP、 RIE在PECVD腔体中进行选择性刻蚀去除剩 余的非晶硅层； 0035 7)在生长纳米线的基底上直接旋涂高分子聚合物树脂胶体材料， 例。

20、如聚甲基丙烯 酸甲酯(PMMA)或聚氯乙烯(PVC)或聚乙烯醇(PVA)， 或直接覆盖固化后的高分子聚合物树脂 胶体材料， 可将纳米线转移至胶体材料上。 0036 8)利用胶体材料将纳米线阵列转移至预拉伸的柔性衬底(如聚二甲基硅氧烷 PDMS)上， 并保证衬底的预拉伸方向与纳米线生长方向垂直， 释放预拉伸柔性衬底， 衬底回 缩恢复至原始状态， 其上的纳米线阵列间距也随之缩小； 通过多次重复此步骤， 可将纳米线 阵列间距不断缩小， 获得所需纳米线间距的高密度硅纳米线阵列， 最后通过压印技术将高 密度纳米线阵列直接转移至有氧化层的硅衬底， 制备平面高密度纳米线阵列场效应晶体 管。 在本发明中， 将。

21、衬底拉伸50， 回缩后纳米线间距将缩短一半。 初始纳米线间距为2微 米， 也就是重复一次衬底拉伸50-放置纳米线-回缩衬底的完整步骤， 纳米线间距将缩短 至1微米。 将这个间距变成1微米的纳米线阵列再转移到另一个预拉伸了50的衬底上， 那 么衬底回缩后， 纳米线间距将减小到500纳米， 所以如果要得到间距20纳米的阵列的话， 理 论上是重复8次。 说明书 3/4 页 6 CN 109911847 A 6 0037 以上详细描述了本发明的优选实施方式， 但是本发明并不限于上述实施方式中的 具体细节， 在本发明的技术构思范围内， 可以对本发明的技术方案进行多种等同变换(如数 量、 形状、 位置等)， 这些等同变换均属于本发明的保护。 说明书 4/4 页 7 CN 109911847 A 7 图1 说明书附图 1/2 页 8 CN 109911847 A 8 图2 说明书附图 2/2 页 9 CN 109911847 A 9 。