显示面板、显示装置及驱动方法.pdf

《显示面板、显示装置及驱动方法.pdf》由会员分享，可在线阅读，更多相关《显示面板、显示装置及驱动方法.pdf（52页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910151531.3 (22)申请日 2019.02.28 (71)申请人 合肥京东方卓印科技有限公司 地址 230012 安徽省合肥市新站区新站工 业物流园内A组团E区宿舍楼15幢 申请人 京东方科技集团股份有限公司 (72)发明人 冯雪欢李永谦 (74)专利代理机构 北京市柳沈律师事务所 11105 代理人 彭久云 (51)Int.Cl. G09G 3/3266(2016.01) G09G 3/3225(2016.01) (54)发明名称 显示面板、 显示装置及驱动方。

2、法 (57)摘要 一种显示面板、 显示装置及驱动方法。 该显 示面板包括呈阵列排布的多个子像素单元以及 栅极驱动电路， 该阵列包括N行； 栅极驱动电路包 括多个级联的移位寄存器单元和N+1个依次排列 的输出端， 该多个级联的移位寄存器单元的每个 被配置为输出驱动该阵列的N行中至少两行子像 素单元工作的栅极扫描信号； 第n行子像素单元 的像素驱动电路和栅极驱动电路的第n个输出端 连接以接收栅极扫描信号并作为扫描驱动信号， 第n行子像素单元的感测电路和栅极驱动电路的 第n+1个输出端连接以接收栅极扫描信号并作为 感测驱动信号； 1nN， N为大于等于2的整数。 采用该显示面板的显示装置可以实现窄边。

3、框设 计。 权利要求书5页 说明书29页 附图17页 CN 109935212 A 2019.06.25 CN 109935212 A 1.一种显示面板， 包括呈阵列排布的多个子像素单元以及栅极驱动电路， 所述阵列包 括N行； 其中， 所述多个子像素单元中的每一个子像素单元包括发光单元、 用于驱动所述发光单元进 行发光的像素驱动电路以及用于对所述像素驱动电路进行感测的感测电路； 所述栅极驱动电路包括多个级联的移位寄存器单元和N+1个依次排列的输出端， 所述 多个级联的移位寄存器单元的每个被配置为输出驱动所述阵列的N行中的至少两行子像素 单元工作的栅极扫描信号； 其中， 第n行子像素单元的像素驱。

4、动电路和所述栅极驱动电路的第n个输出端连接以接 收所述栅极扫描信号并作为扫描驱动信号， 所述第n行子像素单元的感测电路和所述栅极 驱动电路的第n+1个输出端连接以接收所述栅极扫描信号并作为感测驱动信号； 其中， 1nN， N为大于等于2的整数。 2.根据权利要求1所述的显示面板， 其中， 所述多个级联的移位寄存器单元的每个被配 置为输出驱动所述阵列的N行中的两行子像素单元工作的栅极扫描信号； 其中， 第x级移位寄存器单元包括分别作为所述N+1个依次排列的输出端中的第2x-1个 输出端和第2x个输出端的第一输出端和第二输出端， 所述第x级移位寄存器单元的第一输出端与第2x-1行子像素单元的像素驱。

5、动电路连 接， 以提供所述栅极扫描信号作为扫描驱动信号， 还与第2x-2行子像素单元的感测电路连 接， 以提供所述栅极扫描信号作为感测驱动信号， 所述第x级移位寄存器单元的第二输出端与第2x行子像素单元的像素驱动电路连接， 以提供所述栅极扫描信号作为扫描驱动信号， 还与所述第2x-1行子像素单元的感测电路连 接， 以提供所述栅极扫描信号作为感测驱动信号； 其中， N为大于2的奇数时， 1x(N-1)/2； N为大于等于2的偶数时， 1xN/2。 3.根据权利要求2所述的显示面板， 其中， 所述每一个子像素单元的像素驱动电路包括 数据写入电路和驱动电路； 其中， 所述驱动电路和所述数据写入电路、。

6、 所述发光单元以及所述感测电路连接， 被配置为 控制用于驱动所述发光单元发光的驱动电流； 所述数据写入电路被配置为接收所述扫描驱动信号， 并且响应于所述扫描驱动信号将 数据信号写入所述驱动电路； 所述感测电路还和所述驱动电路连接， 被配置为接收所述感测驱动信号， 并且响应于 所述感测驱动信号将参考电压信号写入所述驱动电路或者从所述驱动电路读出感测电压 信号。 4.根据权利要求3所述的显示面板， 其中， 所述像素驱动电路还包括电荷存储电路， 其中， 所述电荷存储电路还和所述发光单元连接， 被配置为存储写入的所述数据信号 和所述参考电压信号。 5.根据权利要求3或4所述的显示面板， 还包括依次排列。

7、的N+1条栅线， 其中， 所述N+1条栅线分别和所述栅极驱动电路的N+1个输出端一一对应地连接； 所述第2x-1行子像素单元的数据写入电路通过第2x-1条栅线和所述第x级移位寄存器 单元的第一输出端连接； 所述第2x-1行子像素单元的感测电路和所述第2x行子像素单元的数据写入电路通过 权利要求书 1/5 页 2 CN 109935212 A 2 第2x条栅线和所述第x级移位寄存器单元的第二输出端连接。 6.根据权利要求5所述的显示面板， 其中， 所述阵列包括M列， 所述显示面板还包括M条 数据线和M条感测线； 其中， 第m列子像素单元中的数据写入电路和第m条数据线连接以接收所述数据信号； 第m。

8、列子像素单元中的感测电路和第m条感测线连接以接收所述参考电压信号或者输 出所述感测电压信号； 其中， 1mM， M为大于等于2的整数。 7.根据权利要求6所述的显示面板， 其中， 所述数据写入电路包括扫描晶体管， 所述驱 动电路包括驱动晶体管， 所述感测电路包括感测晶体管， 所述电荷存储电路包括存储电容； 其中， 所述扫描晶体管的栅极与所述N+1条栅线中的第一栅线连接以接收所述扫描驱动信 号， 所述扫描晶体管的第一极与所述M条数据线之一连接以接收所述数据信号， 所述扫描晶 体管的第二极和所述驱动晶体管的栅极连接； 所述驱动晶体管的第一极与第一电压端连接以接收用于产生所述驱动电流的第一驱 动电压。

9、， 所述驱动晶体管的第二极和所述感测晶体管的第一极连接； 所述感测晶体管的栅极与所述N+1条栅线中的第二栅线连接以接收所述感测驱动信 号， 所述感测晶体管的第二极被配置为和所述M条感测线之一连接以接收所述参考电压信 号或者输出所述感测电压信号； 以及 所述存储电容的第一极和所述驱动晶体管的栅极连接， 所述存储电容的第二极和所述 驱动晶体管的第二极连接。 8.根据权利要求2所述的显示面板， 其中， 所述多个移位寄存器单元的每个移位寄存器 单元包括第一输入电路、 第二输入电路和输出电路； 其中， 所述第一输入电路与第一节点连接， 且被配置为响应于第一输入信号对所述第一节点 的电平进行控制； 所述输。

10、出电路与所述第一节点连接， 且被配置为在所述第一节点的电平的控制下在所 述第一输出端输出第一输出信号作为栅极扫描信号， 在所述第二输出端输出第二输出信号 作为栅极扫描信号； 所述第二输入电路与所述第一节点连接， 且被配置为在选择控制信号和第二输入信号 的控制下， 对所述第一节点的电平进行控制。 9.根据权利要求8所述的显示面板， 其中， 所述输出电路还包括第三输出端， 且配置为 向与所述第x级移位寄存器单元级联的移位寄存器单元输出移位信号。 10.根据权利要求9所述的显示面板， 其中， 所述输出电路包括第一输出晶体管、 第二输 出晶体管、 第三输出晶体管、 第二电容和第三电容； 其中， 所述第。

11、一输出晶体管的栅极和所述第一节点连接， 所述第一输出晶体管的第一极和第 一时钟信号端连接以接收第一时钟信号， 所述第一输出晶体管的第二极和所述第一输出端 连接以输出所述第一输出信号； 所述第二输出晶体管的栅极和所述第一节点连接， 所述第二输出晶体管的第一极和第 二时钟信号端连接以接收第二时钟信号， 所述第二输出晶体管的第二极和所述第二输出端 连接以输出所述第二输出信号； 权利要求书 2/5 页 3 CN 109935212 A 3 所述第三输出晶体管的栅极和所述第一节点连接， 所述第三输出晶体管的第一极和第 三时钟信号端连接以接收第三时钟信号， 所述第三输出晶体管的第二极和所述第三输出端 连接。

12、以输出所述移位信号； 所述第二电容的第一端和第一时钟信号端连接， 所述第二电容的第二端和所述第一输 出端连接； 所述第三容的第一端和第二时钟信号端连接， 所述第三电容的第二端和所述第二输出 端连接。 11.根据权利要求9所述的显示面板， 其中， 所述多个移位寄存器单元的每个移位寄存 器单元还包括： 第一控制电路和第一降噪电路； 其中， 所述第一控制电路与所述第一节点和第二节点连接， 且被配置为在所述第一节点的电 平和第二电压的控制下， 对所述第二节点的电平进行控制； 所述第一降噪电路与所述第二节点、 所述第一节点、 所述第一输出端、 所述第二输出端 和所述第三输出端连接， 被配置为在所述第二节。

13、点的电平的控制下， 对所述第一节点、 所述 第一输出端、 所述第二输出端和所述第三输出端进行复位。 12.根据权利要求9所述的显示面板， 其中， 所述多个移位寄存器单元的每个移位寄存 器单元还包括： 第二控制电路和第三控制电路； 其中， 所述第二控制电路与第二节点连接， 被配置为响应于第四时钟信号对所述第二节点的 电平进行控制； 所述第三控制电路与所述第二节点连接， 且被配置为响应于所述第一输入信号对所述 第二节点的电平进行控制。 13.根据权利要求9所述的显示面板， 其中， 所述多个移位寄存器单元的每个移位寄存 器单元还包括： 第一复位电路和第二复位电路； 其中， 所述第一复位电路与所述第一。

14、节点连接， 且被配置为响应于显示复位信号对所述第一 节点进行复位； 所述第二复位电路与所述第一节点连接， 且被配置为响应于全局复位信号对所述第一 节点进行复位。 14.根据权利要求8所述的显示面板， 其中， 所述第二输入电路包括选择控制电路、 第三 输入电路和传输电路； 其中， 所述选择控制电路与第三节点连接， 且被配置为响应于所述选择控制信号利用第二输 入信号对所述第三节点的电平进行控制， 并保持所述第三节点的电平； 所述第三输入电路与所述第三节点和第四节点连接， 且被配置为在所述第三节点的电 平的控制下控制所述第四节点的电平； 所述传输电路和所述第一节点以及所述第四节点电连接， 且被配置为。

15、在所述第四节点 的电平或第一传输信号的控制下对所述第一节点的电平进行控制。 15.根据权利要求14所述的显示面板， 其中， 所述第二输入电路还包括公共复位电路， 其中， 所述公共复位电路与所述第四节点和所述第二节点电连接， 且被配置为在所述 第二节点的电平的控制下对所述第四节点进行复位。 16.根据权利要求2所述的显示面板， 其中， 第1级移位寄存器单元包括分别作为所述N+1个依次排列的输出端中的第1个输出端和 权利要求书 3/5 页 4 CN 109935212 A 4 第2个输出端的第一输出端和第二输出端， 所述第一输出端与第1行子像素单元的像素驱动电路连接以提供所述栅极扫描信号作 为扫描。

16、驱动信号； 所述第二输出端与第2行子像素单元的像素驱动电路连接以提供所述栅极扫描信号作 为扫描驱动信号， 与所述第1行子像素单元的感测电路连接以提供所述栅极扫描信号作为 感测驱动信号。 17.根据权利要求16所述的显示面板， 其中， 当N为大于等于2的偶数时， 最后1级移位寄存器单元包括作为所述N+1个依次排列的输 出端中的第N+1个输出端的第一输出端， 且与最后1行子像素单元的感测电路连接以提供所 述栅极扫描信号作为感测驱动信号； 当N为大于等于2的奇数时， 所述最后1级移位寄存器单元包括作为所述N+1个依次排列 的输出端中的第N个输出端和第N+1个输出端的第一输出端和第二输出端， 所述第一。

17、输出端 与第N行子像素单元的像素驱动电路连接以提供所述栅极扫描信号作为扫描驱动信号， 与 第N-1行子像素单元的感测电路连接以提供所述栅极扫描信号作为感测驱动信号， 所述第 二输出端与所述最后1行子像素单元的感测电路连接以提供所述栅极扫描信号作为感测驱 动信号。 18.一种显示装置， 包括权利要求1-17任一所述的显示面板。 19.一种如权利要求1-17任一所述的显示面板的驱动方法， 包括用于一帧的显示时段 和消隐时段， 其中， 在所述显示时段， 所述栅极驱动电路依次输出栅极扫描信号至所述N行子像素单元中， 使得所述N行子像素单元中的像素驱动电路分别驱动所述N行子像素单元中的发光单元进 行发光。

18、； 在所述消隐时段， 从所述N行子像素单元中随机选择第i行子像素单元， 使得所述第i行 子像素单元中的感测电路进行感测； 其中， 1iN。 20.根据权利要求19所述的驱动方法， 其中， 在所述显示时段中， 所述N行子像素单元中 的每一行子像素单元的驱动周期包括数据写入阶段、 保持阶段以及发光阶段； 在所述像素 驱动电路包括数据写入电路、 驱动电路以及电荷存储电路的情形下， 在所述数据写入阶段， 使得所述数据写入电路和所述感测电路导通， 通过所述数据写 入电路和所述感测电路分别写入数据信号和参考电压信号； 在所述保持阶段， 使得所述数据写入电路截止， 使得所述感测电路导通， 使得所述电荷 存储。

19、电路保持所述数据信号和所述参考电压信号； 以及 在所述发光阶段， 使得所述数据写入电路以及感测电路截止， 使得所述驱动电路导通， 所述驱动电路根据所述数据信号驱动所述发光单元进行发光。 21.根据权利要求19所述的驱动方法， 其中， 在所述消隐时段中， 第i行子像素单元的驱 动周期包括复位阶段、 重置阶段、 充电阶段以及感测阶段， 在所述像素驱动电路包括数据写 入电路、 驱动电路以及电荷存储电路的情形下， 当对所述第i行子像素单元进行感测时， 在所述复位阶段， 使得第i-1行子像素单元中的所述驱动电路截止； 在所述重置阶段， 使得所述第i行子像素单元中的所述数据写入电路和所述感测电路 权利要求。

20、书 4/5 页 5 CN 109935212 A 5 导通， 通过所述数据写入电路和所述感测电路分别写入数据信号和参考电压信号， 以导通 所述第i行子像素单元中的所述驱动电路； 在所述充电阶段， 使得所述第i行子像素单元中的所述数据写入电路截止， 使得所述第 i行子像素单元中的所述感测电路导通， 通过所述驱动电路对所述感测电路进行充电； 以及 在所述感测阶段， 使得所述第i行子像素单元中的所述数据写入电路截止， 使得所述第 i行子像素单元中的所述感测电路导通， 通过所述感测电路输出感测电压信号。 22.根据权利要求21所述的驱动方法， 其中， 在所述复位阶段， 使得所述第i-1行子像素 单元中。

21、的所述数据写入电路和所述感测电路导通， 通过所述数据写入电路和所述感测电路 分别写入校正电压， 以使得所述第i-1行子像素单元中的所述驱动电路截止。 权利要求书 5/5 页 6 CN 109935212 A 6 显示面板、 显示装置及驱动方法 技术领域 0001 本公开的实施例涉及一种显示面板、 显示装置及驱动方法。 背景技术 0002 在显示领域特别是OLED(Organic Light-Emitting Diode， 有机发光二极管)显示 面板中， 栅极驱动电路目前一般集成在GATE IC中。 IC设计中芯片的面积是影响芯片成本的 主要因素， 如何有效地降低芯片面积是技术开发人员需要着重考。

22、虑的。 0003 目前用于OLED的栅极驱动电路通常要用三个子电路组合而成， 即检测电路、 显示 电路和输出两者复合脉冲的连接电路(或门电路)， 这样的电路结构非常复杂， 无法满足显 示面板的高分辨率窄边框的要求。 发明内容 0004 本公开至少一实施例提供一种显示面板， 包括呈阵列排布的多个子像素单元以及 栅极驱动电路， 所述阵列包括N行； 所述多个子像素单元中的每一个子像素单元包括发光单 元、 用于驱动所述发光单元进行发光的像素驱动电路以及用于对所述像素驱动电路进行感 测的感测电路； 所述栅极驱动电路包括多个级联的移位寄存器单元和N+1个依次排列的输 出端， 所述多个级联的移位寄存器单元的。

23、每个被配置为输出驱动所述阵列的N行中的至少 两行子像素单元工作的栅极扫描信号； 第n行子像素单元的所述像素驱动电路和所述栅极 驱动电路的第n个输出端连接以接收所述栅极扫描信号并作为扫描驱动信号， 第n行子像素 单元的所述感测电路和所述栅极驱动电路的第n+1个输出端连接以接收所述栅极扫描信号 并作为感测驱动信号； 1nN， N为大于等于2的整数。 0005 例如， 在本公开一些实施例提供的显示面板中， 所述多个级联的移位寄存器单元 的每个被配置为输出驱动所述阵列的N行中的两行子像素单元工作的栅极扫描信号； 第x级 移位寄存器单元包括分别作为所述N+1个依次排列的输出端中的第2x-1个输出端和第2。

24、x个 输出端的第一输出端和第二输出端， 所述第x级移位寄存器单元的第一输出端与所述第2x- 1行子像素单元的所述像素驱动电路连接以提供所述栅极扫描信号作为扫描驱动信号， 还 与第2x-2行子像素单元的所述感测电路连接以提供所述栅极扫描信号作为感测驱动信号， 所述第x级移位寄存器单元的第二输出端与第2x行子像素单元的所述像素驱动电路连接以 提供所述栅极扫描信号作为扫描驱动信号， 还与所述第2x-1行子像素单元的所述感测电路 连接以提供所述栅极扫描信号作为感测驱动信号； N为大于2的奇数时， 1x(N-1)/2； N为 大于等于2的偶数时， 1xN/2。 0006 例如， 在本公开一些实施例提供的。

25、显示面板中， 所述像素驱动电路包括数据写入 电路和驱动电路； 所述驱动电路和所述数据写入电路、 所述发光单元以及所述感测电路连 接， 被配置为控制用于驱动所述发光单元发光的驱动电流； 所述数据写入电路被配置为接 收所述扫描驱动信号， 并且响应于所述扫描驱动信号将数据信号写入所述驱动电路； 所述 感测电路还和所述驱动电路连接， 被配置为接收所述感测驱动信号， 并且响应于所述感测 说明书 1/29 页 7 CN 109935212 A 7 驱动信号将参考电压信号写入所述驱动电路或者从所述驱动电路读出感测电压信号。 0007 例如， 在本公开一些实施例提供的显示面板中， 所述像素驱动电路还包括电荷存。

26、 储电路， 所述电荷存储电路还和所述发光单元连接， 被配置为存储写入的所述数据信号和 所述参考电压信号。 0008 例如， 本公开一些实施例提供的显示面板， 还包括依次排列的N+1条栅线， 所述N+1 条栅线分别和所述栅极驱动电路的N+1个输出端一一对应地连接； 所述第2x-1行子像素单 元的所述数据写入电路通过第2x-1条栅线和所述第x级移位寄存器单元的第一输出端连 接； 所述第2x-1行子像素单元的所述感测电路和所述第2x行子像素单元的所述数据写入电 路通过第2x条栅线和所述第x级移位寄存器单元的第二输出端连接。 0009 例如， 在本公开一些实施例提供的显示面板中， 所述阵列包括M列， 。

27、所述显示面板 还包括M条数据线和M条感测线； 第m列子像素单元中的所述数据写入电路和第m条数据线连 接以接收所述数据信号； 第m列子像素单元中的所述感测电路和第m条感测线连接以接收所 述参考电压信号或者输出所述感测电压信号； 1mM， M为大于等于2的整数。 0010 例如， 在本公开一些实施例提供的显示面板中， 所述数据写入电路包括扫描晶体 管， 所述驱动电路包括驱动晶体管， 所述感测电路包括感测晶体管， 所述电荷存储电路包括 存储电容； 所述扫描晶体管的栅极与所述N+1条栅线中的第一栅线连接以接收所述扫描驱 动信号， 所述扫描晶体管的第一极与所述M条数据线之一连接以接收所述数据信号， 所述。

28、扫 描晶体管的第二极和所述驱动晶体管的栅极连接； 所述驱动晶体管的第一极与第一电压端 连接以接收用于产生所述驱动电流的第一驱动电压， 所述驱动晶体管的第二极和所述感测 晶体管的第一极连接； 所述感测晶体管的栅极与所述N+1条栅线中的第二栅线连接以接收 所述感测驱动信号， 所述感测晶体管的第二极被配置为和所述M条感测线之一连接以接收 所述参考电压信号或者输出所述感测电压信号； 以及所述存储电容的第一极和所述驱动晶 体管的栅极连接， 所述存储电容的第二极和所述驱动晶体管的第二极连接。 0011 例如， 在本公开一些实施例提供的显示面板中， 所述多个移位寄存器单元的每个 移位寄存器单元包括第一输入电。

29、路、 第二输入电路和输出电路； 所述第一输入电路与第一 节点连接， 且被配置为响应于第一输入信号对所述第一节点的电平进行控制； 所述输出电 路与所述第一节点连接， 且被配置为在所述第一节点的电平的控制下在所述第一输出端输 出第一输出信号作为栅极扫描信号， 在所述第二输出端输出第二输出信号作为栅极扫描信 号； 所述第二输入电路与所述第一节点连接， 且被配置为在选择控制信号和第二输入信号 的控制下， 对所述第一节点的电平进行控制。 0012 例如， 在本公开一些实施例提供的显示面板中， 所述输出电路还包括第三输出端， 且配置为向与所述第x级移位寄存器单元级联的移位寄存器单元输出移位信号。 0013。

30、 例如， 在本公开一些实施例提供的显示面板中， 所述输出电路包括第一输出晶体 管、 第二输出晶体管、 第三输出晶体管、 第二电容和第三电容； 所述第一输出晶体管的栅极 和所述第一节点连接， 所述第一输出晶体管的第一极和第一时钟信号端连接以接收第一时 钟信号， 所述第一输出晶体管的第二极和所述第一输出端连接以输出所述第一输出信号； 所述第二输出晶体管的栅极和所述第一节点连接， 所述第二输出晶体管的第一极和第二时 钟信号端连接以接收第二时钟信号， 所述第二输出晶体管的第二极和所述第二输出端连接 以输出所述第二输出信号； 所述第三输出晶体管的栅极和所述第一节点连接， 所述第三输 说明书 2/29 页。

31、 8 CN 109935212 A 8 出晶体管的第一极和第三时钟信号端连接以接收第三时钟信号， 所述第三输出晶体管的第 二极和所述第三输出端连接以输出所述移位信号； 所述第二电容的第一端和第一时钟信号 端连接， 所述第二电容的第二端和所述第一输出端连接； 所述第三容的第一端和第二时钟 信号端连接， 所述第三电容的第二端和所述第二输出端连接。 0014 例如， 在本公开一些实施例提供的显示面板中， 所述多个移位寄存器单元的每个 移位寄存器单元还包括： 第一控制电路和第一降噪电路； 所述第一控制电路与所述第一节 点和第二节点连接， 且被配置为在所述第一节点的电平和第二电压的控制下， 对所述第二 。

32、节点的电平进行控制； 所述第一降噪电路与所述第二节点、 所述第一节点、 所述第一输出 端、 所述第二输出端和所述第三输出端连接， 被配置为在所述第二节点的电平的控制下， 对 所述第一节点、 所述第一输出端、 所述第二输出端和所述第三输出端进行复位。 0015 例如， 在本公开一些实施例提供的显示面板中， 所述多个移位寄存器单元的每个 移位寄存器单元还包括： 第二控制电路和第三控制电路； 所述第二控制电路与第二节点连 接， 被配置为响应于第四时钟信号对所述第二节点的电平进行控制； 所述第三控制电路与 所述第二节点连接， 且被配置为响应于所述第一输入信号对所述第二节点的电平进行控 制。 0016 。

33、例如， 在本公开一些实施例提供的显示面板中， 所述多个移位寄存器单元的每个 移位寄存器单元还包括： 第一复位电路和第二复位电路； 所述第一复位电路与所述第一节 点连接， 且被配置为响应于显示复位信号对所述第一节点进行复位； 所述第二复位电路与 所述第一节点连接， 且被配置为响应于全局复位信号对所述第一节点进行复位。 0017 例如， 在本公开一些实施例提供的显示面板中， 所述第二输入电路包括选择控制 电路、 第三输入电路和传输电路； 所述选择控制电路与第三节点连接， 且被配置为响应于所 述选择控制信号利用第二输入信号对所述第三节点的电平进行控制， 并保持所述第三节点 的电平； 所述第三输入电路。

34、与所述第三节点和第四节点连接， 且被配置为在所述第三节点 的电平的控制下控制所述第四节点的电平； 所述传输电路和所述第一节点以及所述第四节 点电连接， 且被配置为在所述第四节点的电平或第一传输信号的控制下对所述第一节点的 电平进行控制。 0018 例如， 在本公开一些实施例提供的显示面板中， 所述第二输入电路还包括公共复 位电路， 所述公共复位电路与所述第四节点和所述第二节点电连接， 且被配置为在所述第 二节点的电平的控制下对所述第四节点进行复位。 0019 例如， 在本公开一些实施例提供的显示面板中， 第1级移位寄存器单元包括分别作 为所述N+1个依次排列的输出端中的第1个输出端和第2个输出。

35、端的第一输出端和第二输出 端， 所述第一输出端与第1行子像素单元的所述像素驱动电路连接以提供所述栅极扫描信 号作为扫描驱动信号； 所述第二输出端与第2行子像素单元的所述像素驱动电路连接以提 供所述栅极扫描信号作为扫描驱动信号， 与第1行子像素单元的所述感测电路连接以提供 所述栅极扫描信号作为感测驱动信号。 0020 例如， 在本公开一些实施例提供的显示面板中， 当N为大于等于2的偶数时， 最后1 级移位寄存器单元包括作为所述N+1个依次排列的输出端中的第N+1个输出端的第一输出 端， 且与最后1行子像素单元的所述感测电路连接以提供所述栅极扫描信号作为感测驱动 信号； 当N为大于等于2的奇数时，。

36、 所述最后1级移位寄存器单元包括作为所述N+1个依次排 说明书 3/29 页 9 CN 109935212 A 9 列的输出端中的第N个输出端和第N+1个输出端的第一输出端和第二输出端， 所述第一输出 端与第N行子像素单元的所述像素驱动电路连接以提供所述栅极扫描信号作为扫描驱动信 号， 与第N-1行子像素单元的所述感测电路连接以提供所述栅极扫描信号作为感测驱动信 号， 所述第二输出端与最后1行子像素单元的所述感测电路连接以提供所述栅极扫描信号 作为感测驱动信号。 0021 本公开至少一实施例还提供一种显示装置， 包括本公开任一实施例提供的显示面 板。 0022 本公开至少一实施例还提供一种显示。

37、面板的驱动方法， 包括用于一帧的显示时段 和消隐时段。 在所述显示时段， 所述栅极驱动电路依次输出栅极扫描信号至所述N行子像素 单元中， 使得所述N行子像素单元中的所述像素驱动电路分别驱动所述N行子像素单元中的 发光单元进行发光； 在所述消隐时段， 从所述N行子像素单元中随机选择第i行子像素单元， 使得所述第i行子像素单元中的所述感测电路进行感测； 1iN。 0023 例如， 在本公开一些实施例提供的驱动方法中， 在所述显示时段中， 所述N行子像 素单元中的每一行子像素单元的驱动周期包括数据写入阶段、 保持阶段以及发光阶段； 在 所述像素驱动电路包括数据写入电路、 驱动电路以及电荷存储电路的情。

38、形下， 在所述数据 写入阶段， 使得所述数据写入电路和所述感测电路导通， 通过所述数据写入电路和所述感 测电路分别写入数据信号和参考电压信号； 在所述保持阶段， 使得所述数据写入电路截止， 使得所述感测电路导通， 使得所述电荷存储电路保持所述数据信号和所述参考电压信号； 以及在所述发光阶段， 使得所述数据写入电路以及感测电路截止， 使得所述驱动电路导通， 所述驱动电路根据所述数据信号驱动所述发光单元进行发光。 0024 例如， 在本公开一些实施例提供的驱动方法中， 在所述消隐时段中， 第i行子像素 单元的驱动周期包括复位阶段、 重置阶段、 充电阶段以及感测阶段， 在所述像素驱动电路包 括数据写。

39、入电路、 驱动电路以及电荷存储电路的情形下， 当对所述第i行子像素单元进行感 测时， 在所述复位阶段， 使得第i-1行子像素单元中的所述驱动电路截止； 在所述重置阶段， 使得所述第i行子像素单元中的所述数据写入电路和所述感测电路导通， 通过所述数据写 入电路和所述感测电路分别写入数据信号和参考电压信号， 以导通所述第i行子像素单元 中的所述驱动电路； 在所述充电阶段， 使得所述第i行子像素单元中的所述数据写入电路截 止， 使得所述第i行子像素单元中的所述感测电路导通， 通过所述驱动电路对所述感测电路 进行充电； 以及在所述感测阶段， 使得所述第i行子像素单元中的所述数据写入电路截止， 使得所述。

40、第i行子像素单元中的所述感测电路导通， 通过所述感测电路输出感测电压信号。 0025 例如， 在本公开一些实施例提供的驱动方法中， 在所述复位阶段， 使得所述第i-1 行子像素单元中的所述数据写入电路和所述感测电路导通， 通过所述数据写入电路和所述 感测电路分别写入校正电压， 以使得所述第i-1行子像素单元中的所述驱动电路截止。 附图说明 0026 为了更清楚地说明本公开实施例的技术方案， 下面将对实施例的附图作简单地介 绍， 显而易见地， 下面描述中的附图仅仅涉及本公开的一些实施例， 而非对本公开的限制。 0027 图1A为本公开一些实施例提供的一种显示面板的示意图； 0028 图1B为本公。

41、开一些实施例提供的另一种显示面板的示意图； 说明书 4/29 页 10 CN 109935212 A 10 0029 图2为本公开一些实施例提供的又一种显示面板的示意图； 0030 图3为本公开一些实施例提供的一种显示面板的电路图； 0031 图4为图3中所示的显示面板在一帧的显示时段中工作时的信号时序图； 0032 图5为图3中所示的显示面板在一帧的消隐时段中工作时的信号时序图； 0033 图6为本公开一些实施例提供的一种移位寄存器单元的示意图； 0034 图7为本公开一些实施例提供的一种第二输入电路的示意图； 0035 图8为本公开一些实施例提供的一种第二输入电路的电路图； 0036 图9。

42、A至图9F为本公开一些实施例提供的第二输入电路的六个示例的电路图； 0037 图10本公开一些实施例提供的一种具有防漏电结构的第二输入电路的电路图； 0038 图11A为本公开一些实施例提供的另一种移位寄存器单元的示意图； 0039 图11B为本公开一些实施例提供的又一种移位寄存器单元的示意图； 0040 图12A为图11A中所示的移位寄存器单元的一种具体实现示例的电路结构图； 0041 图12B为图11B中所示的移位寄存器单元的一种具体实现示例的电路结构图； 0042 图13A至图13C为本公开一些实施例提供的第一输入电路的三个示例的电路图； 0043 图14为本公开一些实施例提供的一种栅极。

43、驱动电路的示意图； 0044 图15为本公开一些实施例提供的一种对应于图14所示的栅极驱动电路工作时的 信号时序图； 以及 0045 图16为本公开一些实施例提供的一种显示装置的示意图。 具体实施方式 0046 为使本公开实施例的目的、 技术方案和优点更加清楚， 下面将结合本公开实施例 的附图， 对本公开实施例的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例是本公 开的一部分实施例， 而不是全部的实施例。 基于所描述的本公开的实施例， 本领域普通技术 人员在无需创造性劳动的前提下所获得的所有其他实施例， 都属于本公开保护的范围。 0047 除非另外定义， 本公开使用的技术术语或者科学。

44、术语应当为本公开所属领域内具 有一般技能的人士所理解的通常意义。 本公开中使用的 “第一” 、“第二” 以及类似的词语并 不表示任何顺序、 数量或者重要性， 而只是用来区分不同的组成部分。 同样，“一个” 、“一” 或 者 “该” 等类似词语也不表示数量限制， 而是表示存在至少一个。“包括” 或者 “包含” 等类似 的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其 等同， 而不排除其他元件或者物件。“连接” 或者 “相连” 等类似的词语并非限定于物理的或 者机械的连接， 而是可以包括电性的连接， 不管是直接的还是间接的。“上” 、“下” 、“左” 、 “右” 等仅用。

45、于表示相对位置关系， 当被描述对象的绝对位置改变后， 则该相对位置关系也 可能相应地改变。 0048 在对OLED显示面板中的子像素单元进行补偿时， 除了在子像素单元中设置像素补 偿电路进行内部补偿外， 还可以通过设置感测晶体管进行外部补偿。 在进行外部补偿时， 由 移位寄存器单元构成的栅极驱动电路需要向显示面板中的子像素单元分别提供用于扫描 晶体管和感测晶体管的驱动信号， 例如， 在一帧的显示时段提供用于扫描晶体管的扫描驱 动信号， 在一帧的消隐时段提供用于感测晶体管的感测驱动信号。 0049 在一种外部补偿方法中， 栅极驱动电路输出的感测驱动信号是逐行顺序扫描的， 说明书 5/29 页 1。

46、1 CN 109935212 A 11 例如， 在第一帧的消隐时段输出用于显示面板中第一行的子像素单元的感测驱动信号， 在 第二帧的消隐时段输出用于显示面板中第二行的子像素单元的感测驱动信号， 依次类推， 以每帧输出对应一行子像素单元的感测驱动信号的频率逐行顺序输出， 即完成对该显示面 板的逐行顺序补偿。 0050 但是， 在采用上述逐行顺序补偿的方法时， 可能会产生显示不良问题： 一是在进行 多帧的扫描显示过程中有一条逐行移动的扫描线； 二是因为进行外部补偿的时间点的差异 会造成显示面板不同区域的亮度差异比较大， 例如， 在对显示面板的第100行的子像素单元 进行外部补偿时， 显示面板的第1。

47、0行的子像素单元虽然已经进行过外部补偿了， 但此时第 10行的子像素单元的发光亮度可能已经发生变化， 例如发光亮度降低， 从而会造成显示面 板不同区域的亮度不均匀， 在大尺寸的显示面板中这种问题会更加明显。 0051 如上所述， 在栅极驱动电路驱动一个显示面板中的多行子像素单元时， 如果要实 现外部补偿， 则需要该栅极驱动电路不仅可以输出用于显示时段的扫描驱动信号， 同时还 需要输出用于消隐时段的感测驱动信号。 例如， 对于一个包括N行子像素单元的显示面板， 栅极驱动电路需要设置2N个输出端， 在这种情形下， 栅极驱动电路所占用的面积可能会比 较大， 从而采用该栅极驱动电路的显示装置的边框的尺。

48、寸较大， 难以提高该显示装置的PPI (PixelsPer Inch， 每英寸像素数量)。 0052 针对上述问题， 本公开一些实施例提供一种显示面板， 包括呈阵列排布的多个子 像素单元以及栅极驱动电路， 该阵列包括N行； 该多个子像素单元中的每一个子像素单元包 括发光单元、 用于驱动发光单元进行发光的像素驱动电路以及用于对像素驱动电路进行感 测的感测电路； 栅极驱动电路包括多个级联的移位寄存器单元和N+1个依次排列的输出端， 多个级联的移位寄存器单元的每个被配置为输出驱动阵列的N行中的至少两行子像素单元 工作的栅极扫描信号； 第n行子像素单元的像素驱动电路和栅极驱动电路的第n个输出端连 接以。

49、接收栅极扫描信号并作为扫描驱动信号， 第n行子像素单元的感测电路和栅极驱动电 路的第n+1个输出端连接以接收栅极扫描信号并作为感测驱动信号； 1nN， N为大于等于 2的整数。 0053 本公开一些实施例还提供对应于上述显示面板的显示装置及驱动方法。 0054 本公开上述实施例提供的显示面板、 显示装置及驱动方法， 使得相邻行的子像素 单元共用栅极驱动电路输出的栅极扫描信号， 且栅极驱动电路中包括的多个级联的移位寄 存器单元的每个均可以输出多个栅极扫描信号， 该多个栅极扫描信号用于驱动N行中的多 行子像素单元工作， 从而可以减少采用该栅极驱动电路的显示装置的边框尺寸， 提高该显 示装置的PPI。

50、。 同时， 显示面板以及相应的显示装置还可以实现随机补偿， 从而可以避免由 于逐行顺序补偿造成的扫描线以及显示亮度不均匀等显示不良问题。 0055 需要说明的是， 在本公开的实施例中， 随机补偿指的是区别于逐行顺序补偿的一 种外部补偿方法， 在某一帧的消隐时段可以随机输出对应于显示面板中任意一行的子像素 单元的感测驱动信号， 以下各实施例与此相同， 不再赘述。 0056 另外， 在本公开的实施例中， 为了表示清楚、 简洁， 定义 “一帧” 、“每帧” 或 “某一帧” 包括依次进行的显示时段和消隐时段， 例如在显示时段中栅极驱动电路输出驱动信号， 该 驱动信号可以驱动显示面板中的多行子像素单元从。