高阶全通二端口网络.pdf

《高阶全通二端口网络.pdf》由会员分享，可在线阅读，更多相关《高阶全通二端口网络.pdf（17页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 (45)授权公告日 (21)申请号 201922372042.9 (22)申请日 2019.12.26 (73)专利权人 深圳英嘉通半导体有限公司 地址 518000 广东省深圳市南山区粤海街 道高新区社区高新区南六道8号 (72)发明人 胡峰白强唐瑜柳永胜 (74)专利代理机构 苏州三英知识产权代理有限 公司 32412 代理人 周仁青 (51)Int.Cl. H03H 11/28(2006.01) (ESM)同样的发明创造已同日申请发明专利 (54)实用新型名称 高阶全通二端口网络 (57)摘要 本实用新型揭示。

2、了一种高阶全通二端口网 络， 所述高阶全通二端口网络为k阶， k3， 其半 结构在奇偶模式下的拓扑电路包括： k为奇数时， 偶模式下的拓扑电路包括k-1阶偶模式下的拓扑 电路及与其并联的感性元件jXk， 奇模式下的拓 扑电路包括k-1阶奇模式下的拓扑电路及与其串 联的容性元件jBk； k为偶数时， 偶模式下的拓扑 电路包括k-1阶偶模式下的拓扑电路及与其串联 的容性元件jBk， 奇模式下的拓扑电路包括k-1阶 奇模式下的拓扑电路及与其并联的感性元件 jXk。 本实用新型的高阶全通二端口网络能够获 得更优的匹配带宽、 频率及时延性能。 权利要求书1页 说明书5页 附图10页 CN 2108072。

3、01 U 2020.06.19 CN 210807201 U 1.一种高阶全通二端口网络， 其特征在于， 所述高阶全通二端口网络为k阶， k3， 其半 结构在奇偶模式下的拓扑电路包括： k为奇数时， 偶模式下的拓扑电路包括k-1阶偶模式下的拓扑电路及与其并联的感性元 件jXk， 奇模式下的拓扑电路包括k-1阶奇模式下的拓扑电路及与其串联的容性元件jBk； k为偶数时， 偶模式下的拓扑电路包括k-1阶偶模式下的拓扑电路及与其串联的容性元 件jBk， 奇模式下的拓扑电路包括k-1阶奇模式下的拓扑电路及与其并联的感性元件jXk。 2.根据权利要求1所述的高阶全通二端口网络， 其特征在于， 所述高阶全。

4、通二端口网络 中， 感性元件jXk和容性元件jBk满足Xk为感性元件的电抗值， Bk为容性元件的电纳 值， Z0为端口匹配阻抗。 3.根据权利要求1所述的高阶全通二端口网络， 其特征在于， 二阶全通二端口网络半结 构在奇偶模式下的拓扑电路包括： 偶模式下包括串联设置的感性元件jX1和容性元件jB2； 奇模式下包括并联设置的容性元件jB1和感性元件jX2。 4.根据权利要求3所述的高阶全通二端口网络， 其特征在于， 三阶全通二端口网络半结 构在奇偶模式下的拓扑电路包括： 偶模式下包括二阶偶模式下的拓扑电路及与其并联设置的感性元件jX3； 奇模式下包括二阶奇模式下的拓扑电路及与其串联设置的容性元件。

5、jB3。 5.根据权利要求4所述的高阶全通二端口网络， 其特征在于， 四阶全通二端口网络半结 构在奇偶模式下的拓扑电路包括： 偶模式下包括三阶偶模式下的拓扑电路及与其串联设置的容性元件jB4； 奇模式下包括三阶奇模式下的拓扑电路及与其并联设置的感性元件jX4。 6.根据权利要求15中任一项所述的高阶全通二端口网络， 其特征在于， 所述感性元 件包括电感， 容性元件包括电容。 权利要求书 1/1 页 2 CN 210807201 U 2 高阶全通二端口网络 技术领域 0001 本实用新型属于网络通信技术领域， 具体涉及一种高阶全通二端口网络。 背景技术 0002 全通二端口网络主要用于模拟与射频。

6、电路系统中， 主要作用是调节信号的时延特 性。 特别的， 在宽带相控阵天线领域， 由于信号带宽很宽， 传统采用移相器的相控单元会使 得各个通路的信号产生随频率变化的时延， 无法实现精确的波束赋形。 因而全通二端口网 络被广泛的应用于带宽宽度要求较高的相控阵天线系统中。 0003 传统全通网络可以利用传输线来实现， 理想传输线对于信号来说是全通的， 即幅 度不受随频率变化的衰减， 只对信号产生时延效果。 然而传输线尺寸巨大， 经济性较差。 另 一类传统时延电路网络一般采用集总元件构成的人工传输线形式， 其匹配特性随频率变化 而改变， 匹配频率范围与构成人工传输线的基本网络单元元件值大小成反比， 。

7、无法应用于 超宽带、 高时延的应用场景。 0004 采用全通二端口网络作为基本单元的时延电路网络在理想情况下能够获得无限 的匹配频率范围， 并且其具有二阶响应形式的群延时特性能够获得更宽泛的平坦时延频率 范围。 但全通二端口网络具有以下缺点： 0005 采用传输线形式的， 占用面积达， 对工艺要求高， 成本高； 0006 常采用集总元件的人工传输线形式的， 匹配带宽受限， 无法扩展应用频宽； 0007 采用二阶全通网络形式的， 单位单元产生的信号时延有限， 信号时延产生效率低。 0008 因此， 针对上述技术问题， 有必要提供一种高阶全通二端口网络。 实用新型内容 0009 本实用新型的目的在。

8、于提供一种高阶全通二端口网络， 以解决现有技术中信号时 延等问题。 0010 为了实现上述目的， 本实用新型一实施例提供的技术方案如下： 0011 一种高阶全通二端口网络， 所述高阶全通二端口网络为k阶， k3， 其半结构在奇 偶模式下的拓扑电路包括： 0012 k为奇数时， 偶模式下的拓扑电路包括k-1阶偶模式下的拓扑电路及与其并联的感 性元件jXk， 奇模式下的拓扑电路包括k-1阶奇模式下的拓扑电路及与其串联的容性元件 jBk； 0013 k为偶数时， 偶模式下的拓扑电路包括k-1阶偶模式下的拓扑电路及与其串联的容 性元件jBk， 奇模式下的拓扑电路包括k-1阶奇模式下的拓扑电路及与其并联。

9、的感性元件 jXk。 0014 一实施例中， 所述高阶全通二端口网络中， 感性元件jXk和容性元件jBk满足 Xk为感性元件的电抗值， Bk为容性元件的电纳值， Z0为端口匹配阻抗。 说明书 1/5 页 3 CN 210807201 U 3 0015 一实施例中， 二阶全通二端口网络半结构在奇偶模式下的拓扑电路包括： 0016 偶模式下包括串联设置的感性元件jX1和容性元件jB2； 0017 奇模式下包括并联设置的容性元件jB1和感性元件jX2。 0018 一实施例中， 三阶全通二端口网络半结构在奇偶模式下的拓扑电路包括： 0019 偶模式下包括二阶偶模式下的拓扑电路及与其并联设置的感性元件j。

10、X3； 0020 奇模式下包括二阶奇模式下的拓扑电路及与其串联设置的容性元件jB3。 0021 一实施例中， 四阶全通二端口网络半结构在奇偶模式下的拓扑电路包括： 0022 偶模式下包括三阶偶模式下的拓扑电路及与其串联设置的容性元件jB4； 0023 奇模式下包括三阶奇模式下的拓扑电路及与其并联设置的感性元件jX4。 0024 一实施例中， 所述感性元件包括电感， 容性元件包括电容。 0025 与现有技术相比， 本实用新型具有以下优点： 0026 高阶全通二端口网络能够获得更优的匹配带宽、 频率及时延性能； 0027 网络构建采用递归式的方法， 易于实施， 可适用于阶数大于2的全通网络的综合。。

11、 附图说明 0028 为了更清楚地说明本实用新型实施例或现有技术中的技术方案， 下面将对实施例 或现有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅 是本实用新型中记载的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动 的前提下， 还可以根据这些附图获得其他的附图。 0029 图1a、 1b分别为二端口网络及其半结构的示意图； 0030 图2a、 2b分别为二阶全通二端口网络及其半结构的电路结构； 0031 图3a、 3b分别为二阶全通二端口网络半结构在奇模式和偶模式下的等效电路图； 0032 图4a、 4b分别为二阶全通二端口网络半结构偶模式和奇模。

12、式下的拓扑电路结构， 图4c为二阶全通二端口网络半结构的拓扑电路结构； 0033 图5a、 5b分别为本实用新型实施例1中三阶全通二端口网络半结构偶模式和奇模 式下的拓扑电路结构； 0034 图6a、 6b分别为本实用新型实施例2中四阶全通二端口网络半结构偶模式和奇模 式下的拓扑电路结构； 0035 图7a、 7b分别为本实用新型实施例3中k阶(k为奇数)全通二端口网络半结构偶模 式和奇模式下的拓扑电路结构； 0036 图8a、 8b分别为本实用新型实施例4中k阶(k为偶数)全通二端口网络半结构偶模 式和奇模式下的拓扑电路结构； 0037 图9为四阶全通二端口网络与二阶全通二端口网络的时延-频。

13、率特性曲线对比图。 具体实施方式 0038 以下将结合附图所示的各实施方式对本实用新型进行详细描述。 但该等实施方式 并不限制本实用新型， 本领域的普通技术人员根据该等实施方式所做出的结构、 方法、 或功 能上的变换均包含在本实用新型的保护范围内。 0039 本实用新型公开了一种高阶全通二端口网络， 该高阶全通二端口网络为k阶， k 说明书 2/5 页 4 CN 210807201 U 4 3， 其半结构在奇偶模式下的拓扑电路包括： 0040 k为奇数时， 偶模式下的拓扑电路包括k-1阶偶模式下的拓扑电路及与其并联的感 性元件jXk， 奇模式下的拓扑电路包括k-1阶奇模式下的拓扑电路及与其串联。

14、的容性元件 jBk； 0041 k为偶数时， 偶模式下的拓扑电路包括k-1阶偶模式下的拓扑电路及与其串联的容 性元件jBk， 奇模式下的拓扑电路包括k-1阶奇模式下的拓扑电路及与其并联的感性元件 jXk。 0042 本实用新型还公开了一种高阶全通二端口网络的构建方法， 包括： 0043 S1、 确定二阶全通二端口网络半结构在奇模式和偶模式下的拓扑电路； 0044 S2、 构建高阶全通二端口网络半结构在奇模式和偶模式下的拓扑电路， 包括： 0045 k为奇数时， 偶模式下的拓扑电路为在k-1阶偶模式下的拓扑电路中并联感性元件 jXk， 奇模式下的拓扑电路为在k-1阶奇模式下的拓扑电路中串联容性元。

15、件jBk； 0046 k为偶数时， 偶模式下的拓扑电路为在k-1阶偶模式下的拓扑电路中串联容性元件 jBk， 奇模式下的拓扑电路中k-1阶奇模式下的拓扑电路中并联感性元件 jXk； 0047 S3、 基于奇偶模式下的网络拓扑综合得到高阶全通二端口网络。 0048 为了保证全通网络两个端口的互易性， 本实用新型讨论具有对称结构的全通网络 结构。 0049 本实用新型的全通二端口网络综合方法是基于奇偶模理论， 针对图1a所示的对称 的二端口网络， 只需分析图1b中二端口网络的半结构， 即可获得整个二端口网络的电学特 性。 0050 例如图2a所示为一个完整的二阶全通二端口网络， 图2b为其对称平面。

16、分割后的半 结构， 其半结构在奇偶模式下的电路结构为： 0051 奇模式下， 对称平面接地， 其电路为图3a所示； 0052 偶模式下， 对称平面悬空， 其电路为图3b所示。 0053 以下结合具体实施例对本实用新型作进一步说明。 0054 实施例1： 三阶全通二端口网络 0055 二阶全通二端口网络半结构在奇偶模式下的拓扑电路包括： 0056 参图4a所示， 偶模式下包括串联设置的感性元件jX1和容性元件jB2； 0057 参图4b所示， 奇模式下包括并联设置的容性元件jB1和感性元件jX2。 0058 其中， X为感性元件， B为容性元件， 感性元件包括电感等， 容性元件包括电容等， 各 。

17、元件的下标表示增加的顺序。 0059 三阶全通二端口网络由二阶全通网络的拓扑电路演化而来， 三阶全通二端口网络 半结构在奇偶模式下的拓扑电路包括： 0060 参图5a所示， 偶模式下包括二阶偶模式下的拓扑电路及与其并联设置的感性元件 jX3， 即感性元件jX1和容性元件jB2串联后， 再与感性元件jX3并联； 0061 参图5b所示， 奇模式下包括二阶奇模式下的拓扑电路及与其串联设置的容性元件 jB3， 即容性元件jB1和感性元件jX2并联后， 再与容性元件jB3串联。 0062 实施例2： 四阶全通二端口网络 0063 四阶全通二端口网络由三阶全通网络的拓扑电路演化而来， 三阶全通网络的拓扑。

18、 说明书 3/5 页 5 CN 210807201 U 5 电路如实施例1所示， 此处不再进行赘述， 四阶全通二端口网络半结构在奇偶模式下的拓扑 电路包括： 0064 参图6a所示， 偶模式下包括三阶偶模式下的拓扑电路及与其串联设置的容性元件 jB4， 即感性元件jX1和容性元件jB2串联后， 与感性元件jX3并联， 再与容性元件jB4串联； 0065 参图6b所示， 奇模式下包括三阶奇模式下的拓扑电路及与其并联设置的感性元件 jX4， 即容性元件jB1和感性元件jX2并联后， 与容性元件jB3串联， 再与感性元件jX4并联。 0066 实施例3： k阶全通二端口网络(k为奇数) 0067 k。

19、阶全通二端口网络由k-1阶全通网络的拓扑电路演化而来， 当k为奇数时， k阶全 通二端口网络半结构在奇偶模式下的拓扑电路包括： 0068 参图7a所示， 偶模式下的拓扑电路包括k-1阶偶模式下的拓扑电路及与其并联的 感性元件jXk； 0069 参图7b所示， 奇模式下的拓扑电路包括k-1阶奇模式下的拓扑电路及与其串联的 容性元件jBk。 0070 实施例4： k阶全通二端口网络(k为偶数) 0071 k阶全通二端口网络由k-1阶全通网络的拓扑电路演化而来， 当k为偶数时， k阶全 通二端口网络半结构在奇偶模式下的拓扑电路包括： 0072 参图8a所示， 偶模式下的拓扑电路包括k-1阶偶模式下的。

20、拓扑电路及与其串联的 容性元件jBk； 0073 参图8b所示， 奇模式下的拓扑电路包括k-1阶奇模式下的拓扑电路及与其并联的 感性元件jXk。 0074 实施例3和实施例4中， 将k-1阶全通二端口网络奇模式及偶模式下的拓扑电路分 别看作一个整体， k阶全通二端口网络通过在两种模式下分别增加一个串联和一个并联元 件实现， 具体增加方式与k-1阶全通二端口网络奇偶模式拓扑的生成方式(相对于k-2阶)对 偶。 0075 结合图4a、 4b所示， 二阶全通二端口网络半结构在奇模式和偶模式下的输入阻抗 分别为Zin,o和Zin,e， Z0为系统的端口匹配阻抗， 则奇模式与偶模式下的反射系数要使得二端。

21、 口网络满足全通特性。 0076上述实施例1-4中， 感性元件jXk和容性元件jBk满足Xk为感性元件的电 抗值， Bk为容性元件的电纳值， Z0为端口匹配阻抗。 0077 本实用新型中高阶全通二端口网络的构建方法具体如下： 0078 1、 确定二阶全通二端口网络半结构在奇模式和偶模式下的拓扑电路， 具体如图 4a、 4b所示； 0079 2、 构建高阶全通二端口网络半结构在奇模式和偶模式下的拓扑电路， 包括： 0080 k为奇数时， 参图7a所示， 偶模式下的拓扑电路为在k-1阶偶模式下的拓扑电路中 并联感性元件jXk， 参图7b所示， 奇模式下的拓扑电路为在k-1阶奇模式下的拓扑电路中串 。

22、联容性元件jBk； 0081 k为偶数时， 参图8a所示， 偶模式下的拓扑电路为在k-1阶偶模式下的拓扑电路中 串联容性元件jBk， 参图8b所示， 奇模式下的拓扑电路中k-1阶奇模式下的拓扑电路中并联 说明书 4/5 页 6 CN 210807201 U 6 感性元件jXk； 00823、 根据确定感性元件jXk和容性元件jBk的值； 0083 4、 基于奇偶模式下的网络拓扑综合得到高阶全通二端口网络。 0084 奇偶模式下的网络拓扑综合为奇偶模分析的逆方法， 对照对称平面的接地与悬空 要求， 即可构造完整的半结构， 例如根据图4a所示的二阶偶模式拓扑结构和图4b所示的二 阶奇模式拓扑结构，。

23、 即可构造图4c所示的完整半结构拓扑结构。 0085 高阶全通二端口网络的阶数越高， 其获得的时延特性阶数也越高， 在高时延场景 中， 能够获得的最大平坦时延频率范围也越宽。 0086 本实用新型中以实施例2中的四阶全通二端口网络为例进行说明， 参图 9所示为 四阶全通二端口网络与二阶全通二端口网络的时延-频率特性曲线对比图， 可以看出， 在产 生相同时延设置下， 明显四阶网络获得的平坦时延频率范围远远超过二阶网络。 0087 由以上技术方案可以看出， 本实用新型具有以下有益效果： 0088 高阶全通二端口网络能够获得更优的匹配带宽、 频率及时延性能； 0089 网络构建采用递归式的方法， 易。

24、于实施， 可适用于阶数大于2的全通网络的综合。 0090 对于本领域技术人员而言， 显然本实用新型不限于上述示范性实施例的细节， 而 且在不背离本实用新型的精神或基本特征的情况下， 能够以其他的具体形式实现本实用新 型。 因此， 无论从哪一点来看， 均应将实施例看作是示范性的， 而且是非限制性的， 本实用新 型的范围由所附权利要求而不是上述说明限定， 因此旨在将落在权利要求的等同要件的含 义和范围内的所有变化囊括在本实用新型内。 不应将权利要求中的任何附图标记视为限制 所涉及的权利要求。 0091 此外， 应当理解， 虽然本说明书按照实施例加以描述， 但并非每个实施例仅包含一 个独立的技术方案。

25、， 说明书的这种叙述方式仅仅是为清楚起见， 本领域技术人员应当将说 明书作为一个整体， 各实施例中的技术方案也可以经适当组合， 形成本领域技术人员可以 理解的其他实施方式。 说明书 5/5 页 7 CN 210807201 U 7 图1a 图1b 说明书附图 1/10 页 8 CN 210807201 U 8 图2a 图2b 说明书附图 2/10 页 9 CN 210807201 U 9 图3a 图3b 说明书附图 3/10 页 10 CN 210807201 U 10 图4a 图4b 说明书附图 4/10 页 11 CN 210807201 U 11 图4c 图5a 说明书附图 5/10 页 12 CN 210807201 U 12 图5b 图6a 说明书附图 6/10 页 13 CN 210807201 U 13 图6b 图7a 说明书附图 7/10 页 14 CN 210807201 U 14 图7b 说明书附图 8/10 页 15 CN 210807201 U 15 图8a 说明书附图 9/10 页 16 CN 210807201 U 16 图8b 图9 说明书附图 10/10 页 17 CN 210807201 U 17 。