动态适配NAND的Tr和Tprom时间的方法、装置及存储介质.pdf

《动态适配NAND的Tr和Tprom时间的方法、装置及存储介质.pdf》由会员分享，可在线阅读，更多相关《动态适配NAND的Tr和Tprom时间的方法、装置及存储介质.pdf（15页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910232073.6 (22)申请日 2019.03.26 (71)申请人 记忆科技 （深圳） 有限公司 地址 518000 广东省深圳市南山区蛇口街 道蛇口后海大道东角头厂房D14/F、 D24/F、 D15/F (72)发明人 马越冯元元周晨杰周强 (74)专利代理机构 深圳市精英专利事务所 44242 代理人 冯筠 (51)Int.Cl. G06F 3/06(2006.01) (54)发明名称 动态适配NAND的Tr和Tprom时间的方法、 装 置及存储介质 (57。

2、)摘要 本发明公开了一种动态适配NAND的Tr和 Tprom时间的方法、 装置及存储介质， 方法包括： 下发读写描述符； 通过定时器统计对应的读写时 间； 判断读写操作是否正常完成； 若未正常完成， 则动态计算适配时间， 并将适配时间配置到等待 寄存器； 若正常完成， 计算读写时间与基准值的 偏差是否满足要求； 在满足要求时， 执行下发读 写描述符步骤； 在不满足要求时， 则动态计算适 配时间， 并将适配时间配置到等待寄存器。 本方 案通过获取实际的读写时间， 然后更加准确的动 态适配NAND的Tr和Tprom时间， 使得不会出现 NAND因环境原因产生的Tr和Tprom时间的改变， 而导致的。

3、SSD读写性能下降的情况， 提高了NAND 的利用率， 有效提升了SSD的读写性能。 权利要求书2页 说明书7页 附图5页 CN 110018789 A 2019.07.16 CN 110018789 A 1.一种动态适配NAND的Tr和Tprom时间的方法， 其特征在于， 包括以下步骤： 下发读写描述符； 通过定时器统计对应的读写时间； 判断读写操作是否正常完成； 若未正常完成， 则动态计算适配时间， 并将适配时间配置到等待寄存器； 若正常完成， 计算读写时间与基准值的偏差是否满足要求； 在满足要求时， 执行下发读写描述符步骤； 在不满足要求时， 则动态计算适配时间， 并将适配时间配置到等待。

4、寄存器。 2.如权利要求1所述的动态适配NAND的Tr和Tprom时间的方法， 其特征在于， 所述动态 计算适配时间， 并将适配时间配置到等待寄存器步骤， 包括， 获取定时器实时统计的读写时间； 将读写时间作为适配时间， 并将适配时间配置到等待寄存器中。 3.如权利要求1所述的动态适配NAND的Tr和Tprom时间的方法， 其特征在于， 所述通过 定时器统计对应的读写时间步骤， 包括， 在发送读写描述符的同时， 开始定时器计时； 在读写描述符触发NFC的R/B中断时， 停止定时器计时， 得到读写时间。 4.如权利要求1所述的动态适配NAND的Tr和Tprom时间的方法， 其特征在于， 所述计算。

5、 读写时间与基准值的偏差是否满足要求步骤， 包括， 将获取到的读写时间与基准值相减得到实际偏差值； 将实际偏差值与预设偏差范围相比较， 确定偏差是否满足要求。 5.一种动态适配NAND的Tr和Tprom时间的装置， 其特征在于， 包括， 下发单元， 用于下发读写描述符； 计时单元， 用于通过定时器统计对应的读写时间； 完成判断单元， 用于判断读写操作是否正常完成； 动态适配单元， 在读写操作未正常完成时， 用于动态计算适配时间， 并将适配时间配置 到等待寄存器； 偏差判断单元， 用于若读写操作正常完成， 计算读写时间与基准值的偏差是否满足要 求， 在满足要求时， 执行下发单元； 在不满足要求时。

6、， 执行动态适配单元。 6.如权利要求5所述的动态适配NAND的Tr和Tprom时间的装置， 其特征在于， 所述动态 适配单元包括时间获取模块和时间适配模块， 所述时间获取模块， 用于获取定时器实时统计的读写时间； 所述时间适配模块， 用于将读写时间作为适配时间， 并将适配时间配置到等待寄存器 中。 7.如权利要求5所述的动态适配NAND的Tr和Tprom时间的装置， 其特征在于， 所述计时 单元包括开始计时模块和停止计时模块， 所述开始计时模块， 用于在发送读写描述符的同时， 开始定时器计时； 所述停止计时模块， 用于在读写描述符触发NFC的R/B中断时， 停止定时器计时， 得到读 写时间。。

7、 8.如权利要求5所述的动态适配NAND的Tr和Tprom时间的装置， 其特征在于， 所述偏差 权利要求书 1/2 页 2 CN 110018789 A 2 判断单元包括偏差计算模块和偏差比较模块， 所述偏差计算模块， 用于将获取到的读写时间与基准值相减得到实际偏差值； 所述偏差比较模块， 用于将实际偏差值与预设偏差范围相比较， 确定偏差是否满足要 求。 9.一种非临时性计算机可读存储介质， 其特征在于， 其上存储有计算机程序， 该程序被 处理器执行时实现如权利要求1-4中任一项所述的动态适配NAND的Tr和Tprom时间的方法。 10.一种固态硬盘动态适配NAND Tr和Tprom时间的系统。

8、， 其特征在于， 包括服务器， 人 工智能设备； 其中， 所述服务器包括存储器、 处理器及存储在所述存储器上并可在所述处理 器上运行的用于实现如权利要求1-4中任一项所述的动态适配NAND的Tr和Tprom时间的方 法的程序。 权利要求书 2/2 页 3 CN 110018789 A 3 动态适配NAND的Tr和Tprom时间的方法、 装置及存储介质 技术领域 0001 本发明涉及到固态硬盘数据读写领域， 特别是涉及到一种动态适配NAND的Tr和 Tprom时间的方法、 装置及存储介质。 背景技术 0002 NAND是一种非易失性存储技术， 即断电后仍能保存数据。 NAND分为两个部分， 一部。

9、 分为cache缓存寄存器， 另一部分为存储单元。 当需要写入或读出数据时， 都需要将数据先 放入cache缓存寄存器中， 再搬入NAND中。 0003 因为NAND本身的特性， Tr和Tprom时间可能会根据环境因素改变而改变， 设定特定 的适配时间并不能实时适配。 当设定的适配时间大于Tr或Tprom时间很多时， 会影响SSD读 写周期时间， 从而影响SSD性能。 当设定的适配时间小于Tr或Tprom时间时， 容易产生查询不 到NAND状态的情况， 严重时会导致数据传输错误。 0004 现有的技术方案是获取到NAND的Tr和Tprom时间后， 再通过软件手动配置硬件等 待NAND的Tr和T。

10、prom时间， 以达到适配的效果。 但是， 通过软件手动适配NAND的Tr和Tprom时 间存在着许多安全隐患， 且操作过于复杂。 0005 因此， 有必要根据实际的Tr和Tprom时间来动态调整适配时间， 保证固态硬盘读写 性能。 发明内容 0006 为了解决上述现有技术的缺陷， 本发明的目的是提供一种动态适配NAND的Tr和 Tprom时间的方法、 装置及存储介质， 动态适配Tr和Tprom时间， 提升固态硬盘的读写效率。 0007 为达到上述目的， 本发明的技术方案是： 0008 本发明提出来一种固态硬盘动态适配NAND Tr和Tprom时间的方法， 其特征在于， 包括以下步骤： 000。

11、9 下发读写描述符； 0010 通过定时器统计对应的读写时间； 0011 判断读写操作是否正常完成； 0012 若未正常完成， 则动态计算适配时间， 并将适配时间配置到等待寄存器； 0013 若正常完成， 计算读写时间与基准值的偏差是否满足要求； 0014 在满足要求时， 执行下发读写描述符步骤； 0015 在不满足要求时， 则动态计算适配时间， 并将适配时间配置到等待寄存器。 0016 进一步地， 所述动态计算适配时间， 并将适配时间配置到等待寄存器步骤， 包括， 0017 获取定时器实时统计的读写时间； 0018 将读写时间作为适配时间， 并将适配时间配置到等待寄存器中。 0019 进一步。

12、地， 所述通过定时器统计对应的读写时间步骤， 包括， 0020 在发送读写描述符的同时， 开始定时器计时； 说明书 1/7 页 4 CN 110018789 A 4 0021 在读写描述符触发NFC的R/B中断时， 停止定时器计时， 得到读写时间。 0022 进一步地， 所述计算读写时间与基准值的偏差是否满足要求步骤， 包括， 0023 将获取到的读写时间与基准值相减得到实际偏差值； 0024 将实际偏差值与预设偏差范围相比较， 确定偏差是否满足要求。 0025 本发明还提出一种固态硬盘动态适配NAND Tr和Tprom时间的装置， 包括， 0026 下发单元， 用于下发读写描述符； 0027。

13、 计时单元， 用于通过定时器统计对应的读写时间； 0028 完成判断单元， 用于判断读写操作是否正常完成； 0029 动态适配单元， 在读写操作未正常完成时， 用于动态计算适配时间， 并将适配时间 配置到等待寄存器； 0030 偏差判断单元， 用于若读写操作正常完成， 计算读写时间与基准值的偏差是否满 足要求， 在满足要求时， 执行下发单元； 在不满足要求时， 执行动态适配单元。 0031 进一步地， 所述动态适配单元包括时间获取模块和时间适配模块， 0032 所述时间获取模块， 用于获取定时器实时统计的读写时间； 0033 所述时间适配模块， 用于将读写时间作为适配时间， 并将适配时间配置到。

14、等待寄 存器中。 0034 进一步地， 所述计时单元包括开始计时模块和停止计时模块， 0035 所述开始计时模块， 用于在发送读写描述符的同时， 开始定时器计时； 0036 所述停止计时模块， 用于在读写描述符触发NFC的R/B中断时， 停止定时器计时， 得 到读写时间。 0037 进一步地， 所述偏差判断单元包括偏差计算模块和偏差比较模块， 0038 所述偏差计算模块， 用于将获取到的读写时间与基准值相减得到实际偏差值； 0039 所述偏差比较模块， 用于将实际偏差值与预设偏差范围相比较， 确定偏差是否满 足要求。 0040 本发明还提出了一种非临时性计算机可读存储介质， 其上存储有计算机程。

15、序， 该 程序被处理器执行时实现如上任一项所述的动态适配NAND的Tr和Tprom时间的方法。 0041 本发明还提出了一种固态硬盘动态适配NAND Tr和Tprom时间的系统， 包括服务 器， 人工智能设备； 其中， 所述服务器包括存储器、 处理器及存储在所述存储器上并可在所 述处理器上运行的用于实现如上任一项所述的动态适配NAND的Tr和Tprom时间的方法的程 序。 0042 本发明的有益效果是： 本方案通过获取实际的读写时间， 然后更加准确的动态适 配NAND的Tr和Tprom时间， 使得不会出现NAND因环境原因产生的Tr和Tprom时间的改变， 而 导致的SSD读写性能下降的情况，。

16、 提高了NAND的利用率， 有效提升了SSD的读写性能。 附图说明 0043 图1为NAND的结构原理图； 0044 图2为NAND的Tprom时间产生原理图； 0045 图3为NAND的Tr时间产生原理图； 0046 图4为本发明一实施例一种动态适配NAND的Tr和Tprom时间的方法的方法流程图； 说明书 2/7 页 5 CN 110018789 A 5 0047 图5为本发明通过定时器统计对应的读写时间步骤的具体流程图； 0048 图6为本发明动态计算适配时间， 并将适配时间配置到等待寄存器步骤的具体流 程图； 0049 图7为本发明计算读写时间与基准值的偏差是否满足要求步骤的具体流程图。

17、； 0050 图8为本发明另一实施例一种动态适配NAND的Tr和Tprom时间的装置的结构原理 框图； 0051 图9为本发明一种计时单元的结构原理框图； 0052 图10为本发明一种动态适配单元的结构原理框图； 0053 图11为本发明一种偏差判断单元的结构原理框图。 具体实施方式 0054 为阐述本发明的思想及目的， 下面将结合附图和具体实施例对本发明做进一步的 说明。 0055 下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完 整地描述， 显然， 所描述的实施例仅仅是本发明的一部分实施例， 而不是全部的实施例。 基 于本发明中的实施例， 本领域普通技术人员在没有。

18、作出创造性劳动前提下所获得的所有其 他实施例， 都属于本发明保护的范围。 0056 需要说明， 本发明实施例中所有方向性指示(诸如上、 下、 左、 右、 前、 后等)仅用于 解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、 运动情况等， 如果该特 定姿态发生改变时， 则该方向性指示也相应地随之改变， 所述的连接可以是直接连接， 也可 以是间接连接。 0057 另外， 在本发明中如涉及 “第一” 、“第二” 等的描述仅用于描述目的， 而不能理解为 指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。 由此， 限定有 “第一” 、 “第二” 的特征可以明示或者隐含地包括至少一个该。

19、特征。 另外， 各个实施例之间的技术方 案可以相互结合， 但是必须是以本领域普通技术人员能够实现为基础， 当技术方案的结合 出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在， 也不在本发明要求的保 护范围之内。 0058 如无特别说明， 本文中的 “/” 代表含义为 “或” 。 0059 NAND闪存是一种非易失性存储技术， 即断电后仍能保存数据。 0060 R/B： Ready/Busy， 中文解释为： 就绪/忙。 0061 参照图1-7， 本发明一具体实施例提出了一种动态适配NAND的Tr和Tprom时间的方 法， 包括以下步骤： 0062 S10、 下发读写描述符； 0063 S。

20、20、 通过定时器统计对应的读写时间； 0064 S30、 判断读写操作是否正常完成； 0065 若未正常完成， 则执行S40、 动态计算适配时间， 并将适配时间配置到等待寄存器； 0066 若正常完成， 则执行S50、 计算读写时间与基准值的偏差是否满足要求； 0067 在满足要求时， 重复执行步骤S10； 0068 在不满足要求时， 则执行步骤S40。 说明书 3/7 页 6 CN 110018789 A 6 0069 具体的， NAND结构如图1所示， NAND分为2部分， 一部分为cache缓存寄存器， 另一部 分为存储单元。 当需要写入或读出数据时， 都需要先将数据先放入cache缓。

21、存寄存器中， 再 搬入NAND中或从cache缓存寄存器读取。 0070 具体的， Tprom时间就是数据从cache缓存寄存器到NAND存储单元的内部写入时 间。 Tprom时间产生如图2所示， 当有数据需要写入NAND时， 通过命令序列告知NAND需要进行 Program操作， 并将需要写入NAND数据准备好， 放入NAND的cache中， 再经过Tprom后， NAND自 行从cache中将数据搬移到存储单元中。 0071 具体的， Tr时间就是从NAND存储单元的内部读出到cache寄存器的读取时间。 Tr时 间产生如图3所示， 当有数据需要写入NAND时， 通过命令序列告知NAND需。

22、要进行Read操作， 并将需要的NAND数据准备好， 经过Tr时间后， 放入NAND的cache中， 外部单元再从cache中读 取数据。 0072 由于NAND的特性， Tr和Tprom时间可能会根据环境因素改变而改变， 设定特定的等 待时间(适配时间)并不能实时适配， 当设定的等待时间大于Tr或Tprom时间很多时， 会影响 SSD读写周期时间， 从而影响SSD性能。 当设定的等待时间小于Tr或Tprom时间时， 容易产生 查询不到NAND状态的情况， 严重时会导致数据传输错误。 0073 对于步骤S10和S20， 通过定时器， 在下发描述符的时候进行计时， 同时NAND进行 读/写操作，。

23、 当描述符下发时NFC会触发NFC的R/B(READY/BUSY)的中断， 在触发中断后停止 计时， 得到的时间为读写时间， 读写时间用来适配Tr和Tprom时间恰为合适。 0074 参考图5， 步骤S20包括以下步骤： 0075 S21、 在发送读写描述符的同时， 开始定时器计时； 0076 S22、 在读写描述符触发NFC的R/B中断时， 停止定时器计时， 得到读写时间。 0077 对于步骤S21和S22， NFC全称为Nand flash controller， 用于操控NAND颗粒， 下发 读写描述符用于控制NAND进行数据的读写， 在下发读写描述符的同时， 考试定时器的计时， 在读写。

24、描述符触发NFC的R/B中断时， 停止定时器计时， 将该时间差作为读写时间， 用于后续 动态调整适配时间存放在等待寄存器中。 0078 对于步骤S30-S50， 通过判断读写操作是否完成来进一步判断是否需要调整适配 时间， 如果读写操作正常完成， 则可对适配时间进行调整也可不进行调整， 需要通过步骤 S50， 进一步判断读写时间与基准值的偏差大小， 根据偏差大小来确定是否需要进行调整， 而在读写未正常完成时， 则直接动态计算适配时间， 并将适配时间配置到等待寄存器， 其中 适配时间根据获取到的读写时间来确定， 可以跟随NAND的数据实际读写时间来动态调整， 快速将适配时间调整到与NAND的Tr。

25、和Tprom时间相适配， 提高SSD读写性能， 同时保证SSD读 写稳定性。 0079 参考图6， 步骤40， 包括以下步骤： 0080 S41、 获取定时器实时统计的读写时间； 0081 S42、 将读写时间作为适配时间， 并将适配时间配置到等待寄存器中。 0082 对于步骤S41-S42， 通过定时器计时获取实际读取时间， 再根据实际读写时间来动 态调整适配时间， 也就是将读写时间作为适配时间配置到等待寄存器中， 保证固态硬盘中 NAND数据读写的连续性和高效性。 0083 参考图7， 步骤S50， 包括以下步骤： 说明书 4/7 页 7 CN 110018789 A 7 0084 S51。

26、、 将获取到的读写时间与基准值相减得到实际偏差值； 0085 S52、 将实际偏差值与预设偏差范围相比较， 确定偏差是否满足要求。 0086 对于步骤S51-S52， 在判定读写操作正常完成后， 再将通过定时器统计到的读写时 间与基准值进行比较， 具体是计算出读写时间与基准值的偏差值， 再将偏差值与预设偏差 范围进行比较， 如果偏差值落在预设偏差范围内， 则代表偏差符合要求， 如果偏差值不在预 设偏差范围内， 则代表偏差不符合要求。 当偏差符合要求时， 重复进行数据读写也就是重复 执行步骤S10， 当偏差不符合要求时， 则需要执行步骤S40， 动态计算新的适配时间， 以保证 数据读写的高效进行。

27、。 0087 本方案通过获取实际的读写时间， 然后更加准确的动态适配NAND的Tr和Tprom时 间， 使得不会出现NAND因环境原因产生的Tr和Tprom时间的改变， 而导致的SSD读写性能下 降的情况， 提高了NAND的利用率， 有效提升了SSD的读写性能。 0088 参考图8-11， 本发明还提出一种盘动态适配NAND的Tr和Tprom时间的装置， 包括， 0089 下发单元10， 用于下发读写描述符； 0090 计时单元20， 用于通过定时器统计对应的读写时间； 0091 完成判断单元30， 用于判断读写操作是否正常完成； 0092 动态适配单元40， 在读写操作未正常完成时， 用于动。

28、态计算适配时间， 并将适配时 间配置到等待寄存器； 0093 偏差判断单元50， 用于若读写操作正常完成， 计算读写时间与基准值的偏差是否 满足要求， 在满足要求时， 执行下发单元10； 在不满足要求时， 执行动态适配单元40。 0094 具体的， NAND结构如图1所示， NAND分为2部分， 一部分为cache缓存寄存器， 另一部 分为存储单元。 当需要写入或读出数据时， 都需要先将数据先放入cache缓存寄存器中， 再 搬入NAND中或从cache缓存寄存器读取。 0095 具体的， Tprom时间就是数据从cache缓存寄存器到NAND存储单元的内部写入时 间。 Tprom时间产生如图。

29、2所示， 当有数据需要写入NAND时， 通过命令序列告知NAND需要进行 Program操作， 并将需要写入NAND数据准备好， 放入NAND的cache中， 再经过Tprom后， NAND自 行从cache中将数据搬移到存储单元中。 0096 具体的， Tr时间就是从NAND存储单元的内部读出到cache寄存器的读取时间。 Tr时 间产生如图3所示， 当有数据需要写入NAND时， 通过命令序列告知NAND需要进行Read操作， 并将需要的NAND数据准备好， 经过Tr时间后， 放入NAND的cache中， 外部单元再从cache中读 取数据。 0097 由于NAND的特性， Tr和Tprom。

30、时间可能会根据环境因素改变而改变， 设定特定的等 待时间(适配时间)并不能实时适配， 当设定的等待时间大于Tr或Tprom时间很多时， 会影响 SSD读写周期时间， 从而影响SSD性能。 当设定的等待时间小于Tr或Tprom时间时， 容易产生 查询不到NAND状态的情况， 严重时会导致数据传输错误。 0098 对于下发单元10和计时单元20， 通过定时器， 在下发描述符的时候进行计时， 同时 NAND进行读/写操作， 当描述符下发时NFC会触发NFC的R/B(READY/BUSY)的中断， 在触发中 断后停止计时， 得到的时间为读写时间， 读写时间用来适配Tr和Tprom时间恰为合适。 009。

31、9 参考图9， 计时单元20包括开始计时模块21和停止计时模块22。 0100 开始计时模块21， 用于在发送读写描述符的同时， 开始定时器计时； 说明书 5/7 页 8 CN 110018789 A 8 0101 停止计时模块22， 用于在读写描述符触发NFC的R/B中断时， 停止定时器计时， 得到 读写时间。 0102 对于开始计时模块21和停止计时模块22， NFC全称为Nand flash controller， 用 于操控NAND颗粒， 下发读写描述符用于控制NAND进行数据的读写， 在下发读写描述符的同 时， 考试定时器的计时， 在读写描述符触发NFC的R/B中断时， 停止定时器计。

32、时， 将该时间差 作为读写时间， 用于后续动态调整适配时间存放在等待寄存器中。 0103 对于完成判断单元30、 动态适配单元40和偏差判断单元50， 通过判断读写操作是 否完成来进一步判断是否需要调整适配时间， 如果读写操作正常完成， 则可对适配时间进 行调整也可不进行调整， 需要通过步骤S50， 进一步判断读写时间与基准值的偏差大小， 根 据偏差大小来确定是否需要进行调整， 而在读写未正常完成时， 则直接动态计算适配时间， 并将适配时间配置到等待寄存器， 其中适配时间根据获取到的读写时间来确定， 可以跟随 NAND的数据实际读写时间来动态调整， 快速将适配时间调整到与NAND的Tr和Tpr。

33、om时间相 适配， 提高SSD读写性能， 同时保证SSD读写稳定性。 0104 参考图10， 动态适配单元40包括时间获取模块41和时间适配模块42。 0105 时间获取模块41， 用于获取定时器实时统计的读写时间； 0106 时间适配模块42， 用于将读写时间作为适配时间， 并将适配时间配置到等待寄存 器中。 0107 对于获取模块41和时间适配模块42， 通过定时器计时获取实际读取时间， 再根据 实际读写时间来动态调整适配时间， 也就是将读写时间作为适配时间配置到等待寄存器 中， 保证固态硬盘中NAND数据读写的连续性和高效性。 0108 参考图11， 偏差判断单元50包括偏差计算模块51。

34、和偏差比较模块52。 0109 偏差计算模块51， 用于将获取到的读写时间与基准值相减得到实际偏差值； 0110 偏差比较模块52， 用于将实际偏差值与预设偏差范围相比较， 确定偏差是否满足 要求。 0111 对于偏差计算模块51和偏差比较模块52， 在判定读写操作正常完成后， 再将通过 定时器统计到的读写时间与基准值进行比较， 具体是计算出读写时间与基准值的偏差值， 再将偏差值与预设偏差范围进行比较， 如果偏差值落在预设偏差范围内， 则代表偏差符合 要求， 如果偏差值不在预设偏差范围内， 则代表偏差不符合要求。 当偏差符合要求时， 重复 进行数据读写也就是重复执行步骤S10， 当偏差不符合要。

35、求时， 则需要执行步骤S40， 动态计 算新的适配时间， 以保证数据读写的高效进行。 0112 本方案通过获取实际的读写时间， 然后更加准确的动态适配NAND的Tr和Tprom时 间， 使得不会出现NAND因环境原因产生的Tr和Tprom时间的改变， 而导致的SSD读写性能下 降的情况， 提高了NAND的利用率， 有效提升了SSD的读写性能。 0113 本发明还提出了一种固态硬盘动态适配NAND的Tr和Tprom时间的系统， 包括服务 器， 人工智能设备； 其中， 所述服务器包括存储器、 处理器及存储在所述存储器上并可在所 述处理器上运行的用于实现如上所述的动态适配NAND的Tr和Tprom时。

36、间的方法的程序。 存 储器可以是只读存储器(read-only memory， ROM)或可存储静态信息和指令的其它类型的 静态存储设备， 随机存取存储器(random access memory， RAM)或者可存储信息和指令的 其它类型的动态存储设备， 也可以是电可擦可编程只读存储器(Electrically Erasable 说明书 6/7 页 9 CN 110018789 A 9 Programmable Read-Only Memory， EEPROM)、 只读光盘(Compact Disc Read-Only Memory， CD-ROM)或其它光盘存储、 光碟存储(包括压缩光碟、。

37、 激光碟、 光碟、 数字通用光碟、 蓝光光碟 等)、 磁盘存储介质或者其它磁存储设备、 或者能够用于携带或存储具有指令或数据结构形 式的期望的程序代码并能够由计算机存取的任何其它介质， 但不限于此。 存储器可以是独 立存在， 通过通信总线与处理器相连接。 存储器也可以和处理器集成在一起。 0114 本发明还提出了一种非临时性计算机可读存储介质， 其上存储有计算机程序， 该 程序被处理器执行时实现如上所述的动态适配NAND的Tr和Tprom时间的方法。 所述存储介 质可以是前述服务器的内部存储单元， 例如服务器的硬盘或内存。 所述存储介质也可以是 所述设备的外部存储设备， 例如所述设备上配备的插。

38、接式硬盘， 智能存储卡(Smart Media Card,SMC)， 安全数字(Secure Digital,SD)卡， 闪存卡(Flash Card)等。 进一步地， 所述存 储介质还可以既包括所述设备的内部存储单元也包括外部存储设备。 0115 以上所述仅为本发明的优选实施例， 并非因此限制本发明的专利范围， 凡是利用 本发明说明书及附图内容所作的等效结构或等效流程变换， 或直接或间接运用在其他相关 的技术领域， 均同理包括在本发明的专利保护范围内。 说明书 7/7 页 10 CN 110018789 A 10 图1 图2 图3 说明书附图 1/5 页 11 CN 110018789 A 11 图4 图5 说明书附图 2/5 页 12 CN 110018789 A 12 图6 图7 说明书附图 3/5 页 13 CN 110018789 A 13 图8 图9 说明书附图 4/5 页 14 CN 110018789 A 14 图10 图11 说明书附图 5/5 页 15 CN 110018789 A 15 。