晶体管器件及其制造方法、显示基板、显示装置.pdf

《晶体管器件及其制造方法、显示基板、显示装置.pdf》由会员分享，可在线阅读，更多相关《晶体管器件及其制造方法、显示基板、显示装置.pdf（30页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910410880.2 (22)申请日 2019.05.16 (71)申请人 合肥京东方光电科技有限公司 地址 230012 安徽省合肥市铜陵北路2177 号 申请人 京东方科技集团股份有限公司 (72)发明人 宫奎李立孙伟张玉虎余雷 王宏伟徐茹 (74)专利代理机构 北京三高永信知识产权代理 有限责任公司 11138 代理人 杨广宇 (51)Int.Cl. H01L 27/12(2006.01) H01L 21/84(2006.01) (54)发明名称 晶体管器件及其制造。

2、方法、 显示基板、 显示 装置 (57)摘要 本申请公开了一种晶体管器件及其制造方 法、 显示基板、 显示装置， 属于半导体技术领域。 晶体管器件(01)包括： 衬底基板(011)， 以及位于 衬底基板(011)上的第一晶体管(012)和第二晶 体管(013)。 第一晶体管(012)包括第一有源层 (0121)， 第二晶体管(013)包括第二栅极(0132)， 第一有源层(0121)与第二栅极(0132)位于同层。 本申请简化了晶体管器件的制作工艺， 提高了生 产效率。 权利要求书3页 说明书14页 附图12页 CN 110098201 A 2019.08.06 CN 110098201 A 。

3、1.一种晶体管器件， 其特征在于， 所述晶体管器件(01)包括： 衬底基板(011)， 以及位于 所述衬底基板(011)上的第一晶体管(012)和第二晶体管(013)， 所述第一晶体管(012)包括第一有源层(0121)， 所述第二晶体管(013)包括第二栅极 (0132)， 所述第一有源层(0121)与所述第二栅极(0132)位于同层。 2.根据权利要求1所述的晶体管器件， 其特征在于， 所述第二晶体管(013)还包括第二 有源层(0131)， 所述第一有源层(0121)的材质与所述第二有源层(0131)的材质不同。 3.根据权利要求2所述的晶体管器件， 其特征在于， 所述第一有源层(012。

4、1)的材质包括 多晶硅， 所述第二有源层(0131)的材质包括氧化物半导体。 4.根据权利要求3所述的晶体管器件， 其特征在于， 所述第一有源层(0121)包括第一源 区(01211)、 第一沟道区(01212)和第一漏区(01213)， 所述第二晶体管(013)还包括： 目标多 晶硅(0133)块； 所述第一源区(01211)、 所述第一沟道区(01212)和所述第一漏区(01213)沿平行于所 述衬底基板(011)的方向依次排布； 所述目标多晶硅(0133)块和所述第二栅极(0132)沿远 离所述衬底基板(011)的方向依次排布， 且在所述衬底基板(011)上的正投影重合； 所述第 一有源。

5、层(0121)的所述第一沟道区(01212)的材质与所述目标多晶硅(0133)块的材质相 同。 5.根据权利要求1至4任一所述的晶体管器件， 其特征在于， 所述第一晶体管(012)为顶 栅结构， 所述第二晶体管(013)为底栅结构。 6.根据权利要求5所述的晶体管器件， 其特征在于， 所述第一晶体管(012)还包括第一 栅极(0122)， 所述第二晶体管(013)还包括第二有源层(0131)， 所述第一栅极(0122)与所述 第二有源层(0131)位于同层。 7.根据权利要求6所述的晶体管器件， 其特征在于， 所述第二有源层(0131)包括： 第二 源区(01311)、 第二沟道区(01312。

6、)和第二漏区(01313)； 所述第二源区(01311)、 所述第二沟道区(01312)和所述第二漏区(01313)沿平行于所 述衬底基板(011)的方向依次排布； 所述第二有源层(0131)中所述第二源区(01311)和所述 第二漏区(01313)的材质与所述第一栅极(0122)的材质相同。 8.根据权利要求6或7所述的晶体管器件， 其特征在于， 所述第二晶体管还包括： 第二栅 绝缘层(0134)、 第二源漏绝缘层(0135)和第二源漏极； 所述第二栅绝缘层(0134)位于所述第二栅极(0132)和所述第二有源层(0131)之间， 所 述第二源漏绝缘层(0135)位于所述第二有源层(0131。

7、)和所述第二源漏极之间； 所述第二栅绝缘层(0134)中远离所述衬底基板(011)的部分的材质包括： 第一氧化物， 所述第二源漏绝缘层(0135)中靠近所述衬底基板(011)的部分的材质包括： 第二氧化物。 9.一种晶体管器件的制造方法， 其特征在于， 所述方法包括： 在衬底基板上形成第一晶体管和第二晶体管； 其中， 所述第一晶体管包括第一有源层， 所述第二晶体管包括第二栅极， 且所述第一有 源层与所述第二栅极采用一次构图工艺制成。 10.根据权利要求9所述的方法， 其特征在于， 在衬底基板上形成第一晶体管和第二晶 体管， 包括： 在衬底基板上依次形成多晶硅材质层和导体材质层； 权利要求书 1。

8、/3 页 2 CN 110098201 A 2 采用一次构图工艺对所述多晶硅材质层和所述导体材质层进行处理， 得到多晶硅图案 和第二栅极， 其中， 所述多晶硅图案包括： 间隔的目标多晶硅块和辅助多晶硅块， 所述目标 多晶硅块和所述第二栅极沿远离所述衬底基板的方向依次排布， 且在所述衬底基板上的正 投影重合； 对所述辅助多晶硅块的部分区域进行掺杂处理， 得到所述第一有源层， 其中， 所述第一 有源层包括： 经过所述掺杂处理的第一源区和第一漏区， 以及未经过所述掺杂处理的第一 沟道区， 所述第一源区、 所述第一沟道区和所述第一漏区沿平行于所述衬底基板的方向依 次排布。 11.根据权利要求10所述的。

9、方法， 其特征在于， 所述采用一次构图工艺对所述多晶硅材 质层和所述导体材质层进行处理， 得到多晶硅图案和第二栅极， 包括： 在形成有所述多晶硅材质层和所述导体材质层的衬底基板上形成第一光刻胶图案， 所 述第一光刻胶图案包括： 间隔的第一胶区和第二胶区， 且所述第一胶区的光刻胶厚度小于 所述第二胶区的光刻胶厚度； 去除所述导体材质层中未被所述第一光刻胶图案覆盖的部分， 得到导体图案； 去除所述多晶硅材质层中未被所述第一光刻胶图案覆盖的部分， 得到所述多晶硅图 案； 去除所述第一胶区的光刻胶， 并减薄所述第二胶区的光刻胶， 得到第二光刻胶图案； 去除所述导体图案中未被所述第二光刻胶图案覆盖的部分。

10、， 得到所述第二栅极； 去除所述第二光刻胶图案。 12.根据权利要求9至11任一所述的方法， 其特征在于， 所述第一晶体管还包括第一栅 极， 所述第二晶体管还包括第二有源层， 所述第一栅极与所述第二有源层采用一次构图工 艺制成。 13.根据权利要求10或11所述的方法， 其特征在于， 所述第一晶体管还包括第一栅极， 所述第二晶体管还包括第二有源层， 所述在衬底基板上形成第一晶体管和第二晶体管， 还 包括： 在对所述辅助多晶硅块的部分区域进行掺杂处理前， 在形成有所述多晶硅图案和所述 第二栅极的衬底基板上， 形成氧化物半导体材质层； 采用一次构图工艺对所述氧化物半导体材质层进行处理， 得到所述第。

11、一栅极和所述第 二有源层。 14.根据权利要求13所述的方法， 其特征在于， 所述采用一次构图工艺对所述氧化物半 导体材质层进行处理， 得到所述第一栅极和所述第二有源层， 包括： 在形成有所述氧化物半导体材质层的衬底基板上形成第三光刻胶图案， 其中， 所述第 三光刻胶图案包括： 第三胶区、 第四胶区、 第五胶区和第六胶区， 所述第三胶区与所述第四 胶区存在间隔， 所述第四胶区、 所述第五胶区和所述第六胶区相连， 所述第三胶区、 所述第 四胶区和所述第六胶区的光刻胶厚度相同， 且所述第三胶区的光刻胶厚度小于所述第五胶 区的光刻胶厚度； 去除所述氧化物半导体材质层中未被所述第三光刻胶图案覆盖的部分。

12、， 得到氧化物半 导体图案； 去除所述第三胶区、 所述第四胶区和所述第六胶区的光刻胶， 并减薄所述第五胶区的 权利要求书 2/3 页 3 CN 110098201 A 3 光刻胶， 得到第四光刻胶图案； 对所述氧化物半导体图案中未被所述第四光刻胶图案覆盖的部分进行还原处理， 得到 所述第一栅极和所述第二有源层； 其中， 所述第二有源层包括： 经过所述还原处理的第二源 区和第二漏区， 以及未经过所述还原处理的第二沟道区， 且所述第二源区、 所述第二沟道区 和所述第二漏区沿平行于所述衬底基板的方向依次排布； 去除所述第四光刻胶图案。 15.根据权利要求14所述的方法， 其特征在于， 对所述辅助多晶。

13、硅块的部分区域进行掺 杂处理， 包括； 在得到所述氧化物半导体图案后， 以所述第三光刻胶图案为掩膜， 对所述辅助多晶硅 块的部分区域进行掺杂处理。 16.一种显示基板， 其特征在于， 所述显示基板包括权利要求1至8任一所述的晶体管器 件。 17.一种显示装置， 其特征在于， 所述显示装置包括权利要求16所述的显示基板。 权利要求书 3/3 页 4 CN 110098201 A 4 晶体管器件及其制造方法、 显示基板、 显示装置 技术领域 0001 本申请涉及半导体技术领域， 特别涉及一种晶体管器件及其制造方法、 显示基板、 显示装置。 背景技术 0002 晶体管器件在显示装置中具有重要的地位，。

14、 其中， 低温多晶硅氧化物(英文： Low temperature polycrystalline oxide； 简称： LTPO)晶体管器件是显示装置中一种较常见 的晶体管器件。 0003 LTPO晶体管器件包括： 衬底基板， 以及位于衬底基板上的低温多晶硅(英文： Low temperature poly silicon； 简称： LTPS)晶体管和氧化物晶体管。 其中， LTPS晶体管具有电 子迁移率高的优点， 氧化物晶体管具有漏电流较低的优点， 因此， LTPO晶体管器件同时具有 电子迁移率高和漏电流较低的优点。 0004 但是， 相关技术中生产LTPO晶体管器件的工艺复杂， 无法运用。

15、到大规模生产中。 发明内容 0005 本申请提供了一种晶体管器件及其制造方法、 显示基板、 显示装置， 可以解决现有 技术晶体管器件的工艺复杂， 无法运用到大规模生产中的问题， 所述技术方案如下： 0006 第一方面， 提供了一种晶体管器件晶体管器件， 该晶体管器件包括： 衬底基板， 以 及位于衬底基板上的第一晶体管和第二晶体管。 0007 第一晶体管包括第一有源层， 第二晶体管包括第二栅极， 第一有源层与第二栅极 位于同层。 0008 第二晶体管还包括第二有源层， 第一有源层的材质与第二有源层的材质不同。 0009 第一有源层的材质包括多晶硅， 第二有源层的材质包括氧化物半导体。 0010 。

16、第一有源层包括第一源区、 第一沟道区和第一漏区， 第二晶体管还包括： 目标多晶 硅块。 0011 第一源区、 第一沟道区和第一漏区沿平行于衬底基板的方向依次排布； 目标多晶 硅块和第二栅极沿远离衬底基板的方向依次排布， 且在衬底基板上的正投影重合； 第一有 源层的第一沟道区的材质与目标多晶硅块的材质相同。 0012 可选地， 第一晶体管为顶栅结构， 第二晶体管为底栅结构。 0013 第一晶体管还包括第一栅极， 第二晶体管还包括第二有源层， 第一栅极与第二有 源层位于同层。 0014 可选地， 第二有源层包括： 第二源区、 第二沟道区和第二漏区。 第二源区、 第二沟道 区和第二漏区沿平行于衬底基。

17、板的方向依次排布； 第二有源层中第二源区和第二漏区的材 质与第一栅极的材质相同。 0015 可选地， 第一晶体管还包括： 第一栅绝缘层、 第一源漏绝缘层和第一源漏极， 第二 晶体管还包括： 第二栅绝缘层、 第二源漏绝缘层和第二源漏极。 说明书 1/14 页 5 CN 110098201 A 5 0016 第一栅绝缘层位于第一栅极和有源层之间， 第二栅绝缘层位于第二栅极和第二有 源层之间； 0017 第一源漏绝缘层位于第一有源层和第一源漏极之间， 第二源漏绝缘层位于第二有 源层和第二源漏极之间。 0018 可选地， 第二栅绝缘层中远离衬底基板的部分的材质包括： 第一氧化物， 第二源漏 绝缘层中靠。

18、近衬底基板的部分的材质包括： 第二氧化物。 0019 可选地， 第二栅绝缘层中靠近衬底基板的部分的材质包括： 第一非氧化物， 第二源 漏绝缘层中远离衬底基板的部分的材质包括： 第二非氧化物。 0020 可选地， 第一栅绝缘层的材质与第二栅绝缘层的材质相同， 第一源漏绝缘层的材 质与第二源漏绝缘层的材质相同。 0021 可选地， 该晶体管器件还包括： 覆盖层。 0022 第二方面， 提供了一种晶体管器件的制作方法， 该方法包括： 0023 在衬底基板上形成第一晶体管和第二晶体管。 0024 其中， 第一晶体管包括第一有源层， 第二晶体管包括第二栅极， 且第一有源层与第 二栅极采用一次构图工艺制成。

19、。 0025 可选地， 第二晶体管还包括第二有源层， 第一有源层的材质与第二有源层的材质 不同。 0026 可选地， 第一有源层的材质包括多晶硅， 第二有源层的材质包括氧化物半导体。 0027 在衬底基板上形成第一晶体管和第二晶体管， 包括： 0028 在衬底基板上依次形成多晶硅材质层和导体材质层； 0029 采用一次构图工艺对多晶硅材质层和导体材质层进行处理， 得到多晶硅图案和第 二栅极， 其中， 多晶硅图案包括： 间隔的目标多晶硅块和辅助多晶硅块， 目标多晶硅块和第 二栅极沿远离衬底基板的方向依次排布， 且在衬底基板上的正投影重合； 0030 对辅助多晶硅块的部分区域进行掺杂处理， 得到第。

20、一晶体管的有源层， 其中， 第一 有源层包括： 经过掺杂处理的第一源区和第一漏区， 以及未经过掺杂处理的第一沟道区， 第 一源区、 第一沟道区和第一漏区沿平行于衬底基板的方向依次排布。 0031 采用一次构图工艺对多晶硅材质层和导体材质层进行处理， 得到多晶硅图案和第 二栅极， 包括： 0032 在形成有多晶硅材质层和导体材质层的衬底基板上形成第一光刻胶图案， 第一光 刻胶图案包括： 间隔的第一胶区和第二胶区， 且第一胶区的光刻胶厚度小于第二胶区的光 刻胶厚度； 0033 去除导体材质层中未被第一光刻胶图案覆盖的部分， 得到导体图案； 0034 去除多晶硅材质层中未被第一光刻胶图案覆盖的部分，。

21、 得到多晶硅图案； 0035 去除第一胶区的光刻胶， 并减薄第二胶区的光刻胶， 得到第二光刻胶图案； 0036 去除导体图案中未被第二光刻胶图案覆盖的部分， 得到第二栅极； 0037 去除第二光刻胶图案。 0038 可选地， 第一晶体管为顶栅结构， 第二晶体管为底栅结构。 0039 可选地， 第一晶体管还包括第一栅极， 第二晶体管还包括第二有源层， 第一栅极与 第二有源层采用一次构图工艺制成。 说明书 2/14 页 6 CN 110098201 A 6 0040 在衬底基板上形成第一晶体管和第二晶体管， 还包括： 0041 在对辅助多晶硅块的部分区域进行掺杂处理前， 在形成有多晶硅图案和第二栅。

22、极 的衬底基板上， 形成氧化物半导体材质层； 0042 采用一次构图工艺对氧化物半导体材质层进行处理， 得到第一栅极和第二有源 层。 0043 采用一次构图工艺对氧化物半导体材质层进行处理， 得到第一栅极和第二有源 层， 包括： 0044 在形成有氧化物半导体材质层的衬底基板上形成第三光刻胶图案， 其中， 第三光 刻胶图案包括： 第三胶区、 第四胶区、 第五胶区和第六胶区， 第三胶区与第四胶区存在间隔， 第四胶区、 第五胶区和第六胶区相连， 第三胶区、 第四胶区和第六胶区的光刻胶厚度相同， 且第三胶区的光刻胶厚度小于第五胶区的光刻胶厚度； 0045 去除氧化物半导体材质层中未被第三光刻胶图案覆。

23、盖的部分， 得到氧化物半导体 图案； 0046 去除第三胶区、 第四胶区和第六胶区的光刻胶， 并减薄第五胶区的光刻胶， 得到第 四光刻胶图案； 0047 对氧化物半导体图案中未被第四光刻胶图案覆盖的部分进行还原处理， 得到第一 栅极和第二有源层； 其中， 第二有源层包括： 经过还原处理的第二源区和第二漏区， 以及未 经过还原处理的第二沟道区， 且第二源区、 第二沟道区和第二漏区沿平行于衬底基板的方 向依次排布； 0048 去除第四光刻胶图案。 0049 对辅助多晶硅块的部分区域进行掺杂处理， 包括； 0050 在得到氧化物半导体图案后， 以第三光刻胶图案为掩膜， 对辅助多晶硅块的部分 区域进行。

24、掺杂处理。 0051 在衬底基板上形成第一晶体管和第二晶体管， 还包括： 0052 在形成氧化物半导体材质层前， 在形成有多晶硅图案和第二栅极的衬底基板上形 成栅绝缘图案； 0053 在得到第一栅极和第二有源层后， 在形成有第一栅极和第二有源层的衬底基板 上， 依次形成源漏绝缘图案和源漏导电图案； 0054 其中， 栅绝缘图案包括： 第一晶体管的第一栅绝缘层和第二晶体管的第二栅绝缘 层， 源漏绝缘图案包括： 第一晶体管的第一源漏绝缘层和第二晶体管的第二源漏绝缘层， 源 漏导电图案包括： 第一晶体管的第一源漏极和第二晶体管的第二源漏极。 0055 第三方面， 提供了一种显示基板， 所述显示基板包。

25、括第一部分所述的晶体管器件。 0056 本申请提供的技术方案带来的有益效果至少包括： 0057 本发明实施例提供的晶体管器件中， 第一晶体管的第一有源层与第二晶体管的第 二栅极位于同层， 因此， 可以通过一次构图工艺同时得到第一有源层和第二栅极。 而传统工 艺中， 第一有源层与第二栅极位于不同层， 需要通过多次构图工艺制作第一有源层和第二 栅极。 与传统工艺相比， 本发明实施例提供的晶体管器件结构的制作工艺较简单， 提高了生 产效率。 说明书 3/14 页 7 CN 110098201 A 7 附图说明 0058 为了更清楚地说明本发明实施例中的技术方案， 下面将对实施例描述中所需要使 用的附。

26、图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本申请的一些实施例， 对于 本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他 的附图。 0059 图1是本发明实施例提供的一种晶体管器件的结构示意图； 0060 图2是本发明实施例提供的另一种晶体管器件的结构示意图； 0061 图3是本发明实施例提供的一种晶体管器件的制造方法的流程图； 0062 图4是本发明实施例提供的另一种晶体管器件的制造方法的流程图； 0063 图5是本发明实施例提供的一种晶体管的制造过程示意图； 0064 图6是本发明实施例提供的一种晶体管的制造过程示意图； 0065 图7是本发明实。

27、施例提供的一种晶体管的制造过程示意图； 0066 图8是本发明实施例提供的一种晶体管的制造过程示意图； 0067 图9是本发明实施例提供的一种晶体管的制造过程示意图； 0068 图10是本发明实施例提供的一种晶体管的制造过程示意图； 0069 图11是本发明实施例提供的一种晶体管的制造过程示意图； 0070 图12是本发明实施例提供的一种晶体管的制造过程示意图； 0071 图13是本发明实施例提供的一种晶体管的制造过程示意图； 0072 图14是本发明实施例提供的一种晶体管的制造过程示意图； 0073 图15是本发明实施例提供的一种晶体管的制造过程示意图； 0074 图16是本发明实施例提供的。

28、一种晶体管的制造过程示意图； 0075 图17是本发明实施例提供的一种晶体管的制造过程示意图； 0076 图18是本发明实施例提供的一种晶体管的制造过程示意图； 0077 图19是本发明实施例提供的一种晶体管的制造过程示意图； 0078 图20是本发明实施例提供的一种晶体管的制造过程示意图； 0079 图21是本发明实施例提供的一种晶体管的制造过程示意图； 0080 图22是本发明实施例提供的一种晶体管的制造过程示意图； 0081 图23是本发明实施例提供的一种晶体管的制造过程示意图； 0082 图24是本发明实施例提供的一种晶体管的制造过程示意图； 0083 图25是本发明实施例提供的一种晶。

29、体管的制造过程示意图； 0084 图26是本发明实施例提供的一种晶体管的制造过程示意图； 0085 图27是本发明实施例提供的一种晶体管的制造过程示意图； 0086 图28为相关技术提供的一种晶体管器件的结构示意图。 具体实施方式 0087 为使本申请的目的、 技术方案和优点更加清楚， 下面将结合附图对本申请实施方 式作进一步地详细描述。 0088 由于相关技术中生产LTPO晶体管器件的工艺复杂， 无法运用到大规模生产中， 本 发明实施例提供一种晶体管器件， 制造该晶体管器件的工艺较简单， 可用于晶体管器件的 说明书 4/14 页 8 CN 110098201 A 8 大规模生产中。 0089。

30、 示例地， 图1为本发明实施例提供的一种晶体管器件的结构示意图， 如图1所示， 该 晶体管器件包括： 衬底基板011， 以及位于衬底基板上的第一晶体管012和第二晶体管013。 0090 第一晶体管012包括第一有源层0121， 第二晶体管013包括第二栅极0132。 其中， 第 一有源层0121与第二栅极0132位于同层。 0091 综上所述， 由于本发明实施例提供的晶体管器件中， 第一晶体管的第一有源层与 第二晶体管的第二栅极位于同层， 因此， 可以通过一次构图工艺同时得到第一有源层和第 二栅极。 而传统工艺中， 第一有源层与第二栅极位于不同层， 需要通过多次构图工艺制作第 一有源层和第二。

31、栅极。 与传统工艺相比， 本发明实施例提供的晶体管器件结构的制作工艺 较简单， 提高了生产效率。 0092 图2为本发明实施例提供的另一种晶体管器件的结构示意图， 如图2所示， 在图1的 基础上， 上述晶体管器件中的第二晶体管013还可以包括第二有源层0131。 第二有源层0131 的材质与第一有源层0121的材质可以相同也可以不同， 本发明实施例对此不作限定。 示例 地， 本发明实施例中以第二有源层0131的材质与第一有源层0121的材质不同， 且第二有源 层0131的材质包括多晶硅， 而第一有源层0121的材质包括氧化物半导体为例。 可选地， 也可 以是第二有源层0131的材质包括氧化物半。

32、导体， 而第一有源层0121的材质包括多晶硅， 本 发明实施例对此不作限定。 0093 另外， 第一有源层0121可以包括： 第一源区01211、 第一沟道区01212和第一漏区 01213， 第二晶体管013还包括： 目标多晶硅块0133。 0094 第一源区01211、 第一沟道区01212和第一漏区01213沿平行于衬底基板011的方向 依次排布。 目标多晶硅块0133和第二栅极0132沿远离衬底基板011的方向依次排布， 且在衬 底基板011上的正投影重合。 第一有源层0121的第一沟道区01212的材质与目标多晶硅块 0133的材质相同。 由于本发明实施例中以第一有源层0121的材质。

33、包括多晶硅为例， 因此第 一有源层0121的第一沟道区01212的材质可以为多晶硅， 目标多晶硅0133的材质也可以为 多晶硅。 第一源区01211和第一漏区01213的材质可以相同， 比如， 第一源区01211和第一漏 区01213的材质均包括： 掺杂有P型离子(如硼离子和砷离子等)或N型离子(如磷离子和镓离 子等)的多晶硅。 0095 由于本发明实施例中， 第二晶体管包括材质与第一沟道区的材质相同的目标多晶 硅块， 且第一有源层与第二栅极位于同层， 因此， 可以采用一次构图工艺制成第一有源层、 第二栅极和目标多晶硅块。 0096 示例地， 第二栅极的材质可以为导体材质， 如纯金属(如银、 。

34、铝、 钼、 铜)， 或者多种 金属层叠层材质(如铝/钼， 铜/钼等)。 在制作第一有源层、 第二栅极和目标多晶硅块时， 可 以首先在衬底基板上依次形成多晶硅材质层和导体材质层； 之后采用一次构图工艺对多晶 硅材质层和导体材质层进行处理， 得到多晶硅图案和第二栅极， 其中， 多晶硅图案包括： 间 隔的目标多晶硅块和辅助多晶硅块， 目标多晶硅块和第二栅极沿远离衬底基板的方向依次 排布， 且在衬底基板上的正投影重合； 最后， 对辅助多晶硅块的部分区域进行掺杂处理， 得 到第一晶体管的有源层， 其中， 第一有源层包括： 经过掺杂处理的第一源区和第一漏区， 以 及未经过掺杂处理的第一沟道区， 第一源区、。

35、 第一沟道区和第一漏区沿平行于衬底基板的 方向依次排布。 说明书 5/14 页 9 CN 110098201 A 9 0097 其中， 在采用一次构图工艺对多晶硅材质层和导体材质层进行处理时， 可以首先 在形成有多晶硅材质层和导体材质层的衬底基板上形成第一光刻胶图案， 第一光刻胶图案 包括： 间隔的第一胶区和第二胶区， 且第一胶区的光刻胶厚度小于第二胶区的光刻胶厚度； 然后， 去除导体材质层中未被第一光刻胶图案覆盖的部分， 得到导体图案； 再去除多晶硅材 质层中未被第一光刻胶图案覆盖的部分， 得到多晶硅图案； 再去除第一胶区的光刻胶， 并减 薄第二胶区的光刻胶， 得到第二光刻胶图案； 再去除导。

36、体图案中未被第二光刻胶图案覆盖 的部分， 得到第二栅极； 最后去除第二光刻胶图案即可。 0098 可选地， 第一晶体管012和第二晶体管013可以都为顶栅结构， 或者第一晶体管012 和第二晶体管013都为底栅结构， 或者第一晶体管012和第二晶体管013中一个为顶栅结构 而另一个为底栅结构， 本发明实施例对此不做限定。 本发明实施例以第一晶体管012为顶栅 结构， 而第二晶体管013为底栅结构为例。 0099 在图2所示的晶体管器件中， 第一晶体管012还包括第一栅极0122， 第二晶体管013 还包括第二有源层0131， 第一栅极0122与第二有源层0131位于同层。 这样一来， 在制造晶。

37、体 管器件时， 可以通过一次构图工艺得到第一栅极和第二有源层。 而传统工艺中， 第一栅极和 第二有源层位于不同层， 因此， 需要使用多次构图工艺分别制作出第一栅极和第二有源层。 与传统工艺相比， 本发明实施例进一步简化了晶体管器件的制作工艺， 提高了生产晶体管 器件的效率。 0100 可选地， 第二有源层0131包括： 第二源区01311、 第二沟道区01312和第二漏区 01313。 第二源区01311、 第二沟道区01312和第二漏区01313沿平行于衬底基板011的方向依 次排布。 第二有源层0131中的第二源区01311和第二漏区01313的材质与第一栅极0122的材 质相同。 010。

38、1 由于本发明实施例中， 第二有源层中的第二源区和第二漏区的材质与第一栅极的 材质相同， 且第二有源层与第一栅极位于同层， 因此， 可以首先在衬底基板上形成氧化物半 导体材质层， 之后采用一次构图工艺对该氧化物半导体材质层进行处理， 即可得到第二有 源层和第一栅极。 0102 在采用一次构图工艺对该氧化物半导体材质层进行处理时， 可以首先在形成有氧 化物半导体材质层的衬底基板上形成第三光刻胶图案， 其中， 第三光刻胶图案包括： 第三胶 区、 第四胶区、 第五胶区和第六胶区， 第三胶区与第四胶区存在间隔， 第四胶区、 第五胶区和 第六胶区相连， 第三胶区、 第四胶区和第六胶区的光刻胶厚度相同， 。

39、且第三胶区的光刻胶厚 度小于第五胶区的光刻胶厚度； 然后， 可以去除氧化物半导体材质层中未被第三光刻胶图 案覆盖的部分， 得到氧化物半导体图案； 再去除第三胶区、 第四胶区和第六胶区的光刻胶， 并减薄第五胶区的光刻胶， 得到第四光刻胶图案； 再对氧化物半导体图案中未被第四光刻 胶图案覆盖的部分进行还原处理， 得到第一栅极和第二有源层； 其中， 第二有源层包括： 经 过还原处理的第二源区和第二漏区， 以及未经过还原处理的第二沟道区， 且第二源区、 第二 沟道区和第二漏区沿平行于衬底基板的方向依次排布； 最后去除第四光刻胶图案即可。 0103 请继续参考图2， 第一晶体管012还可以包括： 第一栅。

40、绝缘层0124、 第一源漏绝缘层 0125和第一源漏极(包括第一源极0126和第一漏极0127)。 第二晶体管013还包括： 第二栅绝 缘层0134、 第二源漏绝缘层0135和第二源漏极(包括第二源极0136和第二漏极0137)。 0104 第一栅绝缘层0124位于第一栅极0122和第一有源层0121之间， 第二栅绝缘层0134 说明书 6/14 页 10 CN 110098201 A 10 位于第二栅极0132和第二有源层0131之间。 第一源漏绝缘层0125位于第一有源层0121和第 一源漏极之间， 第二源漏绝缘层0135位于第二有源层0131和第二源漏极之间。 其中， 第一源 极0126。

41、通过第一栅绝缘层0124和第一源漏绝缘层0125上的过孔， 与第一有源层0121的第一 源区01211电连接； 第一漏极0127通过第一栅绝缘层0124和第一源漏绝缘层0125上的过孔， 与第一有源层0121的第一漏区01212电连接。 第二源漏极可以包括第二源极0136和第二漏 极0137， 第二源极0136通过第二源漏绝缘层0135上的过孔与第二有源层0131的第二源区 01311电连接， 第二漏极0137通过第二源漏绝缘层0135上的过孔与第二有源层0131的第二 漏区01313电连接。 0105 可选地， 第二栅绝缘层0134中远离衬底基板011的部分的材质包括： 第一氧化物。 第二源。

42、漏绝缘层0135中靠近衬底基板011的部分的材质包括： 第二氧化物。 第一氧化物与第 二氧化物可以相同， 也可以不同， 本发明实施例对此不作限定。 示例地， 本发明实施例中以 第一氧化物与第二氧化物相同， 且均为二氧化硅为例， 可选地， 第一氧化物与第二氧化物也 可以均为氮氧化硅。 0106 本发明实施例中， 第二栅绝缘层0134中远离衬底基板011的部分的材质均包括氧 化物， 第二源漏绝缘层0135中靠近衬底基板011的部分的材质包括氧化物， 也即第二栅绝缘 层0134和第二源漏绝缘层0135中靠近第二有源层0131的部分的材质均包括氧化物。 在第二 有源层的材质包括氧化物半导体时， 在第二。

43、栅绝缘层和第二源漏绝缘层中氧化物的作用 下， 第二有源层较不容易被还原， 因此， 可以保证第二有源层的特性， 提高晶体管器件的使 用寿命。 0107 可选地， 第二栅绝缘层0134中靠近衬底基板011的部分的材质包括： 第一非氧化 物， 第二源漏绝缘层0135中远离衬底基板011的部分的材质包括： 第二非氧化物。 第一非氧 化物的材质与第二非氧化物的材质可以相同也可以不同， 本发明实施例对此不做限定。 示 例地， 本发明实施例中以第一非氧化物与第二非氧化物相同， 且均为氮化硅为例。 由于非氧 化物的绝缘性高于氧化物的绝缘性， 因此， 在第二栅绝缘层中加入第一非氧化物和在第二 源漏绝缘层中加入第。

44、二非氧化物， 有利于提高第二栅绝缘层和第二源漏极绝缘层的绝缘 性， 保证晶体管器件的正常工作。 0108 可选地， 第一氧化物和第一非氧化物之间具有过渡绝缘层， 该过渡绝缘层的材质 可以为氮氧化硅或氮化硅等绝缘材质， 这样一来， 可以进一步提高第一栅绝缘层的绝缘性。 0109 可选地， 第一栅绝缘层0124的材质与第二栅绝缘层0134的材质相同， 第一源漏绝 缘层0125的材质与第二源漏绝缘层0135的材质相同。 由于第一栅绝缘层与第二栅绝缘层位 于同层且材质相同， 因此， 在形成第一栅绝缘层和第二栅绝缘层时， 可以首先在衬底基板上 形成第一绝缘材质层， 之后， 在该第一绝缘材质层上形成一些过。

45、孔， 即可同时得到第一栅绝 缘层和第二栅绝缘层。 由于第一源漏绝缘层与第二源漏绝缘层位于同层且材质相同， 因此， 在形成第一源漏绝缘层和第二源漏绝缘层时， 可以首先在衬底基板上形成第二绝缘材质 层， 之后， 在该第二绝缘材质层上形成一些过孔， 即可同时得到第一源漏绝缘层和第二源漏 绝缘层。 0110 第一源漏极和第二源漏极也位于同层， 若第一源漏极和第二源漏极的材质也相 同， 则第一源漏极和第二源漏极也可以同时形成。 0111 另外， 图2中的晶体管器件还可以包括： 覆盖层017。 第一晶体管012和第二晶体管 说明书 7/14 页 11 CN 110098201 A 11 013在衬底基板0。

46、11上的正投影均位于覆盖层017在衬底基板011上的正投影内。 覆盖层017 的材质可以为无机材质， 也可以为有机材质。 若覆盖层017的材质为无机材质， 则该覆盖层 可以为氮化硅层， 或者二氧化硅层， 或者氮化硅层和二氧化硅层的复合层。 0112 本发明实施例中提供的晶体管器件包括第一晶体管和第二晶体管， 且本发明实施 例中以晶体管器件包括一个第一晶体管和一个第二晶体管为例， 可选地， 该晶体管器件中 第一晶体管的个数可以为大于或等于1的任意数值(如2、 3或4等)， 第二晶体管的个数也可 以为大于或等于1的任意数值(如2、 3或4等)， 本发明实施例对此不作限定。 0113 综上所述， 由。

47、于本发明实施例提供的晶体管器件中， 第一晶体管的第一有源层与 第二晶体管的第二栅极位于同层， 因此， 可以通过一次构图工艺同时得到第一有源层和第 二栅极。 而传统工艺中， 第一有源层与第二栅极位于不同层， 需要通过多次构图工艺制作第 一有源层和第二栅极。 与传统工艺相比， 本发明实施例提供的晶体管器件结构的制作工艺 较简单， 提高了生产效率。 0114 另外， 本发明实施例提供的晶体管器件中第一晶体管与第二晶体管的总厚度与单 个晶体管(第一晶体管或者第二晶体管)相同， 且制作两种晶体管所需的构图工艺次数与制 作单个晶体管所需的构图工艺次数相同， 与传统工艺相比， 本发明实施例大大简化了晶体 管。

48、器件的制作工艺， 能够应用于晶体管器件的大规模生产中。 0115 图3为本发明实施例提供的一种晶体管器件的制造方法的流程图， 该方法可以用 来制作本发明实施例所提供的晶体管器件(如图1或图2所示晶体管器件)， 如图3所示， 该晶 体管器件的制造方法包括： 0116 步骤301、 在衬底基板上形成第一晶体管和第二晶体管。 0117 其中， 第一晶体管包括第一有源层， 第二晶体管包括第二栅极， 且第一有源层与第 二栅极采用一次构图工艺制成。 0118 综上所述， 由于本发明实施例提供的方法所制造的晶体管器件中， 第一晶体管的 第一有源层与第二晶体管的第二栅极位于同层， 因此， 可以通过一次构图工艺。

49、同时得到第 一有源层和第二栅极。 而传统工艺中， 第一有源层与第二栅极位于不同层， 需要通过多次构 图工艺制作第一有源层和第二栅极。 与传统工艺相比， 本发明实施例提供的晶体管器件结 构的制作工艺较简单， 提高了生产效率。 0119 图4为本发明实施例提供的另一种晶体管器件的制造方法的流程图， 如图4所示， 该晶体管器件的制造方法包括： 0120 步骤401、 在衬底基板上依次形成多晶硅材质层和导体材质层。 0121 在步骤401中， 可以首先在衬底基板上形成非晶硅材质层， 之后对该非晶硅材质层 进行处理以得到多晶硅材质层， 再在该多晶硅材质层上形成导体材质层。 0122 其中， 在衬底基板上。

50、形成非晶硅材质层时， 可以采用涂覆、 物理气相沉积(英文： Physical Vapor Deposition； 简称： PVD)或化学气相沉积(英文： Chemical Vapor Deposition； 简称： CVD)等方法在衬底基板上形成一层非晶硅材质， 得到非晶硅材质层。 其 中， PVD包括： 磁控溅射或热蒸发等物理沉积方法， CVD包括离子体增强化学气相沉积法(英 文： Plasma Enhanced Chemical Vapor Deposition； 简称： PECVD)等化学沉积方法。 0123 在将非晶硅材质层处理为多晶硅材质层时， 可以采用激光镭射的方式(或者其他 方式。