应用于三维闪存的应变硅沟道及其制备方法.pdf

《应用于三维闪存的应变硅沟道及其制备方法.pdf》由会员分享，可在线阅读，更多相关《应用于三维闪存的应变硅沟道及其制备方法.pdf（13页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910315825.5 (22)申请日 2019.04.19 (71)申请人 华中科技大学 地址 430074 湖北省武汉市洪山区珞喻路 1037号 (72)发明人 缪向水钱航童浩 (74)专利代理机构 华中科技大学专利中心 42201 代理人 许恒恒李智 (51)Int.Cl. H01L 27/11521(2017.01) H01L 27/11556(2017.01) H01L 29/10(2006.01) H01L 29/161(2006.01) H01L 29/78(。

2、2006.01) H01L 29/788(2006.01) H01L 21/336(2006.01) (54)发明名称 一种应用于三维闪存的应变硅沟道及其制 备方法 (57)摘要 本发明属于半导体存储器领域， 具体公开了 一种应用于三维闪存的应变硅沟道及其制备方 法， 其中应用于三维闪存的应变硅沟道由Si原子 与Ge原子构成； 该应变硅沟道设置在用于构成三 维闪存存储器的闪存存储串上， 任意一个所述闪 存存储串均呈三维堆叠结构垂直设置在衬底上。 本发明通过对沟道材料的具体组分及相应沉积 工艺等进行改进， 可解决现有技术中三维闪存存 储器其沟道工艺存在的开态电流低， 以及堆叠层 数增加面临的驱动。

3、及器件均一性等难题， 本发明 利用应变硅技术进行垂直沟道的制备， 可以有效 提高沟道载流子迁移率并且弥补沟道掺杂引起 的库伦相互作用。 权利要求书2页 说明书5页 附图5页 CN 110148597 A 2019.08.20 CN 110148597 A 1.一种应用于三维闪存的应变硅沟道， 其特征在于， 所述应变硅沟道由Si原子与Ge原 子构成； 该应变硅沟道设置在用于构成三维闪存存储器的闪存存储串上， 任意一个所述闪 存存储串均呈三维堆叠结构垂直设置在衬底上。 2.如权利要求1所述应用于三维闪存的应变硅沟道， 其特征在于， 位于所述应变硅沟道 正下方处的Si衬底上， 具有Ge的过渡层， 该。

4、过渡层是由Si原子与Ge原子构成的， 该过渡层中 Ge原子的原子百分含量呈梯度变化， 其中越靠近Si衬底区域Ge原子的原子百分含量越低， 越远离Si衬底区域Ge原子的原子百分含量越高。 3.如权利要求1所述应用于三维闪存的应变硅沟道， 其特征在于， 所述应变硅沟道中Ge 的原子百分含量为2040， 优选为30。 4.一种具有应变硅沟道的三维闪存存储器的制备方法， 其特征在于， 包括以下步骤： S1： 在Si衬底上进行多层膜沉积， 多层膜结构由绝缘层与牺牲层交替沉积形成； 在多层 膜堆叠结构中进行深孔刻蚀， 形成暴露垂直衬底的垂直通孔； S2： 利用化学气相沉积在所述垂直通孔表面依次形成阻挡层、。

5、 存储层和隧穿层三层结 构； S3： 对所述垂直通孔进行各向异性刻蚀， 直至在衬底中形成凹槽， 接着， 在凹槽中填充 沟道材料； 具体为： 在凹槽中外延形成Ge的过渡层， 该过渡层是由Si原子与Ge原子构成的， 该过渡层中Ge原子的原子百分含量呈梯度变化， 其中越远离Si衬底部分Ge原子的原子百分 含量越低， 越靠近Si衬底部分Ge原子的原子百分含量越高； 然后， 在所述Ge的过渡层上继续 沉积形成由Si原子与Ge原子构成的SiGe材料， 从而形成位于所述垂直通孔中的应变硅沟 道； S4： 对多层堆叠结构采用刻蚀工艺， 将多层膜堆叠中的牺牲层去除； S5： 完成栅电极材料的填充， 继而形成多个。

6、并联的闪存存储串， 形成三维闪存存储阵 列。 5.一种具有应变硅沟道的三维闪存存储器的制备方法， 其特征在于， 包括以下步骤： S1： 在Si衬底上进行多层膜沉积， 该多层膜是由绝缘层与多晶硅栅电极交替沉积形成 的三维堆叠结构； 接着， 在该多层膜的堆叠结构中通过深孔刻蚀形成暴露衬底的垂直通孔； S2： 在所述垂直通孔中进行各向同性刻蚀， 在通孔内的栅电极层中向内刻蚀形成向内 的凹槽； 然后， 进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层； 接着， 制备非晶硅形 成浮栅； 然后， 进行通孔的各向异性刻蚀， 在通孔中沉积二氧化硅， 形成氧化物-硅-氧化物 的整体浮栅存储结构； S3： 对通孔进。

7、行各向异性刻蚀， 直至在衬底中形成凹槽， 接着， 在凹槽中填充沟道材料； 具体为： 在凹槽中外延形成Ge的过渡层， 该过渡层是由Si原子与Ge原子构成的， 该过渡层中 Ge原子的原子百分含量呈梯度变化， 其中越远离Si衬底部分Ge原子的原子百分含量越低， 越靠近Si衬底部分Ge原子的原子百分含量越高； 然后， 在所述Ge的过渡层上继续沉积形成 由Si原子与Ge原子构成的SiGe材料， 从而形成位于所述垂直通孔中的应变硅沟道。 6.一种非易失性三维闪存存储器， 其特征在于， 包括衬底以及垂直位于该衬底上的多 个闪存存储串， 任意一个所述闪存存储串均包含呈三维堆叠结构的多个闪存存储单元， 每 个所。

8、述闪存存储单元均包含栅电极、 半导体沟道和电荷存储介质层； 所述半导体沟道具体为应变硅沟道， 它们设置在用于构成三维闪存存储器的闪存存储 权利要求书 1/2 页 2 CN 110148597 A 2 串上， 这些应变硅沟道具体为由Si原子与Ge原子构成的SiGe材料。 7.如权利要求6所述非易失性三维闪存存储器， 其特征在于， 在任意一个所述闪存存储 串的两端均设置有选通晶体管； 该非易失性三维闪存存储器还包括多个字线， 这些字线均 与所述多个闪存存储串一一对应， 一个所述字线连接一个所述闪存存储串； 该非易失性三 维闪存存储器还包括位线， 该位线与所述多个闪存存储串的栅电极平面连接。 8.如。

9、权利要求6所述非易失性三维闪存存储器， 其特征在于， 位于所述应变硅沟道正下 方处的Si衬底， 具有Ge的过渡层， 该过渡层是由Si原子与Ge原子构成的， 该过渡层中Ge原子 的原子百分含量呈梯度变化， 其中越靠近Si衬底区域Ge原子的原子百分含量越低， 越远离 Si衬底区域Ge原子的原子百分含量越高。 9.如权利要求6所述非易失性三维闪存存储器， 其特征在于， 所述应变硅沟道中Ge的原 子百分含量为2040， 优选为30。 权利要求书 2/2 页 3 CN 110148597 A 3 一种应用于三维闪存的应变硅沟道及其制备方法 技术领域 0001 本发明属于半导体存储器制造领域， 更具体地，。

10、 涉及一种应用于三维闪存的应变 硅沟道及其制备方法， 尤其涉及三维闪存存储器制备中半导体沟道的结构及制备工艺。 背景技术 0002 随着微电子产业的发展， 半导体存储器件需要具有更高的集成密度。 关于半导体 存储器件， 因为它们的集成密度在决定产品价格方面是非常重要的， 即高密度集成是非常 重要的。 尤其是存储器件来说， 对于传统的二维及平面半导体存储器件， 因为它们的集成密 度主要取决于单个存储器件所占的单位面积， 集成度非常依赖于掩膜工艺的好坏。 但是， 即 使不断用昂贵的工艺设备来提高掩膜工艺精度， 集成密度的提升依旧是非常有限的。 三维 闪存需要采用全新的器件结构以及工艺制程， 其中存。

11、在诸多工艺难题。 0003 在三维闪存存储器中， 沟道的制备非常重要， 其中对于器件阵列工作过程中需要 沟道中能够提供足够到的电流密度以及单个单元皆具有相应的开关特性， 因此来说， 随着 堆叠层数的增加， 单个存储串上需要驱动的器件不断增大， 传统的硅沟道将会无法满足因 此阻碍存储器层数的增加。 本发明旨在开发三维闪存存储器中的应变硅沟道， 大幅提高沟 道载流子迁移率， 满足堆叠层数增加的需求。 并且该技术有利于制备均一稳定的沟道， 从而 保证器件在高密度堆叠下的沟道稳定性。 发明内容 0004 针对现有技术的以上缺陷或改进需求， 本发明的目的在于提供一种应用于三维闪 存的应变硅沟道及其制备方。

12、法， 其中通过对沟道材料的具体组分及相应沉积工艺等进行改 进， 可解决现有技术中三维闪存存储器其沟道工艺存在的开态电流低， 以及堆叠层数增加 面临的驱动及器件均一性等难题， 本发明利用应变硅技术进行垂直沟道的制备， 可以有效 提高沟道载流子迁移率并且弥补沟道掺杂引起的库伦相互作用。 本发明通过将SiGe应变硅 沟道中Ge原子优选控制为20atom40atom， 能够有效增强电子迁移率； 例如， 当应变硅 沟道中Ge含量达到30atom， 电子迁移率可以提升120。 0005 为实现上述目的， 按照本发明的一个方面， 提供了一种应用于三维闪存的应变硅 沟道， 其特征在于， 所述应变硅沟道由Si原。

13、子与Ge原子构成； 该应变硅沟道设置在用于构成 三维闪存存储器的闪存存储串上， 任意一个所述闪存存储串均呈三维堆叠结构垂直设置在 衬底上。 0006 作为本发明的进一步优选， 位于所述应变硅沟道正下方处的Si衬底上， 具有Ge的 过渡层， 该过渡层是由Si原子与Ge原子构成的， 该过渡层中Ge原子的原子百分含量呈梯度 变化， 其中越靠近Si衬底区域Ge原子的原子百分含量越低， 越远离Si衬底区域Ge原子的原 子百分含量越高。 0007 作为本发明的进一步优选， 所述应变硅沟道中Ge的原子百分含量为2040， 优选为30。 说明书 1/5 页 4 CN 110148597 A 4 0008 按照。

14、本发明的另一方面， 本发明提供了一种具有应变硅沟道的三维闪存存储器的 制备方法， 其特征在于， 包括以下步骤： 0009 S1： 在Si衬底上进行多层膜沉积， 多层膜结构由绝缘层与牺牲层交替沉积形成； 在 多层膜堆叠结构中进行深孔刻蚀， 形成暴露垂直衬底的垂直通孔； 0010 S2： 利用化学气相沉积在所述垂直通孔表面依次形成阻挡层、 存储层和隧穿层三 层结构； 0011 S3： 对所述垂直通孔进行各向异性刻蚀， 直至在衬底中形成凹槽， 接着， 在凹槽中 填充沟道材料； 具体为： 在凹槽中外延形成Ge的过渡层， 该过渡层是由Si原子与Ge原子构成 的， 该过渡层中Ge原子的原子百分含量呈梯度变。

15、化， 其中越远离Si衬底部分Ge原子的原子 百分含量越低， 越靠近Si衬底部分Ge原子的原子百分含量越高； 然后， 在所述Ge的过渡层上 继续沉积形成由Si原子与Ge原子构成的SiGe材料， 从而形成位于所述垂直通孔中的应变硅 沟道； 0012 S4： 对多层堆叠结构采用刻蚀工艺， 将多层膜堆叠中的牺牲层去除； 0013 S5： 完成栅电极材料的填充， 继而形成多个并联的闪存存储串， 形成三维闪存存储 阵列。 0014 按照本发明的再一方面， 本发明提供了一种具有应变硅沟道的三维闪存存储器的 制备方法， 其特征在于， 包括以下步骤： 0015 S1： 在Si衬底上进行多层膜沉积， 该多层膜是由。

16、绝缘层与多晶硅栅电极交替沉积 形成的三维堆叠结构； 接着， 在该多层膜的堆叠结构中通过深孔刻蚀形成暴露衬底的垂直 通孔； 0016 S2： 在所述垂直通孔中进行各向同性刻蚀， 在通孔内的栅电极层中向内刻蚀形成 向内的凹槽； 然后， 进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层； 接着， 制备非晶 硅形成浮栅； 然后， 进行通孔的各向异性刻蚀， 在通孔中沉积二氧化硅， 形成氧化物-硅-氧 化物的整体浮栅存储结构； 0017 S3： 对通孔进行各向异性刻蚀， 直至在衬底中形成凹槽， 接着， 在凹槽中填充沟道 材料； 具体为： 在凹槽中外延形成Ge的过渡层， 该过渡层是由Si原子与Ge原子构成的，。

17、 该过 渡层中Ge原子的原子百分含量呈梯度变化， 其中越远离Si衬底部分Ge原子的原子百分含量 越低， 越靠近Si衬底部分Ge原子的原子百分含量越高； 然后， 在所述Ge的过渡层上继续沉积 形成由Si原子与Ge原子构成的SiGe材料， 从而形成位于所述垂直通孔中的应变硅沟道。 0018 按照本发明的又一方面， 本发明提供了一种非易失性三维闪存存储器， 其特征在 于， 包括衬底以及垂直位于该衬底上的多个闪存存储串， 任意一个所述闪存存储串均包含 呈三维堆叠结构的多个闪存存储单元， 每个所述闪存存储单元均包含栅电极、 半导体沟道 和电荷存储介质层； 0019 所述半导体沟道具体为应变硅沟道， 它们。

18、设置在用于构成三维闪存存储器的闪存 存储串上， 这些应变硅沟道具体为由Si原子与Ge原子构成的SiGe材料。 0020 作为本发明的进一步优选， 在任意一个所述闪存存储串的两端均设置有选通晶体 管； 该非易失性三维闪存存储器还包括多个字线， 这些字线均与所述多个闪存存储串一一 对应， 一个所述字线连接一个所述闪存存储串； 该非易失性三维闪存存储器还包括位线， 该 位线与所述多个闪存存储串的栅电极平面连接。 说明书 2/5 页 5 CN 110148597 A 5 0021 作为本发明的进一步优选， 位于所述应变硅沟道正下方处的Si衬底， 具有Ge的过 渡层， 该过渡层是由Si原子与Ge原子构成。

19、的， 该过渡层中Ge原子的原子百分含量呈梯度变 化， 其中越靠近Si衬底区域Ge原子的原子百分含量越低， 越远离Si衬底区域Ge原子的原子 百分含量越高。 0022 作为本发明的进一步优选， 所述应变硅沟道中Ge的原子百分含量为2040， 优选为30。 0023 通过本发明所构思的以上技术方案， 与现有技术相比， 总体来说能够取得以下有 益效果： 0024 第一， 该发明中的应变硅沟道， 与非晶硅相比具有更高的载流子迁移率， 可以使得 器件获得更高的开态电流， 从而满足器件高密度堆叠的要求。 0025 第二， 该发明中应变硅工艺技术， 利用衬底进行外延制备技术， 有效加速工艺进 程。 0026。

20、 第三， 应变硅沟道的制备过程能够保证工艺过程中沟道的均一性， 有效提高存储 阵列的均一性。 0027 本发明中的应变硅沟道， 可以采用全局应变硅工艺在衬底表面形成均匀的应变硅 层， 具体说来， 可以在硅衬底上首先外延生长Ge组分的渐变过渡层(该渐变过渡层的最上部 分即对应着固定组分的驰豫SiGe层)， 然后再生长应变硅沟道， 并且在过渡外延完成后增加 一次化学机械抛光， 以改变表面粗糙度。 也就是说， 本发明通过在Si衬底上优选设置便于 SiGe应变硅沟道沉积的过渡层， 并使过渡层中Ge原子的原子百分含量呈梯度变化， 越靠近 Si衬底区域Ge原子的原子百分含量越低， 越远离Si衬底区域Ge原。

21、子的原子百分含量越高， 然后再在过渡层上沉积SiGe应变硅沟道， 能够便于SiGe应变硅沟道沉积。 0028 生长过渡层需要在一定尺寸之内(沿厚度方向一般为50200nm)， 实现由Si到 SiGe的过渡。 本发明制备得到的应变沟道， 属于全局应变， 其载流子迁移率随SiGe应变硅沟 通中Ge含量的不同而有很大差异。 本发明通过将SiGe应变硅沟道中Ge原子优选控制为 20atom40atom， 随着SiGe应变硅沟通中Ge含量的提高， 电子迁移率得到增强， 当Ge含 量达到30atom， 电子迁移率可以提升120； 而当SiGe应变硅沟道中Ge原子低于20atom 时， 由于应变影响不够， 。

22、无法有利提升电子迁移率； 当SiGe应变硅沟道中Ge原子高于 40atom时， 由于存在过多的晶格缺陷， 也无法有利电子迁移率。 附图说明 0029 图1是本发明中三维闪存沟道的结构示意图。 0030 图2至图5是本发明中三维闪存沟道各个制备阶段的结构示意图； 其中， 图2为利用 光刻进行深孔刻蚀形成通孔的结构示意图， 图3为继续刻蚀形成凹槽的结构示意图， 图4为 在凹槽中沉积Ge的过渡层的结构示意图， 图5为在过渡层之上沉积生长应变硅沟道的结构 示意图。 0031 图中各附图标记的含义如下： 01为绝缘层， 02为牺牲层， 10为衬底， 11为凹槽， 20为 过渡层， 30为应变硅沟道。 说。

23、明书 3/5 页 6 CN 110148597 A 6 具体实施方式 0032 为了使本发明的目的、 技术方案及优点更加清楚明白， 以下结合附图及实施例， 对 本发明进行进一步详细说明。 应当理解， 此处所描述的具体实施例仅仅用以解释本发明， 并 不用于限定本发明。 此外， 下面所描述的本发明各个实施方式中所涉及到的技术特征只要 彼此之间未构成冲突就可以相互组合。 0033 本发明中应用于三维闪存的应变硅沟道及其制备方法， 可应用于三维闪存存储器 的制造， 所述三维闪存可包括： 多个垂直方向的三维存储串， 每一个三维存储串包含半导体 沟道， 半导体沟道的长度由存储器三维堆叠的层数决定。 所述应。

24、变硅沟道为衬底诱生应变， 在沟道硅材料生长过程中， 利用衬底进行工艺改进， 一般为在两个方向上形成大小相当的 应力。 其中， 单个闪存存储串包含垂直沟道， 可以由深孔刻蚀后形成通孔， 并在通孔底部完 成应变技术的衬底工艺， 然后在其上形成应变硅沟道。 0034 实施例1 0035 本发明中三维闪存存储器， 具有垂直沟道结构， 整体结构包含： 衬底； 垂直于衬底 的多个闪存存储串； 单个存储闪存串包含一个垂直的存储沟道。 0036 对于三维闪存存储沟道的制备工艺步骤包含以下过程： 0037 步骤一： 如参考图2所示， 在衬底上进行多层膜沉积， 多层膜结构由绝缘层与牺牲 层交替沉积形成， 其中01。

25、为绝缘层， 02为牺牲层， 形成的多层膜结构； 在多层膜堆叠结构中 利用光刻进行深孔刻蚀， 形成通孔； 0038 由于多层膜结构是三维堆叠结构， 纵向深度较传统二维器件来说高度方向上更 深， 因此上述穿过多层膜结构并使衬底暴露的通孔一般也被直接称为深孔。 0039 步骤二： 如参考图3所示， 在上述深孔中向下刻蚀， 形成凹槽11； 0040 步骤三： 如参考图4所示， 在形成凹槽中沉积Ge的过渡层20， 并且在过渡层的沉积 过程中， 调整硅锗比例(即， 在外延形成Ge过渡层的过程中， Si与Ge比例可以根据沉积区域 目标的Ge原子百分含量进行调整)， 使Ge原子的原子百分含量呈梯度变化， 越靠。

26、近凹槽底部 的区域Ge原子的原子百分含量越低， 越远离凹槽底部的区域Ge原子的原子百分含量越高； 0041 步骤四： 如参考图5所示， 在过渡层之上沉积生长应变硅沟道。 图5中的应变硅沟道 30将继续沉积直至填满深孔。 0042 整体具有应变硅沟道的三维闪存存储器的制备方法， 包括以下步骤： 0043 S1： 在Si衬底上进行多层膜沉积， 多层膜结构由绝缘层与牺牲层交替沉积形成； 在 多层膜堆叠结构中进行深孔刻蚀， 形成暴露垂直衬底的垂直通孔； 0044 S2： 利用化学气相沉积在所述垂直通孔表面依次形成阻挡层、 存储层和隧穿层三 层结构； 0045 S3： 对所述垂直通孔进行各向异性刻蚀， 。

27、直至在衬底中形成凹槽， 接着， 在凹槽中 填充沟道材料； 具体为： 在凹槽中外延形成Ge的过渡层， 该过渡层是由Si原子与Ge原子构成 的， 该过渡层中Ge原子的原子百分含量呈梯度变化， 其中越远离Si衬底部分Ge原子的原子 百分含量越低， 越靠近Si衬底部分Ge原子的原子百分含量越高； 然后， 在所述Ge的过渡层上 继续沉积形成由Si原子与Ge原子构成的SiGe材料， 从而形成位于所述垂直通孔中的应变硅 沟道； 0046 S4： 对多层堆叠结构采用刻蚀工艺， 将多层膜堆叠中的牺牲层去除； 说明书 4/5 页 7 CN 110148597 A 7 0047 S5： 完成栅电极材料的填充， 继而。

28、形成多个并联的闪存存储串， 形成三维闪存存储 阵列。 0048 当然， 具有应变硅沟道的三维闪存存储器， 还可以采用具有如下步骤的制备方法： 0049 S1： 在Si衬底上进行多层膜沉积， 该多层膜是由绝缘层与多晶硅栅电极交替沉积 形成的三维堆叠结构； 接着， 在该多层膜的堆叠结构中通过深孔刻蚀形成暴露衬底的垂直 通孔； 0050 S2： 在所述垂直通孔中进行各向同性刻蚀， 在通孔内的栅电极层中向内刻蚀形成 向内的凹槽； 然后， 进行氧化铝或者二氧化硅的化学气相沉积形成阻隔层； 接着， 制备非晶 硅形成浮栅； 然后， 进行通孔的各向异性刻蚀， 在通孔中沉积二氧化硅， 形成氧化物-硅-氧 化物的。

29、整体浮栅存储结构； 0051 S3： 对通孔进行各向异性刻蚀， 直至在衬底中形成凹槽， 接着， 在凹槽中填充沟道 材料； 具体为： 在凹槽中外延形成Ge的过渡层， 该过渡层是由Si原子与Ge原子构成的， 该过 渡层中Ge原子的原子百分含量呈梯度变化， 其中越远离Si衬底部分Ge原子的原子百分含量 越低， 越靠近Si衬底部分Ge原子的原子百分含量越高； 然后， 在所述Ge的过渡层上继续沉积 形成由Si原子与Ge原子构成的SiGe材料， 从而形成位于所述垂直通孔中的应变硅沟道。 0052 并且， 进一步的， 在任意一个闪存存储串的两端可以均设置有选通晶体管(选通晶 体管与存储单元结构类似， 均包括。

30、栅电极、 半导体沟道、 电荷存储介质层)； 另外， 本发明中 Ge原子的原子百分含量呈梯度变化的过渡层， 可以作为存储串底部源极选通晶体管的沟 道。 每个闪存存储串还可以独立的对应于一个字线， 一个字线连接一个闪存存储串； 并且， 多个闪存存储串同时对应的栅电极平面可以与同一条位线连接。 0053 本发明中衬底是采用硅衬底， 三维闪存存储器中绝缘层、 牺牲层等所采用的具体 材料及细节结构设置等， 均可参考现有技术。 0054 本领域的技术人员容易理解， 以上所述仅为本发明的较佳实施例而已， 并不用以 限制本发明， 凡在本发明的精神和原则之内所作的任何修改、 等同替换和改进等， 均应包含 在本发明的保护范围之内。 说明书 5/5 页 8 CN 110148597 A 8 图1 说明书附图 1/5 页 9 CN 110148597 A 9 图2 说明书附图 2/5 页 10 CN 110148597 A 10 图3 说明书附图 3/5 页 11 CN 110148597 A 11 图4 说明书附图 4/5 页 12 CN 110148597 A 12 图5 说明书附图 5/5 页 13 CN 110148597 A 13 。