半导体器件及其形成方法.pdf

《半导体器件及其形成方法.pdf》由会员分享，可在线阅读，更多相关《半导体器件及其形成方法.pdf（17页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910122162.5 (22)申请日 2019.02.19 (30)优先权数据 2018-026770 2018.02.19 JP (71)申请人 住友电气工业株式会社 地址 日本大阪府 申请人 住友电工光电子器件创新株式会社 (72)发明人 菅原健太野濑幸则 (74)专利代理机构 北京天昊联合知识产权代理 有限公司 11112 代理人 张苏娜樊晓焕 (51)Int.Cl. H01L 29/20(2006.01) H01L 29/49(2006.01) H01L 21/3。

2、35(2006.01) H01L 29/778(2006.01) (54)发明名称 半导体器件及其形成方法 (57)摘要 本发明披露了一种半导体器件以及形成该 半导体器件的方法。 高电子迁移率晶体管(HEMT) 类型的半导体器件具有位于半导体层上的双层 SiN膜， 其中第一SiN膜通过低压化学气相沉积 (LPCVD)技术形成， 而第二SiN膜通过等离子体辅 助CVD(p-CVD)技术形成。 另外， 栅极具有双金属 布置方式， 其中一种金属包含镍(Ni)作为肖特基 金属， 另一种金属不含Ni且覆盖前一种金属。 本 发明的特征在于： 所述第一金属与半导体层接 触， 但与第二SiN膜分离。 权利要求。

3、书2页 说明书7页 附图7页 CN 110176492 A 2019.08.27 CN 110176492 A 1.一种高电子迁移率晶体管(HEMT)类型的半导体器件， 包括： 设置于衬底上的半导体层； 设置于所述半导体层上的第一氮化硅(SiN)膜， 该第一SiN膜具有开口； 设置于所述第一SiN膜上的第二SiN膜， 该第二SiN膜具有与所述第一SiN膜中的所述开 口完全重叠并覆盖所述开口的另一开口； 以及 包含第一金属和第二金属的栅极， 所述第一金属包含镍(Ni)， 而所述第二金属不包含 Ni， 所述第一金属与暴露于所述第一SiN膜的所述开口中的所述半导体层接触， 但所述第一 金属与所述第二。

4、SiN膜分离， 所述第二金属覆盖所述第一金属并填充所述第二SiN膜中的所 述另一开口。 2.根据权利要求1所述的半导体器件， 其中所述第一金属的厚度小于所述第一SiN膜和所述第二SiN膜的总厚度。 3.根据权利要求2所述的半导体器件， 其中所述第一SiN膜的厚度为10nm至60nm， 并且所述第二SiN膜的厚度为20nm至80nm。 4.根据权利要求1所述的半导体器件， 其中所述第一金属中的镍的厚度为50nm。 5.根据权利要求4所述的半导体器件， 其中所述第一金属还包括位于Ni上的阻挡金属， 所述Ni与所述半导体层直接接触， 所 述阻挡金属为钛(Ti)、 铂(Pt)和钯(Pd)中的一者且其厚。

5、度为10nm。 6.根据权利要求1所述的半导体器件， 其中所述第二金属是厚度为200nm至500nm的金(Au)。 7.根据权利要求1所述的半导体器件， 其中所述第一SiN膜的折射率大于2.2， 但是所述第二SiN膜的折射率小于2.1。 8.根据权利要求1所述的半导体器件， 其中所述第一SiN膜的紧实度大于所述第二SiN膜。 9.根据权利要求1所述的半导体器件， 其中所述第一金属部分覆盖所述第一SiN膜中的所述开口的边缘， 但是所述第一金属 与所述第二SiN膜物理分离。 10.一种形成高电子迁移率晶体管(HEMT)类型的半导体器件的方法， 所述方法包括如 下步骤： 在衬底上外延生长半导体层； 。

6、通过低压化学气相沉积(LPCVD)技术在所述半导体层上沉积第一氮化硅(SiN)膜； 通过等离子体辅助化学气相沉积(p-CVD)技术在所述第一SiN膜上沉积第二SiN膜； 通过使用包含氟(F)的反应性气体依次选择性蚀刻所述第二SiN膜和所述第一SiN膜， 从而在所述第一SiN膜中形成开口并在所述第二SiN膜中形成另一开口， 所述第二SiN膜中 的所述另一开口与所述第一SiN膜中的所述开口重叠并将其完全覆盖； 在所述第一SiN膜的第一开口中沉积包含镍(Ni)的第一金属， 所述第一金属完全覆盖 暴露于所述第一开口中的所述半导体层， 并且所述第一金属不与所述第二SiN膜接触； 以及 沉积第二金属， 以。

7、覆盖所述第一金属并填充所述第二SiN膜中的第二开口， 所述第一金 属和所述第二金属形成所述半导体器件的栅极。 权利要求书 1/2 页 2 CN 110176492 A 2 11.根据权利要求10所述的方法， 其中所述第一金属的厚度小于所述第一SiN膜和所述第二SiN膜的总厚度。 12.根据权利要求10所述的方法， 其中在高于650的第一沉积温度下沉积所述第一SiN膜， 但是在低于350的沉积温 度下沉积所述第二SiN膜。 13.根据权利要求10所述的方法， 通过使用包含F的反应性气体的反应性离子蚀刻(RIE)并在所述第一SiN膜和所述第二 SiN膜的共同条件下进行所述开口和所述另一开口的形成步。

8、骤。 14.根据权利要求10所述的方法， 其中沉积所述第一金属的步骤依次沉积Ni以及位于所述Ni上的阻挡金属。 15.根据权利要求10所述的方法， 其中沉积所述第二金属的步骤使所述第二金属在所述第二SiN膜的围绕所述另一开口 的部分上延伸。 16.根据权利要求10所述的方法， 其中沉积所述第一金属的步骤将所述第一金属沉积于所述第一SiN膜的所述开口的边 缘， 但是所述第一金属与所述第二SiN膜分离。 权利要求书 2/2 页 3 CN 110176492 A 3 半导体器件及其形成方法 0001 相关申请的交叉引用 0002 本申请基于并要求2018年2月19日提交的日本专利申请No.2018-。

9、026770的优先 权， 该申请的全部内容以引用方式并入本文。 技术领域 0003 本发明涉及半导体器件， 尤其涉及主要由氮化物半导体材料制成的半导体器件， 并且涉及形成该半导体器件的方法。 背景技术 0004 主要由氮化物半导体材料制成的高电子迁移率晶体管(HEMT)类型的半导体器件 在本领域中为人们所熟知， 并逐渐进入实际应用阶段。 现有日本专利文献公开No.JP2017- 059621A和JP2004-022773A披露了具有氮化镓(GaN)层和层叠在GaN层上的氮化铝镓 (AlGaN)层的HEMT， 其中氮化镓(GaN)层和氮化铝镓(AlGaN)层在其之间的界面处诱导产生 二维电子气(。

10、2DEG)， 从而显示出HEMT的优异调制性能。 0005 这种由氮化物半导体材料制成的HEMT通常提供包含镍(Ni)的栅极， 从而实现与氮 化物半导体层间的良好肖特基接触。 当这种HEMT还包括氮化硅(SiN)膜以通过物理和化学 方式保护栅极时， Ni原子易于扩散至SiN膜中而形成硅化镍， 这可改变栅极的形状。 例如， 当 栅极的长度小于200nm时； Ni扩散可能会使栅极的一部分丢失， 从而降低HEMT的性能， 例如 栅极电阻升高， 栅漏电流升高等。 因此， 需要防止Ni扩散至SiN膜中。 发明内容 0006 本发明的一个方面涉及高电子迁移率晶体管(HEMT)类型的半导体器件。 该半导体 。

11、器件包括设置在衬底上的半导体层、 设置在半导体层上的第一氮化硅(SiN)膜、 设置在第一 SiN膜上的第二SiN膜、 包含镍(Ni)的第一金属、 以及包括第一金属和第二金属的栅极。 第一 SiN膜具有开口， 并且第二SiN膜具有另一开口， 其中第二SiN膜中的开口与第一SiN膜中的 开口重叠并将其覆盖。 栅极中的第一金属与从第一SiN膜的开口中露出的半导体层接触， 但 第一金属与第二SiN膜分离。 第二金属覆盖第一金属并且填充第二SiN膜中的另一开口。 0007 本发明的另一方面涉及形成高电子迁移率晶体管(HEMT)类型的半导体器件的方 法。 该方法包括如下步骤： (a)在衬底上外延生长半导体。

12、层； (b)通过低压化学气相沉积 (LPCVD)技术在半导体层上沉积第一氮化硅(SiN)膜； (c)通过等离子体辅助化学气相沉积 (p-CVD)技术在第一SiN膜上沉积第二SiN膜； (d)通过使用包含氟(F)的反应性气体依次选 择性蚀刻第二SiN膜和第一SiN膜， 从而在第一SiN膜中形成开口并在第二SiN膜中形成另一 开口， 其中第二SiN膜中的另一开口与第一SiN膜中的开口重叠并将其完全覆盖； (e)在第一 SiN膜的第一开口中沉积包含镍(Ni)的第一金属； 以及(f)沉积第二金属， 以覆盖第一金属 并填充第二SiN膜中的第二开口。 在本发明的半导体器件中， 第一金属和第二金属形成栅 极。

13、。 本发明方法的一个特征为： 如此进行第一金属的沉积， 使得第一金属覆盖暴露于第一开 说明书 1/7 页 4 CN 110176492 A 4 口中的半导体层， 而不与第二SiN膜接触。 附图说明 0008 参考附图， 从对本发明的优选实施方案进行的以下详细描述中， 将更好地理解前 述和其他目的、 方面和优点， 其中： 0009 图1为根据本发明第一实施方案的半导体器件的截面视图； 0010 图2A至图2C为图1所示半导体器件在器件形成方法的各步骤中的截面视图； 0011 图3A和图3B为半导体器件在图2C所示步骤之后的所述方法的各步骤中的截面视 图； 0012 图4A和图4B为半导体器件在图。

14、3B所示步骤之后的所述方法的各步骤中的截面视 图； 0013 图5A和图5B为半导体器件在图4B所示步骤之后的所述方法的各步骤中的截面视 图； 0014 图6A和图6B为具有常规布置的半导体器件的截面视图， 其不具有防止Ni原子向 SiN膜中扩散的元件或结构； 以及 0015 图7A和图7B比较了通过等离子体辅助化学气相沉积(p-CVD)技术形成的SiN膜和 通过低压化学气相沉积(LPCVD)技术形成的另一SiN膜的FTIR谱。 具体实施方式 0016 接下来， 将参照附图描述根据本发明的一些实施方案。 在附图描述中， 相同或类似 的数字或符号表示相同或类似的元件， 并且不再赘述。 0017 。

15、图1为根据本发明实施方案的高电子迁移率晶体管(HEMT)类型的半导体器件的截 面视图。 如图1所示， HEMT 1具有衬底2、 缓冲层3、 沟道层4、 阻挡层5、 盖层6、 钝化膜9、 以及源 极7、 漏极8和栅极10， 其中由缓冲层3至盖层6这些层形成半导体堆叠体S， 这些层通过外延 生长的方式依次生长于衬底2上。 0018 衬底2可为碳化硅(SiC)。 缓冲层3起到沟道层4的成核层的功能， 缓冲层3可为氮化 铝(AlN)且厚度为10nm至20nm， 这意味着缓冲层3在衬底2上是非连续的， 并且可由岛状物构 成。 沟道层4(其用作载流子传输层)可为本征型氮化镓(i-GaN)。 由于GaN与S。

16、iC间的润湿性 较小， 因此GaN层不能够直接外延生长于SiC衬底上。 因此， 当AlN缓冲层3介于GaN沟道层4和 SiC衬底2之间时， 则GaN沟道层4可生长于SiC衬底2上。 沟道层4的厚度为0.4 m至2.0 m。 0019 阻挡层5(其可以用作载流子产生层)的电子亲和性可小于GaN沟道层4的电子亲和 性。 阻挡层5的带隙能量大于GaN沟道层4的带隙能量， 例如， 阻挡层5可为氮化铝镓(AlGaN)、 氮化铟镓(InAlN)和氮化铟铝镓(InAlGaN)等； 而沟道层由GaN制成。 本实施方案的HEMT 1具 有由AlGaN制成的阻挡层5。 AlGaN阻挡层5和GaN沟道层4在接近两者。

17、之间的界面的区域中产 生应力， 这是由这两种材料间的晶格失配所致， 其中应力会在界面中(确切地说， 是在GaN沟 道层4中与AlGaN阻挡层5之间的界面处)产生压电电荷， 这在GaN沟道层中的该界面处形成 二维电子气(2DEG)。 阻挡层5的厚度可为5nm至30nm。 此外， 阻挡层5可具有n型传导， 其中源 自阻挡层5中的给体的电子被加入到压电电荷， 从而形成GaN沟道层4中的沟道。 0020 盖层6(其外延生长于阻挡层5上)的厚度可小于5nm。 HEMT1并不总是具有盖层6。 此 说明书 2/7 页 5 CN 110176492 A 5 外， 盖层6可具有n型传导。 0021 源极7在形成。

18、于半导体堆叠体S的表面中的凹槽R1内与阻挡层5接触。 此外， 漏极8 在形成于半导体堆叠体S中的另一凹槽R2中与阻挡层5接触。 有时将源极7和漏极8称作欧姆 电极， 其在电流-电压特性中显示出非整流性能。 可通过使厚度分别为约30nm和300nm的金 属钛(Ti)和铝(Al)堆叠， 从而形成源极7和漏极8。 可用钽(Ta)替代钛(Ti)。 此外， 用于欧姆 电极7和8的堆叠金属的上部还可具有厚度约30nm的另一层Ti或Ta。 0022 钝化膜9通过机械方式和化学方式保护半导体堆叠体S以及欧姆电极7和8。 钝化膜 9包括位于半导体堆叠体S上的第一氮化硅(SiN)膜11和位于前述SiN膜11上的第。

19、二SiN膜 12。 第一SiN膜11(其保护盖层6)与盖层6以及欧姆电极7和8接触。 第一SiN膜11的厚度可为 10nm至60nm， 并且其组成不需要为化学计量组成(Si3N4)， 其组成可为富Si组成。 可通过低压 化学气相沉积(LPCVD)技术沉积本实施方案的第一SiN膜11， 其折射率为2.2至2.5。 第一SiN 膜11还具有开口11a至11c， 其中开口11a和11b中暴露出第一凹槽R1和第二凹槽R2， 而余下的 开口11c露出盖层6， 并且开口11c的截面呈锥形， 该锥形截面的底部宽度W1为80nm至200nm。 0023 第二SiN膜12(其可增强前述SiN膜11)不与盖层6接。

20、触。 第二SiN膜12的厚度可为 20nm至80nm。 第二SiN膜12的组成不需要为化学计量组成(Si3N4)， 但是其折射率小于第一 SiN膜11的折射率。 具体而言， 第二SiN膜12的折射率大于1.85但小于2.1， 优选小于2.0。 本 实施方案的第二SiN膜12通过等离子体辅助化学气相沉积(p-CVD)技术形成。 0024 第二SiN膜12也具有开口12a至12c， 其中前两个开口12a和12b分别露出源极7和漏 极8， 而后一开口12c与第一SiN膜11中的开口11c重叠， 以露出盖层6以及其中的开口11c。 后 一开口12c也具有锥形截面， 该锥形截面的底部宽度W2为100nm。

21、至220nm。 此外， 开口12c和开 口11c具有或基本上具有共同的中心。 由于第二SiN膜12中的开口12c的区域宽于开口11c， 因此第一SiN膜11可在第二SiN膜12中的开口12c中形成阶梯。 0025 如上所述， 第一SiN膜11由LPCVD技术沉积， 而第二SiN膜12由p-CVD技术沉积， 这意 味着与第二SiN膜12相比， 第一SiN膜11是紧实且致密的， 并且第一SiN膜11的氢浓度小于第 二SiN膜12中的氢浓度。 因此， 第一SiN膜11的折射率大于第二SiN膜12的折射率。 另外， 当通 过使用含氟(F)的反应性气体(如四氟化碳(CF4)、 六氟化硫(SF6)等)将S。

22、iN膜11和12进行干 法蚀刻时， 第一SiN膜11所显示出的蚀刻速率小于第二SiN膜12的蚀刻速率。 例如， 虽然蚀刻 速率取决于多种条件， 但是使用SF6时， 第一SiN膜11的蚀刻速率为第二SiN膜12的蚀刻速率 的几乎1/3； 而在使用CF4时， 第一SiN膜11的蚀刻速率为第二SiN膜12的蚀刻速率的几乎2/ 3。 0026 栅极10(其填充了第一SiN膜11中的开口11c和第二SiN膜12中的开口12c)与位于 半导体堆叠体S的顶部的盖层6接触。 栅极10的截面呈字母T状， 其高度大于第一SiN膜11和 第二SiN膜12的总厚度， 例如， 其高度为大于300nm但小于900nm。 。

23、如图1所示， 栅极10完全覆 盖暴露于第一SiN膜11的开口11c中的盖层6。 栅极10包括含有镍(Ni)的第一金属21以及不 含Ni的第二金属22。 0027 第一金属21(其与盖层6接触)形成于第一SiN膜11的开口11c中。 本实施方案的第 一金属21形成于开口11c中， 从而完全覆盖盖层6并部分覆盖于开口12c中； 即， 第一金属21 的高度大于第一SiN膜11的厚度但小于两个SiN膜11和12的总厚度， 具体而言， 第一金属21 的厚度为30nm至60nm。 第一金属21具有梯形截面， 该梯形的下部底座的宽度W3基本上等于 说明书 3/7 页 6 CN 110176492 A 6 开。

24、口11c的宽度W1， 其中前述宽度W3对应于HEMT 1的栅极长度。 第一金属21的底部宽度W3 (即， HEMT 1的栅极长度)大于50nm但小于200nm， 其窄于第二SiN膜12中的开口12c的底部宽 度W2。 因此， 第一金属21与第二SiN膜12分离， 从而露出位于第二SiN膜12的开口12c中由第 一SiN膜11形成的阶梯。 第一金属21的底部宽度W3可小于开口11c的底部宽度W1， 或大于底部 宽度W1从而围绕第一SiN膜11的开口11c部分覆盖第一SiN膜11， 但是第一金属21需要与第 二SiN膜12分离。 0028 第二金属22填充第二SiN膜12中的开口12c， 从而覆盖。

25、第一金属21。 具体而言， 第二 金属22的一部分填充形成于开口11c和12c中的、 未被第一金属21填充的间隙， 并且第二金 属22的另一部分围绕开口12c在第二SiN膜12上延伸。 即， 通过使第二金属22填充第一金属 21与第二SiN膜12之间的间隙， 从而使第一金属21与第二SiN膜12分离。 第二金属22可为由 (例如)金(Au)制成的单层， 或者为钛、 铂和金的堆叠层(Ti/Pt/Au)， 其中Ti与第一金属21和 第二SiN膜12接触。 第二金属22的厚度可为200nm至500nm， 并且第二SiN膜12的基部宽度W4 大于第一金属21的底部宽度W3。 第二金属22的宽度W4可为。

26、300nm至800nm， 其一侧比第一金属 21的底部宽度W3大约200nm。 0029 接下来， 将参照图2至图5描述根据实施方案的半导体器件1的形成方法， 其中图2A 至图3B示出了半导体器件在该方法的各步骤中的相应截面视图， 而图4A至图5B放大了位于 栅极10周围且被图3B中所示虚线框包围的主要部分在该方法的各步骤中的相应截面视图。 0030 首先， 如图2A所示， 该方法通过金属有机化学气相沉积(MOCVD)技术在衬底2上形 成半导体堆叠体S， 其中MOCVD技术依次外延生长AlN层(缓冲层3)、 GaN层(沟道层4)、 AlGaN 层(阻挡层5)和GaN层(盖层6)。 随后， 如图。

27、2B所示， 该方法通过LPCVD技术在半导体堆叠体S 上形成第一SiN膜11， 其中LPCVD技术将沉积条件设定为： 沉积压力为10Pa至100Pa， 沉积温 度为650至900。 此外， LPCVD技术供给氨(NH3)和二氯硅烷(SiH3Cl2)以分别作为氮(N)和 硅(Si)的原料。 在可供选择的另一种方式中， LPCVD技术可供给氮气(N2)和硅烷(SiH4)以分 别作为N和Si的原料。 选择各原料的流量， 使得第一SiN膜11具有富Si组成。 即， 将Si的原料 的流量设定为大于使SiN膜达到化学计量时的流量。 本实施方案在沉积温度和沉积压力分 别为850和50Pa的条件下沉积厚度为2。

28、0nm的第一SiN膜11； 同时使用SiH2Cl2和NH3作为原 料。 0031 随后， 如图2C所示， 在半导体堆叠体S上形成源极7和漏极8。 具体而言， 在将形成源 极7和漏极8的区域内， 该方法通过(例如)反应性离子蚀刻(RIE)技术部分去除第一SiN膜 11、 盖层6和一部分的阻挡层5。 RIE可完全去除阻挡层5以露出该区域内的沟道层4的表面， 或者可保留一部分的阻挡层5。 此外， RIE技术可仅去除第一SiN膜11以露出半导体堆叠体S 的表面， 即， 盖层6的表面。 然后， 通过真空蒸发在凹槽R1和R2内形成钛(Ti)和铝(Al)的堆叠 金属。 通过在550至600的温度下使Ti和A。

29、l的堆叠金属合金化5分钟， 从而可在相应的凹 槽R1和R2内形成分别显示出非整流性能的源极7和漏极8。 将堆叠金属合金化的方法还加热 了第一SiN膜11， 这可除去通过LPCVD技术形成的第一SiN膜11中所固有包含的氢(H2)， 从而 使第一SiN膜11更为紧实。 0032 随后， 如图3A所示， 该方法通过p-CVD技术在第一SiN膜11以及源极7和漏极8上沉 积第二SiN膜12， 其中p-CVD技术将沉积温度条件设定为低于第一SiN膜11的沉积温度， 例 如， 设定为低于350。 本实施方案将沉积温度和沉积压力分别设定为315和10Pa。 另外， 说明书 4/7 页 7 CN 11017。

30、6492 A 7 p-CVD技术供给SiH4和NH3以分别作为Si和N的原料。 这些原料被氮气(N2)稀释。 所形成的本 实施方案的第二SiN膜12的厚度可为40nm。 0033 随后， 如图3B所示， 该方法在第二SiN膜12上旋涂光刻胶50， 并通过电子束(EB)曝 光以及随后的显影从而在光刻胶中形成开口50a， 其中开口50a的形成位置为第一SiN膜11 中将要形成开口11c的位置。 0034 然后， 如图4A所示， 该方法依次形成第二SiN膜12中的开口12c和第一SiN膜11中的 开口11c。 具体而言， RIE技术(其使用包含氟(F)的反应性气体， 如四氟化碳(CF4)、 六氟化硫。

31、 (SF6)等)可利用具有开口50a的图案化光刻胶50作为蚀刻掩模从而形成开口12c和11c。 本 实施方案的方法采用如下蚀刻条件： 蚀刻气体为SF6(从对SiN膜11和12进行各向同性蚀刻 的角度考虑)， RF功率为100W， 蚀刻压力为1Pa， 室温。 如上所述， 第一SiN膜11的蚀刻速率小 于第二SiN膜12的蚀刻速率， RIE技术对第二SiN膜12的蚀刻程度大于第一SiN膜11。 另外， 第 二SiN膜12在RF等离子体中的暴露长于第一SiN膜11， 从而使得第二SiN膜12中所形成的开 口12c宽于第一SiN膜11中所形成的开口11c； 即， 与第一SiN膜11相比， 第二SiN膜。

32、12可发生 更大的侧壁蚀刻(side etching)。 第二SiN膜12中的更大的侧壁蚀刻使得第二SiN膜12中的 开口12c的宽度W2大于图案化光刻胶50中的开口50a的宽度W5， 从而在图案化光刻胶50中相 对于第二SiN膜12中的开口12c形成悬臂(overhang)。 0035 随后， 如图4B所示， 第一金属21形成于半导体堆叠体S上。 具体而言， 物理沉积技术 (如真空蒸发)可继续沉积第一金属21， 使之与暴露于SiN膜11和12的开口12c和11c中的盖 层6接触， 并继续沉积阻挡金属23， 其中阻挡金属不仅可防止第一金属21发生氧化并腐蚀， 而且还可增强第二金属22与第一金属。

33、21间的密合性。 阻挡金属23可为钛(Ti)、 铂(Pt)、 钯 (Pd)等。 从易于去除图案化光刻胶50的角度考虑， 第一金属21和阻挡金属23的总厚度小于 第一SiN膜11和第二SiN膜12的总厚度。 本实施方案沉积了厚度为50nm的第一金属21和厚度 为10nm的阻挡金属23。 由于图案化光刻胶50在其开口50a中相对于第二SiN膜12形成悬臂， 因此第一金属21和阻挡金属23可与图案化光刻胶50分离。 第一金属21和阻挡金属23的沉积 避开了第一SiN膜11。 具体而言， 优选的是， 在图4B中， 第一SiN膜11的暴露于第二SiN膜12的 开口12c中的表面未被第一金属21和阻挡金属。

34、23覆盖， 但是形成开口11c的边缘的第一SiN 膜11可被第一金属21和阻挡金属23覆盖。 图4B中所示布置的关键特征为： 第一金属21和阻 挡金属23不与第二SiN膜12接触。 残余金属51和52留在图案化光刻胶50上。 0036 随后， 如图5A所示， 通过将衬底2浸泡于有机溶剂中， 从而将图案化光刻胶50连同 残留于其上的残余金属51和52一起去除(这可称为剥离技术)。 由于第一金属21和阻挡金属 23与图案化光刻胶50分离， 因此仅去除了残余金属51和52， 而第一金属21和阻挡金属23保 留于半导体堆叠体S上。 0037 随后， 如图5B所示， 所述方法进一步形成第二金属22， 该。

35、第二金属22覆盖第一金属 21并填充第二SiN膜12中的开口12c。 具体而言， 准备具有开口的另一图案化光刻胶(图中未 示出)， 该开口完全暴露第二SiN膜12中的开口12c以及第二SiN膜12中位于开口12c周围的 表面。 通过利用所述另一光刻胶进行的第二金属22的物理沉积可形成第二金属22。 通过剥 离技术去除残留在另一光刻胶上的残余金属， 由此第二金属22保留于第二SiN膜12上， 并完 全覆盖第一金属21和阻挡金属23、 以及第二SiN膜12中位于开口12c周围的表面。 由此， 完成 了形成图1所示HETM 1的方法。 另一绝缘膜可覆盖第二金属22和第二SiN膜12以通过物理和 说明。

36、书 5/7 页 8 CN 110176492 A 8 化学方式保护栅极10。 0038 接下来， 将参照图6A和图6B描述根据本发明实施方案的半导体器件及其形成方法 的优点， 其中图6A和图6B为常规半导体器件的截面视图。 0039 如图6A所示， 与本实施方案的半导体器件类似， 常规实例的HEMT 100具有位于凹 槽R1和R2中的半导体堆叠体S， 位于凹槽R1和R2中的源极7和漏极8、 SiN膜109和栅极110。 然 而， 与本发明实施方案不同的是， 常规器件100的SiN膜109形成为单层并且是通过p-CVD技 术形成的。 该常规器件的栅极110(其截面呈字母T状)包括与SiN膜109。

37、和半导体堆叠体S接 触的Ni层121、 以及位于Ni层121上的Au层122。 Ni层121包括直接与盖层6接触的第一部分 121a、 与SiN膜109的末端或边缘接触的第二部分121b、 以及在SiN膜109的位于开口109c周 围的上表面上延伸的第三部分121c。 图6A和图6B中所示的常规HEMT还具有延伸自源极7的 源极互连131、 延伸自漏极8的漏极互连132、 以及覆盖SiN膜109和栅极110的钝化膜113， 其 中钝化膜113由SiN制成， 并且其通过p-CVD技术形成。 0040 如图6B所示， Ni层121的一部分可扩散至围绕栅极110的SiN膜113中。 例如， Ni层 。

38、121中的Ni原子可扩散至钝化膜113中与Ni层121的第三部分121c的边缘接触的部分113a和 113b。 当通过透射电子显微镜(TEM)观察栅极110时， Ni层121中的第一部分121a的晶体质量 优于第三部分121c的晶体质量， 这似乎说明了第一部分121a可能反映了位于其下方的盖层 6的晶体质量； 同时， 沉积于SiN膜109(其为非结晶的)的表面109d上的第三部分121c显示了 较差的晶体质量， 与第一部分121a相比， 这加速了Ni原子的扩散。 0041 本发明的HEMT 1(其通过根据本发明实施方案的方法形成)具有双层SiN膜11和 12， 其中前者SiN膜通过LPCVD技。

39、术形成， 而后者SiN膜通过p-CVD技术形成， 并且栅极10包括 两种金属21和22， 其中前者金属21包含Ni并且与第二SiN膜12分离， 而后者金属不含Ni但是 与第二SiN膜12接触。 第一SiN膜11具有宽度为W1的开口11c， 第一金属21形成于该开口11c 中， 从而使第一金属21与第二SiN膜12分离， 第二SiN膜12设置在第一SiN膜11上并且具有开 口12c， 其中开口12c的宽度W2大于开口11c的宽度W1。 由于仅有不含Ni的第二金属22与通过 p-CVD技术形成的第二SiN膜12接触， 而包含Ni的第一金属21与第二SiN膜12分离(第二金属 22介于第一金属21和。

40、第二SiN膜12之间)， 因此可有效防止第一金属21中的Ni原子扩散至具 有稀疏(sparse)特征的第二SiN膜12中。 0042 第一金属21的厚度小于第一SiN膜11和第二SiN膜12的总厚度， 这确保在沉积的第 一金属21和沉积于图案化光刻胶50上的残余金属之间形成间隙。 因此， 用于除去沉积于图 案化光刻胶50上的残余金属的剥离技术变得容易， 并且能够有效防止在去除图案化光刻胶 时第一金属21被去除。 0043 第一SiN膜11是通过LPCVD技术在高于650的沉积温度下沉积的， 而第二SiN膜12 是通过p-CVD技术在低于350的沉积温度下沉积的， 可通过这两个SiN膜11和12。

41、的膜质量 方面的紧实或稀疏度从而明显地区分这两个膜。 即， 与第二SiN膜12相比， 第一SiN膜11紧实 且坚硬， 这使得在相应的膜12和11中形成开口12c和11c时的选择更多。 即， 与第二SiN膜12 相比， 第一SiN膜11在RIE工艺中显示出更小的蚀刻速率。 因此， 即使当使用彼此相同的条件 依次蚀刻第二SiN膜12和第一SiN膜11时， 第二SiN膜12中的开口12c仍比第一SiN膜11中的 开口11c更宽。 0044 第一SiN膜11是通过LPCVD技术在使SiN膜具有富Si组成的条件下形成的， 第一SiN 说明书 6/7 页 9 CN 110176492 A 9 膜11的折射。

42、率大于2.2， 而第二SiN膜12是通过p-CVD技术在使SiN膜基本上具有化学计量组 成的条件下形成的， 第二SiN膜12显示出小于2.1的折射率， 优选小于2.0。 0045 图7A和图7B比较了通过傅里叶变换红外光谱(FT-IR)测得的通过p-CVD技术形成 的SiN膜(图7A)和通过LPCVD技术形成的SiN膜(图7B)的光谱。 在图7A和图7B中， 横轴对应于 波数， 而纵轴示出了相应的膜的吸光度。 图7A中示出的FTIR光谱在2200cm-1附近显示出了小 峰， 而图7B中示出的FTIR光谱除了在800cm-1附近以外未显示出任何其他的峰。 FTIR光谱中 在2200cm-1附近观。

43、察到的峰源自Si-H键的伸缩振动。 因此， 可推测通过p-CVD技术沉积的SiN 膜(图7A)的氢(H)浓度大于通过LPCVD技术沉积的另一SiN膜(图7B)的氢浓度。 如此， 与通过 p-CVD技术沉积的SiN膜(图7A)相比， 通过LPCVD技术沉积的SiN膜显示出更好的膜质量。 0046 尽管已经出于示例的目的描述了本发明的具体实施方案， 但是各种修改和改变对 于本领域技术人员而言是显而易见的。 例如， 半导体堆叠体S还可包括缓冲层3、 沟道层4、 阻 挡层5和盖层6以外的其他的层。 另外， 在本实施方案中， 栅极10中的第一金属21完全覆盖了 从第一SiN膜11的开口11c中露出的盖层。

44、6。 然而， 本发明的关键特征为： 包含Ni的第一金属 21至少与通过p-CVD技术沉积的SiN膜物理分离； 由于与通过p-CVD技术沉积的SiN膜相比， 通过LPCVD技术沉积的SiN膜显示出更好的紧实性， 这意味着Ni原子难以扩散至由LPCVD技 术形成的SiN膜中。 因此， 包含Ni的第一金属21无需与第一SiN膜11分离， 并且可在第一SiN 膜11上延伸。 0047 另外， 本实施方案在第一金属21中设置了阻挡金属23， 以防止Ni原子扩散至第二 金属22中。 然而， 当Ni原子向第二金属22中的扩散并未引发或者基本上未引发栅极金属10 的劣化时， 则第一金属21无需具有阻挡金属。 。

45、即使在不具有阻挡金属的布置中， 第一金属的 厚度也优选小于第一SiN膜11和第二SiN膜12的总厚度。 0048 另外， 本实施方案通过第二金属22的物理沉积以及后续的剥离技术(其用于除去 沉积于图案化光刻胶50上的残余金属)的连续方法来形成第二金属22。 然而， 第二金属22的 沉积方法可采用其他技术。 例如， 可通过金(Au)的电镀来沉积第二金属22。 即， 在形成第一 金属21之后， 在第二SiN膜12和第一金属21的全部表面上沉积籽晶金属， 并准备具有对应于 第二金属22的开口的另一图案化光刻胶， 可在暴露于所述另一光刻胶的开口中的籽晶金属 上选择性地镀覆第二金属22。 例如， 通过离。

46、子铣削技术去除从第二金属22中露出的籽晶金 属， 从而可形成栅极10， 其中栅极10具有位于开口11c中的第一金属21、 以及覆盖第一金属 21且在第二SiN膜12的开口12c周围的第二SiN膜12上延伸的第二金属。 因此， 当所有这种修 改和改变落入本发明的精神和范围内时， 随附权利要求旨在包括所有这些修改和改变。 说明书 7/7 页 10 CN 110176492 A 10 图1 图2A 说明书附图 1/7 页 11 CN 110176492 A 11 图2B 图2C 图3A 说明书附图 2/7 页 12 CN 110176492 A 12 图3B 图4A 说明书附图 3/7 页 13 CN 110176492 A 13 图4B 图5A 说明书附图 4/7 页 14 CN 110176492 A 14 图5B 图6A 说明书附图 5/7 页 15 CN 110176492 A 15 图6B 图7A 说明书附图 6/7 页 16 CN 110176492 A 16 图7B 说明书附图 7/7 页 17 CN 110176492 A 17 。