智能电表中滤波电路.pdf

《智能电表中滤波电路.pdf》由会员分享，可在线阅读，更多相关《智能电表中滤波电路.pdf（8页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 (45)授权公告日 (21)申请号 201921626135.3 (22)申请日 2019.09.27 (73)专利权人 江阴长仪集团有限公司 地址 214400 江苏省无锡市江阴市澄江街 道新华村 （新华工业园区东区） (72)发明人 朱国富张晓东冯子蛟陶英浩 钱晓明 (74)专利代理机构 江阴义海知识产权代理事务 所(普通合伙) 32247 代理人 司志红 (51)Int.Cl. G01R 22/10(2006.01) G01R 1/30(2006.01) (54)实用新型名称 一种智能电表中滤波电路 (57)。

2、摘要 本实用新型公开了一种智能电表中滤波电 路， 所述滤波电路包括设置在智能电表中的微控 制器和电可擦可编程只读存储器， 微控制器的工 作电压输入端通过内部上下拉控器的输出端与 电可擦可编程只读存储器的电压输入端连接， 在 上下拉控器的输出端与电可擦可编程只读存储 器的电压输入端之间的连线上与第一电解电容 和第二电解电容的一端并联连接， 第一电解电容 和第二电解电容的另一端接地， 第一电解电容与 第二电解电容分别设在滤波电路的印刷电路板 上相距一定距离的不同部位。 所述电路具有结构 简单、 使用便捷、 可避免因滤单独一个波电容损 坏后， 微控制器因不能读出电能表是否为第一次 上电的指示数据块而。

3、执行清零命令， 造成当前电 量清零故障的特点。 权利要求书1页 说明书5页 附图1页 CN 211528537 U 2020.09.18 CN 211528537 U 1.一种智能电表中滤波电路， 其特征在于， 所述滤波电路包括设置在智能电表中的微 控制器和电可擦可编程只读存储器， 微控制器的工作电压输入端通过内部上下拉控器的输 出端与电可擦可编程只读存储器的电压输入端连接， 在上下拉控器的输出端与电可擦可编 程只读存储器的电压输入端之间的连线上与第一电解电容和第二电解电容的一端并联连 接， 第一电解电容和第二电解电容的另一端接地， 第一电解电容与第二电解电容分别设在 滤波电路的印刷电路板上相。

4、距一定距离的不同部位。 2.如权利要求1所述的智能电表中滤波电路， 其特征在于， 所述第一电解电容与第二电 解电容均为陶瓷外壳电解电容。 3.如权利要求1所述的智能电表中滤波电路， 其特征在于， 在所述印刷电路板上， 第一 电解电容或第二电解电容靠近电可擦可编程只读存储器。 4.如权利要求3所述的智能电表中滤波电路， 其特征在于， 在所述上下拉控器的输出端 与微控制器内上下拉控器的输出管脚之间串接有限压电阻。 5.如权利要求4所述的智能电表中滤波电路， 其特征在于， 在所述微控制器的总线与电 可擦可编程只读存储器之间并联连接有第一上拉电阻、 第二上拉电阻和第三上拉电阻， 第 一上拉电阻、 第二。

5、上拉电阻和第三上拉电阻的一端连接在电可擦可编程只读存储器的电压 输入端与微控制器内上下拉控器的输出管脚入端之间的连线上， 第一上拉电阻、 第二上拉 电阻和第三上拉电阻的另一端连接在与8脚电可擦可编程只读存储器的第5、 6、 7管脚与微 控制器的总线输出管脚之间的连线上。 6.如权利要求5所述的智能电表中滤波电路， 其特征在于， 所述8脚电可擦可编程只读 存储器的第14管脚接地。 7.如权利要求5所述的智能电表中滤波电路， 其特征在于， 所述第一上拉电阻、 第二上 拉电阻和第三上拉电阻的阻值均为10K。 8.如权利要求1所述的智能电表中滤波电路， 其特征在于， 在所述印刷电路板的拼版结 构的拼缝。

6、正反面分别设有0.5mm深的V形槽， V形槽的角度为45 。 权利要求书 1/1 页 2 CN 211528537 U 2 一种智能电表中滤波电路 技术领域 0001 本实用新型涉及智能电表电路设计技术领域， 具体涉及一种智能电表中滤波电 路。 背景技术 0002 智能电能表是智能电网的重要组成部分， 是实现用电信息采集系统的基础支撑。 面对如此庞大运行数量的智能电能表质量管控工作， 目前电力公司质量管控手段主要包括 到货质量检验、 安装质量控制、 运行质量监督、 客户反馈质量跟踪等， 如何有效受控大规模 智能电能表的全寿命周期质量， 不仅是电力公司面临的艰巨任务， 更是全体智能电能表供 货企。

7、业必须积极应对的头等大事。 0003 智能电能表产品实现过程主要包括技术方案设计、 元器件选型、 加工制造工艺三 个环节， 科学的硬件和软件设计， 可靠的元器件选型和采购， 先进的加工制造工艺是智能电 能表质量的重要保证， 三者缺一不可。 国家电网公司招标文件提供的典型故障现象充分说 明了智能电能表的质量与这三个环节密切相关。 由于智能电能表运行在环境复杂的坚强电 网末端， 全天候工作模式对智能电能表提出了更高的技术要求。 电能表批次质量一致性和 可靠性直接关系到交付电能表的运行质量。 0004 现有的控智能电能表在实际运行中有时会出现电能表电量清零的故障现象。 原因 为智能电能表内滤波电容的。

8、损坏， 在吸收水汽之后呈阻性状态， 造成电可擦可编程只读存 储器(EEPROM)供电电压不足。 当智能电能表上电时， 微控制器(MCU)因不能读出电能表是否 为第一次上电的指示数据块而执行清零命令， 造成当前电量清零的故障。 实用新型内容 0005 本实用新型的目的在于， 克服现有技术中存在的缺陷， 提供一种结构简单、 使用便 捷、 可避免因滤单独一个波电容损坏后， 微控制器(MCU)因不能读出电能表是否为第一次上 电的指示数据块而执行清零命令， 造成当前电量清零故障的一种智能电表中滤波电路。 0006 为实现上述目的， 本实用新型的技术方案是设计一种智能电表中滤波电路， 所述 滤波电路包括设。

9、置在智能电表中的微控制器和电可擦可编程只读存储器， 微控制器的工作 电压输入端通过内部上下拉控器的输出端与电可擦可编程只读存储器的电压输入端连接， 在上下拉控器的输出端与电可擦可编程只读存储器的电压输入端之间的连线上与第一电 解电容和第二电解电容的一端并联连接， 第一电解电容和第二电解电容的另一端接地， 第 一电解电容与第二电解电容分别设在滤波电路的印刷电路板上相距一定距离的不同部位。 由于在该滤波电路中采用了两个并联连接的电解电容， 两个并联连接的电解电容互为备用 电解电容， 当其中一个电解电容损坏后， 备用电解电容仍能起到在电可擦可编程只读存储 器电源端通过电解电容接地的滤波功效从而可提高。

10、电路的可靠性， 并能延长智能电表的使 用寿命。 0007 为了提高电解电容的耐高温、 耐低温、 耐腐蚀、 耐冲击等物理性能、 化学性能和机 说明书 1/5 页 3 CN 211528537 U 3 械强度性能， 优选的技术方案是， 所述第一电解电容与第二电解电容均为陶瓷外壳电解电 容。 0008 为了尽量减少杂波对电路中电解电容滤波工作的干扰， 进一步优选的技术方案 是， 在所述印刷电路板上， 第一电解电容或第二电解电容靠近电可擦可编程只读存储器。 0009 为了为稳定高效的给电可擦可编程只读存储器提供电源， 进一步优选的技术方案 还有， 在所述上下拉控器的输出端与微控制器内上下拉控器的输出管。

11、脚之间串接有限压电 阻。 0010 为了便于稳定高效的实现微控制器的总线与电可擦可编程只读存储器之间的数 据交换， 进一步优选的技术方案还有， 在所述微控制器的总线与电可擦可编程只读存储器 之间并联连接有第一上拉电阻、 第二上拉电阻和第三上拉电阻， 第一上拉电阻、 第二上拉电 阻和第三上拉电阻的一端连接在电可擦可编程只读存储器的电压输入端与微控制器内上 下拉控器的输出管脚入端之间的连线上， 第一上拉电阻、 第二上拉电阻和第三上拉电阻的 另一端连接在与8脚电可擦可编程只读存储器的第5、 6、 7管脚与微控制器的总线输出管脚 之间的连线上。 0011 为了便于稳定高效的实现微控制器的总线与电可擦可。

12、编程只读存储器之间的数 据交换， 进一步优选的技术方案还有， 所述8脚电可擦可编程只读存储器的第14管脚接 地。 0012 为了便于稳定高效的实现微控制器的总线与电可擦可编程只读存储器之间的数 据交换， 进一步优选的技术方案还有， 所述第一上拉电阻、 第二上拉电阻和第三上拉电阻的 阻值均为10K。 0013 为了避免拼缝结构的印刷电路板， 在分版过程中造成对电路板的损伤， 进一步优 选的技术方案还有， 在所述印刷线路板的拼版结构的拼缝正反面分别设有0.5mm深的V形 槽， V形槽的角度为45 。 0014 本实用新型的优点和有益效果在于： 所述智能电表中滤波电路具有结构简单、 使 用便捷、 可。

13、避免因滤单独一个波电容损坏后， 微控制器(MCU)因不能读出电能表是否为第一 次上电的指示数据块而执行清零命令， 造成当前电量清零故障的特点。 由于在该滤波电路 中采用了两个并联连接的电解电容， 两个并联连接的电解电容互为备用电解电容， 当其中 一个电解电容损坏后， 备用电解电容仍能起到在电可擦可编程只读存储器电源端通过电解 电容接地的滤波功效从而可提高电路的可靠性， 并能延长智能电表的使用寿命 附图说明 0015 图1是本实用新型智能电表中滤波电路的局部电路图； 具体实施方式 0016 下面结合附图和实施例， 对本实用新型的具体实施方式作进一步描述。 以下实施 例仅用于更加清楚地说明本实用新。

14、型的技术方案， 而不能以此来限制本实用新型的保护范 围。 0017 如图1所示， 本实用新型是一种智能电表中滤波电路， 该滤波电路包括设置在智能 电表中的微控制器MCU和电可擦可编程只读存储器EEPROM， 微控制器MCU的工作电压输入端 说明书 2/5 页 4 CN 211528537 U 4 VMCU通过内部上下拉控器VDDIO的输出端与电可擦可编程只读存储器EEPROM的电压输入端 VEE连接， 在上下拉控器VDDIO的输出端与电可擦可编程只读存储器EEPROM的电压输入端第 8管脚之间的连线上与第一电解电容C1和第二电解电容C2的一端并联连接， 第一电解电容 C1和第二电解电容C2的另。

15、一端接地， 第一电解电容C1与第二电解电容C2分别设在滤波电路 的印刷电路板PCB上相距一定距离的不同部位。 由于在该滤波电路中采用了两个并联连接 的电解电容， 两个并联连接的电解电容互为备用电解电容， 当其中一个电解电容损坏后， 备 用电解电容仍能起到在电可擦可编程只读存储器电源端通过电解电容接地的滤波功效从 而可提高电路的可靠性， 并能延长智能电表的使用寿命。 0018 为了提高电解电容的耐高温、 耐低温、 耐腐蚀、 耐冲击等物理性能、 化学性能和机 械强度性能， 本实用新型优选的实施方案是， 所述第一电解电容C1与第二电解电容C2均为 陶瓷外壳电解电容。 0019 为了尽量减少杂波对电路。

16、中电解电容滤波工作的干扰， 进一步优选的技术方案 是， 在所述印刷电路板PCB上， 第一电解电容C1或第二电解电容C2靠近电可擦可编程只读存 储器EEPROM。 0020 为了为稳定高效的给电可擦可编程只读存储器EEPROM提供电源， 本实用新型进一 步优选的实施方案还有， 在所述上下拉控器VDDIO的输出端与微控制器MCU内上下拉控器 VDDIO的输出管脚之间串接有限压电阻RO。 0021 为了便于稳定高效的实现微控制器COU的总线与电可擦可编程只读存储器EEPROM 之间的数据交换， 本实用新型进一步优选的实施方案还有， 在所述微控制器MCU的总线I2C 与电可擦可编程只读存储器EEPRO。

17、M之间并联连接有第一上拉电阻R1、 第二上拉电阻R2和第 三上拉电阻R3， 第一上拉电阻R1、 第二上拉电阻R2和第三上拉电阻R3的一端连接在电可擦 可编程只读存储器EEPROM的电压输入端VEE与微控制器MCU内上下拉控器VDDIO的输出管脚 入端之间的连线上， 第一上拉电R1阻、 第二上拉电阻R2和第三上拉电阻R3的另一端连接在 与8脚电可擦可编程只读存储器EEPROM的第5、 6、 7管脚与微控制器MCU的总线I2C输出管脚 之间的连线上。 0022 为了便于稳定高效的实现微控制器MCU的总线与电可擦可编程只读存储器EEPROM 之间的数据交换， 本实用新型进一步优选的实施方案还有， 所。

18、述8脚电可擦可编程只读存储 器EEPROM的第14管脚接地。 0023 为了便于稳定高效的实现微控制器MCU的总线与电可擦可编程只读存储器EEPROM 之间的数据交换， 本实用新型进一步优选的实施方案还有， 所述第一上拉电阻R1、 第二上拉 电阻R2和第三上拉电阻R3的阻值均为10K。 0024 为了避免拼缝结构的印刷电路板PCB， 在分板过程中造成对电路板的损伤， 本实用 新型进一步优选的实施方案还有， 在所述印刷线路板PCB的拼版结构的拼缝正反面分别设 有0.5mm深的V形槽， V形槽的角度为45 。 0025 智能电能表中MCU与EEPROM的连接见图1所示， EEPROM的电源一般由M。

19、CU的IO口直 接供电。 通过I2C总线与MCU交换数据， 根据MCU的工作电源VMCU的大小， 总线上拉电阻R2、 R3 的阻值进行匹配， 不宜超过10k， 否则读写数据时容易出错。 0026 程序通过MCU内部上下拉控制器VDDIO(Pull-up Pull-down Control)控制EEPROM 的电源VEE， 在滤波电容C1、 C2正常的情况下， 电压VEE等同于MCU内核电压VDDIO。 设计合适 说明书 3/5 页 5 CN 211528537 U 5 的总线上拉电阻(R1、 R2、 R3)和完善的PCB布局， I2C总线时序可正常有效的工作。 0027 滤波电容C1、 C2多。

20、采用陶瓷做介质， 在损坏时电容本体内外部有明显的裂纹， 一般 呈现电阻特性(甚至短路)或开路两种状态。 0028 C1或C2开路， 对电路的电源影响不大。 C1或C2呈现电阻特性(甚至短路)时， EEPROM 的供电电源VEE。 由于等效电阻分压作用及其阻抗的大小决定了VEE电压， 可以肯定的是VEE 电压低于MCU内核电压， 结合I2C总线直流操作条件(表1-1)， 当VEE电压低于最高输入电压 VIH， I2C总线时序就不能正确区分高电平信号， 导致EEPROM数据读写失败。 0029 表1-1 I2C总线直流操作条件 0030 0031 智能电能表上电时， MCU读取EEPROM第1次上。

21、电的指示数据块， 可理解为程序识别 EEPROM是否为全新的EEPROM。 程序判定为新EEPROM， 如本案例执行了清零流程， 清除了电能 量数据； 程序判定为不是新EEPROM， 则跳过清零流程。 当滤波电容C1或C2损坏吸收水汽后呈 现低阻抗特性， 读EEPROM数据错误而进入清零流程说明程序设计存在明显的漏洞。 0032 本案例所述在现场运行中的2级单相费控智能电能表因电容损坏和程序漏洞出现 电能表电量清零的故障现象。 主要针对电容损坏时的情况予以分析， 深层次的故障原因主 要包括制造加工工艺、 软件设计和硬件设计三个方面。 0033 电容焊接温度控制不到位。 譬如没有控制回流焊和波峰。

22、焊的焊接温度， 造成焊接 温度过高， 电容等器件受热损伤。 0034 清洗工艺， 采用手工清洗方式， 由于存在漏洗、 清洗不净等人为因素， 清洗质量难 以控制到位。 0035 三防漆的选择和三防工艺控制不到位， 例如电路板没有经过高温贮存， 并且没有 在线路板余温40以上时喷涂三防漆， 导致关键部位的元器件吸收了水汽。 0036 EEPROM电源上的滤波电容损坏， 在三防失效并吸收水汽后呈现电阻特性， 导致VEE 电源电压被拉低， MCU不能正确读取EEPROM数据， 软件设计上的原因有： 0037 上电流程存在缺陷。 用于判断电能表第1次上电的默认比对数据不合理， 比如为 0 xFFFF或0。

23、 x0000等， I2C总线出现故障无法正确识别此类数据是正确的比对值还是错误的 值。 0038 EEPROM物理地址未考虑分页存储， 用于判断第1次上电的数据块没有在EEPROM中 分页保存， 如在同一页保存， 本身地址在总线受干扰时容易发生变化， 有可能造成数据混 乱。 0039 程序未能正确识别EEPROM的应答位或丢失错误应答位， 读到了非法数据未做丢弃 处理， 直接进入清零流程。 0040 VCUT槽太浅， 增加分板难度， 器件易受损。 0041 贴片器件与VCUT槽距离没有达到3mm， 分板时器件易受损。 0042 贴片器件排版不合理。 分板时， 应力应变处于最大状态器件易受损。 。

24、0043 EEPROM和MCU放置距离太远， 相互连接的走线不合理。 同时， 上拉电阻的阻值选择 说明书 4/5 页 6 CN 211528537 U 6 不合适， 导致硬件易受干扰。 0044 针对本案例的故障现象， 本实用新型在智能电能表可靠性设计和长期可靠运行积 累的经验， 同时为了避免此类加工工艺问题、 软件设计和硬件设计带来的隐患， 本实用新型 对此类故障采取的防范措施如下： 0045 智能电能表生产过程中， 本实用新型采用专用的半成品防静电周转箱， 杜绝半成 品堆积碰撞。 专用防静电模块周转箱。 0046 手工分板容易产生较大应力， 因人而异、 无法控制， 无法适应电能表精细化生产。

25、的 要求， 我公司在生产制造过程中一直使用机械走刀分板工艺， 尽量减少人为因素的影响， 杜 绝因手工分板导致线路板变形而损伤器件。 0047 贴片电容是陶瓷和金属的结合体， 由于陶瓷体部分和金属部分的热传导性差异较 大， 受急冷和急热的影响， 贴片电容器的陶瓷体容易产生裂纹； 而该电容器的金属内电极部 分的热传导性很好， 热膨胀系数较大， 在受热或受冷情况下， 贴片电容器的金属部分和陶瓷 部分存在膨胀不一致的情况， 从而出现内部应力， 容易造成陶瓷体出现微裂纹。 该现象在大 封装贴片电容器上更为明显。 因此， 在实施回流焊、 波峰焊时， 要严格控制温度： 预热时间充 分， 预热温度平稳增加， 。

26、焊接后应采取自然冷却的方法， 避免温度突变， 并且要防止因炉温 控制不严而导致PCB板加工过程的二次变形。 0048 线路板置于专用老化器皿内， 经过2小时65高温老化后保温2小时； 整表经过24 小时65高温通电老化， 可使器件的不良问题被加速暴露： 电容材质组织的不稳定、 表面污 染、 焊接空洞、 芯片和外壳热阻匹配不好等。 一般缺陷， 在正常工作温度条件下， 运行1000小 时方能全部暴露， 无法满足批量生产。 我公司采用高温老化工艺， 即对线路板模块采用高温 储存和对整表采用高温通电老化， 以消除加工应力， 挥发残余溶剂等物质， 使潜在的故障、 缺陷等提前暴露， 使产品通过 “失效浴盆。

27、特性” 初期阶段， 进入高可靠的稳定期。 0049 PCB布局， 充分考虑电气性能， 并注意PCB板本身应力应变的因素。 0050 为了有效避免分板时对器件产生的应力应变影响， 以及生产、 运输、 应用过程中可 能产生的碰撞、 挤压、 冲击等外力造成器件损伤， 在布局重要、 易损器件时， 要尽可能避开高 应力区域。 0051 为了消除线路板因拼板设计加工后实施分板时可能产生的应力现象， 本实用新型 在设计加工制作线路板上， 对VCUT槽提出了严格要求， 即线路板拼版缝要正反两面走VCUT 槽， 角度45 ， 深度要控制在0.5mm， 0052 EEPROM和MCU布局距离尽可能近， 合理安排相互连接的走线。 根据系统电源选择合 适的上拉电阻， 确保硬件不易受外接干扰。 0053 以上所述仅是本实用新型的优选实施方式， 应当指出， 对于本技术领域的普通技 术人员来说， 在不脱离本实用新型技术原理的前提下， 还可以做出若干改进和润饰， 这些改 进和润饰也应视为本实用新型的保护范围。 说明书 5/5 页 7 CN 211528537 U 7 图1 说明书附图 1/1 页 8 CN 211528537 U 8 。