包括多级感测的存储器单元.pdf

《包括多级感测的存储器单元.pdf》由会员分享，可在线阅读，更多相关《包括多级感测的存储器单元.pdf（22页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910104693.1 (22)申请日 2019.02.01 (30)优先权数据 15/911,350 2018.03.05 US (71)申请人 英特尔公司 地址 美国加利福尼亚 (72)发明人 B奎尔巴赫C康纳 (74)专利代理机构 永新专利商标代理有限公司 72002 代理人 刘瑜王英 (51)Int.Cl. G11C 16/06(2006.01) (54)发明名称 包括多级感测的存储器单元 (57)摘要 半导体装置的实施例可以包括用于将多级 存储器的存储器单元的模拟。

2、电压电平转换为多 比特数字值， 并且基于多比特数字值来确定存储 器单元的单比特值的技术。 一些实施例还可以包 括用于跟踪对存储器单元的存取的时间历史超 过10秒的持续时间， 并且基于多比特数字值和时 间历史来确定存储器单元的单比特值的技术。 公 开并要求保护其他实施例。 权利要求书2页 说明书11页 附图8页 CN 110232944 A 2019.09.13 CN 110232944 A 1.一种电子处理系统， 包括： 处理器； 通信地耦合到所述处理器的多级存储器； 模数转换器， 其通信地耦合到所述多级存储器， 用于将所述多级存储器的存储器单元 的模拟电压电平转换为相对应的多比特数字值； 以。

3、及 逻辑， 其通信地耦合到所述多级存储器和所述模数转换器， 用于基于所述多比特数字 值来确定所述存储器单元的单比特值。 2.如权利要求1所述的系统， 其中， 所述逻辑还用于： 应用错误校正以基于所述多比特数字值来确定所述存储器单元的值。 3.如权利要求1所述的系统， 其中， 所述逻辑还用于： 跟踪对所述存储器单元的存取的历史。 4.如权利要求3所述的系统， 其中， 所述逻辑还用于： 跟踪对所述存储器单元的存取的时间历史超过10秒的持续时间。 5.如权利要求4所述的系统， 其中， 所述逻辑还用于： 基于所述多比特数字值和对所述存储器单元的存取的所述时间历史来确定所述存储 器单元的单比特值。 6.。

4、如权利要求1至5中任一项所述的系统， 其中， 所述多级存储器包括相变存储器。 7.如权利要求6所述的系统， 其中， 所述相变存储器包括三维交叉点存储器。 8.一种半导体装置， 包括： 一个或多个基板； 以及 逻辑， 其耦合到所述一个或多个基板， 其中， 所述逻辑至少部分地实现在可配置逻辑和 固定功能硬件逻辑中的一个或多个中， 所述逻辑耦合到所述一个或多个基板用于： 将多级存储器的存储器单元的模拟电压电平转换为多比特数字值， 以及 基于所述多比特数字值来确定所述存储器单元的单比特值。 9.如权利要求8所述的装置， 其中， 所述逻辑还用于： 应用错误校正以基于所述多比特数字值来确定所述存储器单元的。

5、值。 10.如权利要求8所述的装置， 其中， 所述逻辑还用于： 跟踪对所述存储器单元的存取的历史。 11.如权利要求10所述的装置， 其中， 所述逻辑还用于： 跟踪对所述存储器单元的存取的时间历史超过10秒的持续时间。 12.如权利要求11所述的装置， 其中， 所述逻辑还用于： 基于所述多比特数字值和对所述存储器单元的存取的所述时间历史来确定所述存储 器单元的单比特值。 13.如权利要求8至12中任一项所述的装置， 其中， 所述多级存储器包括相变存储器。 14.如权利要求13所述的装置， 其中， 所述相变存储器包括三维交叉点存储器。 15.如权利要求8至12中任一项所述的装置， 其中， 耦合到。

6、所述一个或多个基板的所述 逻辑包括位于所述一个或多个基板内的晶体管沟道区。 16.一种确定存储器值的方法， 包括： 将多级存储器的存储器单元的模拟电压电平转换为多比特数字值； 以及 权利要求书 1/2 页 2 CN 110232944 A 2 基于所述多比特数字值来确定所述存储器单元的单比特值。 17.如权利要求16所述的方法， 还包括： 应用错误校正以基于所述多比特数字值来确定所述存储器单元的值。 18.如权利要求16所述的方法， 还包括： 跟踪对所述存储器单元的存取的历史。 19.如权利要求18所述的方法， 还包括： 跟踪对所述存储器单元的存取的时间历史超过10秒的持续时间。 20.如权利。

7、要求19所述的方法， 还包括： 基于所述多比特数字值和对所述存储器单元的存取的所述时间历史来确定所述存储 器单元的单比特值。 21.如权利要求16至20中任一项所述的方法， 其中， 所述多级存储器包括相变存储器。 22.一种存储器装置， 包括： 用于将多级存储器的存储器单元的模拟电压电平转换为多比特数字值的单元； 以及 用于基于所述多比特数字值来确定所述存储器单元的单比特值的单元。 23.如权利要求22所述的装置， 还包括： 用于应用错误校正以基于所述多比特数字值来确定所述存储器单元的值的单元。 24.如权利要求22所述的装置， 还包括： 用于跟踪对所述存储器单元的存取的历史的单元。 25.如。

8、权利要求24所述的装置， 还包括： 用于跟踪对所述存储器单元的存取的时间历史的超过10秒的持续时间的单元。 权利要求书 2/2 页 3 CN 110232944 A 3 包括多级感测的存储器单元 技术领域 0001 实施例一般涉及存储器系统。 更具体地， 实施例涉及包括多级感测的存储器单元。 背景技术 0002 多级非易失性存储器每单元存储多于一位。 每单元具有四(4)个可能电压电平的 多级NAND存储器每个单元可以表示两(2)位数据。 每个单元具有八(8)个电压电平的NAND存 储器可以称为三电平单元(TLC)存储器， 并且每个单元可以表示三(3)位数据。 每个单元具 有十六(16)个电压电。

9、平的NAND存储器可以称为四电平单元(QLC)存储器， 并且每个单元可 以表示四(4)位数据。 附图说明 0003 通过阅读以下说明书和所附权利要求并参考以下附图， 本领域技术人员将清楚实 施例的各种优点， 其中： 0004 图1是根据实施例的电子处理系统的示例的框图； 0005 图2是根据实施例的半导体装置的示例的框图； 0006 图3A至图3C是根据实施例的确定存储器值的方法的示例的流程图； 0007 图4是根据实施例的电子处理系统的另一示例的框图； 0008 图5是根据实施例的半导体装置的另一示例的框图； 0009 图6A至图6C是根据实施例的确定存储器值的方法的另一示例的流程图； 00。

10、10 图7是根据实施例的存储器装置的示例的框图； 0011 图8是根据实施例的确定电压漂移信息的方法的示例的流程图； 以及 0012 图9是根据实施例的确定最终输出值的方法的示例的流程图； 以及 0013 图10是根据实施例的读存储器的方法的示例的流程图。 具体实施方式 0014 本文描述的各种实施例可以包括存储器组件和/或到存储器组件的接口。 这样的 存储器组件可以包括易失性和/或非易失性存储器。 非易失性存储器可以是不需要电力来 维持由介质存储的数据状态的存储介质。 在一个实施例中， 存储器设备可以包括块可寻址 存储器设备， 诸如基于NAND或NOR技术的那些。 存储器设备还可以包括下一代。

11、非易失性设 备， 诸如三维(3D)交叉点存储器设备、 或其他字节可寻址的就地写非易失性存储器设备。 在 一个实施例中， 存储器设备可以是或可以包括使用硫属化物玻璃的存储器设备、 多阈值级 别NAND闪存、 NOR闪存、 单级或多级相变存储器(PCM)、 电阻存储器、 纳米线存储器、 铁电晶体 管随机存取存储器(FeTRAM)、 反铁电存储器、 采用忆阻器技术的磁阻随机存取存储器 (MRAM)存储器、 包括金属氧化物基极、 氧空位基极的电阻存储器和导电桥随机存取存储器 (CB-RAM)、 或自旋转移力矩(STT)-MRAM、 基于自旋电子磁结存储器的器件、 基于磁隧道结 (MTJ)的器件、 基于。

12、DW(畴壁)和SOT(自旋轨道转移)的器件、 基于晶闸管的存储器设备、 或任 说明书 1/11 页 4 CN 110232944 A 4 何上述的组合、 或其他存储器。 存储器设备可以指管芯本身和/或封装的存储器产品。 在特 定实施例中， 具有非易失性存储器的存储器组件可符合联合电子设备工程委员会(JEDEC) 颁布的一个或多个标准， 例如JESD218、 JESD219、 JESD220-1、 JESD223B、 JESD223-1或其他合 适的标准(此处引用的JEDEC标准可在jedec.org上获得)。 0015 易失性存储器可以是需要电力以维持由介质存储的数据的状态的存储介质。 易失 。

13、性存储器的非限制性示例可以包括各种类型的RAM， 诸如动态随机存取存储器(DRAM)或静 态随机存取存储器(SRAM)。 可以在存储器模块中使用的一种特定类型的DRAM是同步动态随 机存取存储器(SDRAM)。 在特定实施例中， 存储器组件的DRAM可符合JEDEC颁布的标准， 例如 用于DDR SDRAM的JESD79F、 用于DDR2SDRAM的JESD79-2F、 用于DDR3SDRAM的JESD79-3F、 用于 DDR4SDRAM的JESD79-4A、 用于低功率DDR(LPDDR)的JESD209、 用于LPDDR2的JESD209-2、 用于 LPDDR3的JESD209-3和用。

14、于LPDDR4的JESD209-4(这些标准可在www.jedec.org上获得)。 这 些标准(和类似标准)可以被称为基于DDR的标准， 并且实现这种标准的存储设备的通信接 口可以被称为基于DDR的接口。 0016 现在转向图1， 电子处理系统10的实施例可包括处理器11， 通信地耦合到处理器11 的多级存储器12， 通信地耦合到多级存储器12的模数转换器(ADC)13， 其用于将多级存储器 12的存储器单元的模拟电压电平转换到相对应的多比特数字值， 以及通信地耦合到多级存 储器12和ADC 13的逻辑14， 其用于基于多比特数字值来确定存储器单元的单个比特值。 在 一些实施例中， 逻辑14。

15、还可以被配置为应用错误校正以基于多比特数字值来确定存储器单 元的值。 在一些实施例中， 逻辑14还可以被配置为跟踪对存储器单元的存取的历史。 例如， 逻辑14可以被配置为跟踪对存储器单元的存取的时间历史超过10秒的持续时间， 并且还可 以被配置为基于多比特数字值以及对存储器单元的存取的时间历史来确定存储器单元的 单比特值(例如， 用于调整存储器单元的模拟电压电平的潜在漂移)。 在一些实施例中， 多级 存储器可以包括PCM。 例如， PCM可以包括3D交叉点存储器(例如， 诸如INTEL 3D XPOINT存储 器)。 在一些实施例中， ADC 13和/或逻辑14可以位于各种组件中或与其共同定位。

16、， 所述各种 组件包括处理器11和/或多级存储器12(例如， 在同一管芯上)。 0017 上述处理器11、 多级存储器12、 ADC 13、 逻辑14和其他系统组件中的每一个的实施 例可以以硬件、 软件或其任何合适的组合来实现。 例如， 硬件实现可以包括可配置逻辑， 例 如可编程逻辑阵列(PLA)、 现场可编程门阵列(FPGA)、 复杂可编程逻辑器件(CPLD)或使用电 路技术的固定功能逻辑硬件， 例如， 专用集成电路(ASIC)、 互补金属氧化物半导体(CMOS)或 晶体管-晶体管逻辑(TTL)技术， 或其任何组合。 0018 可替代地或另外地， 这些组件的全部或部分可以在一个或多个模块中实。

17、现为存储 在机器或计算机可读存储介质中的由处理器或计算设备执行一组逻辑指令， 所述机器或计 算机可读存储介质诸如随机存取存储器(RAM)、 只读存储器(ROM)、 可编程ROM(PROM)、 固件、 闪存等。 例如， 用于执行组件的操作的计算机程序代码可以以一种或多种操作系统(OS)适 用/适当的编程语言的任何组合来编写， 包括诸如PYTHON、 PERL、 JAVA、 SMALLTALK、 C+、 C#等 的面向对象的编程语言， 和传统的过程编程语言， 例如 “C” 编程语言或类似的编程语言。 例 如， 多级存储器12、 持久性存储介质或其他系统存储器可以存储一组指令， 所述一组指令当 由处。

18、理器11执行时， 使得系统10实现系统10的一个或多个组件、 特征或方面(例如， 逻辑14， 基于多比特数字值确定存储器单元的单比特值、 应用错误校正以基于多比特数字值来确定 说明书 2/11 页 5 CN 110232944 A 5 存储器单元的值、 跟踪对存储器单元的存取的历史等。 )。 0019 现在转到图2， 半导体装置20的实施例可包括一个或多个基板21， 以及耦合到一个 或多个基板21的逻辑22， 其中逻辑22至少部分地实现在可配置逻辑和固定功能硬件逻辑中 的一个或多个中。 耦合到一个或多个基板21的逻辑22可以被配置为将多级存储器的存储器 单元的模拟电压电平转换为多比特数字值， 。

19、并且基于多比特数字值来确定存储器单元的单 比特值。 在一些实施例中， 逻辑22还可以被配置为应用错误校正以基于多比特数字值来确 定存储器单元的值。 在一些实施例中， 逻辑22还可以被配置为跟踪对存储器单元的存取的 历史。 例如， 逻辑22可以被配置为跟踪对存储器单元的存取的时间历史超过10秒的持续时 间， 并且还可以被配置为基于多个比特数字值和对存储器单元的存取的时间历史来确定存 储器单元的单比特值(例如， 调整存储器单元的模拟电压电平的潜在漂移)。 在一些实施例 中， 多级存储器可以包括PCM， 例如3D交叉点存储器。 在一些实施例中， 耦合到一个或多个基 板21的逻辑22可以包括位于一个或。

20、多个基板21内的晶体管沟道区域。 0020 逻辑22的实施例和装置20的其他组件可以以硬件、 软件或其任何组合来实现， 包 括至少部分硬件实现。 例如， 硬件实现可以包括可配置逻辑， 例如， PLA、 FPGA、 CPLD或使用电 路技术的固定功能逻辑硬件， 例如ASIC、 CMOS或TTL技术， 或其任何组合。 另外， 这些组件的 一部分可以在一个或多个模块中实现为存储在机器或计算机可读存储介质中的由处理器 或计算设备执行一组逻辑指令， 所述机器或计算机可读存储介质诸如RAM、 ROM、 PROM、 固件、 闪存等。 例如， 用于执行组件的操作的计算机程序代码可以以一种或多种OS适用/适当的。

21、编 程语言的任何组合来编写， 包括诸如PYTHON、 PERL、 JAVA、 SMALLTALK、 C+、 C#等的面向对象 的编程语言， 和传统的过程编程语言， 例如 “C” 编程语言或类似的编程语言。 0021 装置20可以实现方法30(图3A至图3C)或本文所讨论的任何实施例的一个或多个 方面。 在一些实施例中， 所示装置20可包括一个或多个基板21(例如， 硅、 蓝宝石、 砷化镓)和 耦合到基板21的逻辑22(例如， 晶体管阵列和其他集成电路/IC组件)。 逻辑22可以至少部分 地实现在可配置逻辑或固定功能逻辑硬件中。 在一个示例中， 逻辑22可以包括定位(例如， 嵌入)在基板21内的。

22、晶体管沟道区域。 因此， 逻辑22和基板21之间的界面可以不是突变结。 逻辑22还可以被认为包括在基板21的初始晶片上生长的外延层。 0022 现在转到图3A至图3C， 确定存储器值的方法30的实施例可以包括在框31处将多级 存储器的存储器单元的模拟电压电平转换为多比特数字值， 并在框32处基于多比特数字值 来确定存储器单元的单比特值。 方法30的一些实施例可以进一步包括在框33处跟踪对存储 器单元的存取的历史。 例如， 方法30还可以包括在框34处跟踪对存储器单元的存取的时间 历史超过10秒的持续时间， 并在框35处基于多比特数字值和对存储器单元的存取的时间历 史来确定存储器单元的单比特值(。

23、例如， 调整存储器单元的模拟电压电平的潜在漂移)。 方 法30的一些实施例可以进一步包括在框36处应用错误校正以基于多比特数字值来确定存 储器单元的值。 例如， 在框37处多级存储器可以包括PCM。 例如， 在框38处， PCM可以包括3D交 叉点存储器。 0023 方法30的实施例可以实现在系统、 装置、 计算机、 设备等中， 例如， 诸如本文描述的 那些。 更具体地， 方法30的硬件实现可以包括可配置逻辑， 例如PLA、 FPGA、 CPLD， 或者使用电 路技术的固定功能逻辑硬件， 所述电路技术例如ASIC、 CMOS或TTL技术， 或者任何组合。 可替 代地或另外地， 方法30可以在一。

24、个或多个模块中实现为存储在机器或计算机可读存储介质 说明书 3/11 页 6 CN 110232944 A 6 中的由处理器或计算设备执行的一组逻辑指令， 所述机器或计算机可读存储介质诸如RAM、 ROM、 PROM、 固件、 闪存。 例如， 用于执行组件的操作的计算机程序代码可以以一种或多种OS 适用/适当的编程语言的任何组合来编写， 所述一种或多种OS适用/适当的编程语言包括诸 如PYTHON、 PERL、 JAVA、 SMALLTALK、 C+、 C#等的面向对象的编程语言和传统的过程编程语 言， 例如 “C” 编程语言或类似的编程语言。 0024 例如， 方法30可以在结合下面的示例2。

25、3至29描述的计算机可读介质上实现。 方法 30的实施例或部分可以实现在固件、 应用(例如， 通过应用编程接口(API)或在操作系统 (OS)上运行的驱动程序软件中。 0025 现在转向图4， 电子处理系统40的实施例可包括处理器41、 通信地耦合到处理器41 的存储器42， 以及逻辑43， 其通信地耦合到存储器42用于跟踪对存储器42的存储器单元的 存取的历史， 以及至少部分地基于对存储器单元的存取的历史来确定存储器单元的值。 在 一些实施例中， 逻辑43可以被配置为跟踪对存储器单元的存取的时间历史超过10秒的持续 时间。 例如， 逻辑43可进一步被配置为确定与存储器单元的感测电压(例如， 。

26、从ADC提供)相 对应的数字值， 并且基于数字值及对存储器单元的存取的时间历史来确定存储器单元的 值。 (例如， 用于调整存储器单元的模拟电压电平的潜在漂移)。 逻辑43的一些实施例可以进 一步被配置为应用错误校正以确定存储器单元的值(例如， 基于数字值)。 在一些实施例中， 存储器42可以包括多级存储器， 例如PCM(例如， 包括3D交叉点存储器)。 0026 处理器41、 存储器42、 逻辑43和系统40的其他组件的实施例可以以硬件、 软件或包 括至少部分硬件实现的其任何组合来实现。 例如， 硬件实现可以包括可配置逻辑， 例如， PLA、 FPGA、 CPLD或使用电路技术的固定功能逻辑硬。

27、件， 所述电路技术例如ASIC、 CMOS或TTL 技术， 或其任何组合。 另外， 这些组件的一部分可以在一个或多个模块中实现为存储在机器 或计算机可读存储介质中的由处理器或计算设备的一组逻辑指令， 所述机器或计算机可读 存储介质诸如RAM、 ROM、 PROM、 固件、 闪存等。 例如， 用于执行组件的操作的计算机程序代码 可以以一种或多种OS适用/适当的编程语言的任何组合来编写， 所述一种或多种OS适用/适 当的编程语言包括诸如PYTHON、 PERL、 JAVA、 SMALLTALK、 C+、 C#等的面向对象的编程语言， 和传统的过程编程语言， 例如 “C” 编程语言或类似的编程语言。。

28、 0027 现在转到图5， 半导体装置50的实施例可包括一个或多个基板51， 以及耦合到一个 或多个基板51的逻辑52， 其中逻辑52至少部分地以可配置逻辑和固定功能硬件逻辑中的一 个或多个实现。 耦合到一个或多个基板51的逻辑52可以被配置为跟踪对存储器单元的存取 的历史， 并且至少部分地基于对存储器单元的存取的历史来确定存储器单元的值。 在一些 实施例中， 逻辑52可以被配置为跟踪对存储器单元的存取的时间历史超过10秒的持续时 间。 例如， 逻辑52可进一步被配置为确定与存储器单元的感测电压(例如， 从ADC提供)相对 应的数字值， 并且基于数字值及对存储器单元的存取的时间历史来确定存储器。

29、单元的值 (例如， 调整存储器单元的模拟电压电平的潜在漂移)。 逻辑52的一些实施例可以进一步被 配置为应用错误校正以确定存储器单元的值(例如， 基于数字值)。 在一些实施例中， 存储器 可以包括多级存储器， 例如PCM(例如， 包括3D交叉点存储器)。 在一些实施例中， 耦合到一个 或多个基板51的逻辑52可以包括位于一个或多个基板51内的晶体管沟道区域。 0028 逻辑52和装置50的其他组件的实施例可以以硬件、 软件或包括至少部分硬件实现 的其任何组合来实现。 例如， 硬件实现可以包括可配置逻辑， 例如， PLA、 FPGA、 CPLD或使用电 说明书 4/11 页 7 CN 11023。

30、2944 A 7 路技术的固定功能逻辑硬件， 所述电路技术例如ASIC、 CMOS或TTL技术， 或其任何组合。 另 外， 这些组件的一部分可以在一个或多个模块中实现为存储在机器或计算机可读存储介质 中的由处理器或计算设备执行的一组逻辑指令， 所述机器或计算机可读存储介质诸如RAM、 ROM、 PROM、 固件、 闪存等。 例如， 用于执行组件的操作的计算机程序代码可以以一种或多种 OS适用/适当的编程语言的任何组合来编写， 所述一种或多种OS适用/适当的编程语言包括 诸如PYTHON、 PERL、 JAVA、 SMALLTALK、 C+、 C#等的面向对象的编程语言、 和传统的过程编程 语言。

31、， 例如 “C” 编程语言或类似的编程语言。 0029 装置50可以实现方法60(图6A至图6C)或本文所讨论的任何实施例的一个或多个 方面。 在一些实施例中， 所示装置50可包括一个或多个基板51(例如， 硅、 蓝宝石、 砷化镓)和 耦合到基板的逻辑52(例如， 晶体管阵列和其他集成电路/IC组件)。 逻辑52可以至少部分地 实现在可配置逻辑或固定功能逻辑硬件中。 在一个示例中， 逻辑52可以包括定位(例如， 嵌 入)在基板51内的晶体管沟道区域。 因此， 逻辑52和基板51之间的界面可以不是突变结。 逻 辑52还可以被认为包括在基板51的初始晶片上生长的外延层。 0030 现在转到图6A至。

32、图6C， 确定存储器值的方法60的实施例可以包括在框61处跟踪对 存储器单元的存取的历史， 以及在框62处至少部分地基于对存储器单元的存取的历史来确 定存储器单元的值。 方法60的一些实施例可以包括在方框63处跟踪对存储器单元的存取的 时间历史超过10秒的持续时间。 例如， 方法60可以包括在框64处确定与存储器单元的感测 电压相对应的数字值， 并且在框65处基于数字值和对存储器单元的存取的时间历史确定存 储器单元的值(例如， 调整存储器单元的模拟电压电平的潜在漂移)。 方法60的一些实施例 可以进一步包括在框66处应用错误校正以确定存储器单元的值(例如， 基于数字值)。 例如， 在框67处存。

33、储器可以包括多级存储器(例如， 诸如3D交叉点存储器的PCM)。 0031 方法60的实施例可以在系统、 装置、 计算机、 设备(例如， 诸如本文描述的那些)等 中实现。 更具体地， 方法60的硬件实现可以包括可配置逻辑， 例如PLA、 FPGA、 CPLD， 或者使用 电路技术的固定功能逻辑硬件， 所述电路技术例如ASIC、 CMOS或TTL技术， 或者任何组合。 可 替代地或另外地， 方法60可以在一个或多个模块中实现为存储在机器或计算机可读存储介 质中的由处理器或计算设备执行的一组逻辑指令， 所述机器或计算机可读存储介质诸如 RAM、 ROM、 PROM、 固件、 闪存。 例如， 用于执。

34、行组件的操作的计算机程序代码可以以一种或多 种OS适用/适当的编程语言的任何组合来编写， 所述一种或多种OS适用/适当的编程语言包 括诸如PYTHON、 PERL、 JAVA、 SMALLTALK、 C+、 C#等的面向对象的编程语言， 和传统的过程编 程语言， 例如 “C” 编程语言或类似的编程语言。 0032 例如， 方法60可以在结合下面的示例52至56所描述的计算机可读介质上实现。 方 法60的实施例或部分可以实现在固件、 应用(例如， 通过应用编程接口(API)或在操作系统 (OS)上运行的驱动程序软件中。 0033 一些实施例可以有利地提供用于快速、 低延迟和/或高性能非易失性存储。

35、器(NVM) 的多级感测3D交叉点单元技术。 一些PCM(例如， 包括一些3D交叉点存储器)可以是非易失性 的存储器， 但是用于确定单元的内容是一(1)还是零(0)的分界电压(VDM)(例如， 用于读)可 以随着时间的推移漂移。 如果使用单个静态VDM来读存储器单元的值， 则电压漂移可能导致 高比特率误差(BER)。 一些其他系统可以跟踪自针对单元的最后读/写以来的时间， 并且动 态VDM技术可以用于跟踪漂移(例如， 重试具有不同VDM级别的读)。 例如， 针对PCM的VDM可能在 说明书 5/11 页 8 CN 110232944 A 8 几秒、 几分钟、 几小时甚至几天的时间段内漂移。 V。

36、DM漂移可能导致相对应的BER增加。 如果给 定的VDM不起作用(例如， BER太高)， 则一些系统可以用不同的VDM重试读(例如， VDM重试)。 但 是， 在某些系统中， VDM重试可能仍然是一个问题， 因为并非影响VDM漂移的所有事件都可以 被精确跟踪。 0034 在一些系统中， VDM重试可以是可接受的以确保数据保持的正确性。 但是， 在高性能 内存使用中， VDM重试可能会导致严重的延迟和/或性能下降。 例如， 如果已知单元最近被存 取过， 则一些其他系统可以使用高VDM。 如果来自这种读尝试的BER高得无法接受， 则可以使 用较低的VDM重试读。 由VDM重试引起的这种延迟可能对存。

37、储器应用性能测量具有显著影响。 有利地， 一些实施例可以确保正确的数据保持， 并且还使用多级感测单元级技术来减少或 消除VDM重试， 以提供更快和更高性能的存储器单元。 0035 现在转向图7， 存储器装置70的示例可以包括PCM存储器单元71， 其沿着读路径通 信地耦合到多级并行模数(A/D)感测电路72(例如， 4级、 16级， 等等。 )。 A/D电路72的输出可 沿读路径通信地耦合到有限状态机(FSM)73， 以应用错误校正并对PCM存储器单元71进行最 终值确定。 有利地， 一些实施例可包括单元电平技术， 其通过在读路径中放置多级感测电路 (例如， ADC电路)来提供高性能存储器单元。

38、。 一些实施例不是假设单个电压将存储器单元值 1和0分开， 或者用若干电压电平重试多次以读存储器单元值， 而是可以感测一次以确定存 储器单元包含什么电压电平， 并且对所感测的值进行后处理以确定存储器单元值与1还是0 相对应。 有利地， 一些实施例可以基本上保证每个单元可以被读一次以确定每个单元的值， 从而消除VDM重试和相关联的延迟。 0036 一些实施例可以通过在读路径中添加四(4)级并行ADC， 随后是用于最终值确定和 误差校正的FSM来修改PCM存储器单元。 有利地， 无论单元中的电压保持在什么水平， 并且无 论单元由于不活动而漂移了多长时间， 一些实施例可以一次仅通过4级ADC来读存储。

39、器单元 并且可能没有重试。 ADC的输出可以被馈送到最终值确定和错误校正FSM， 以数字地校正可 以跟踪单元被最后写的历史的行、 列和/或高速缓存行级别的任何错误。 有利地， 一些实施 例可以提供单点数字错误校正， 并且进一步减少读路径上的延迟。 0037 更高性能(例如， 低延迟)NVM可以对DIMM利用、 平台设计、 CPU架构以及对一些计算 模型的传统理解(例如， CPU、 存储器和存储之间的分离)提供系统范围的影响。 低延迟非易 失性存储器的一些实施例可以用NVM代替DRAM， 并且可能具有完全改变某些计算模型的潜 力。 0038 现在转到图8， 确定电压漂移信息的方法80的实施例可以。

40、包括在框81处以物理单 元地址开始， 并且在框82处针对经过的时间基于物理地址来查找元数据。 然后， 方法80可以 包括在框83处确定从最后一次读起经过的时间， 并在框84处利用查找表来确定由于的读引 起的电压漂移。 方法80还可以包括在框85处确定从最后一次写起经过的时间， 并在框86处 利用查找表来确定由于写而导致的电压漂移。 0039 现在转到图9， 确定最终输出值的方法90的实施例可包括在框91处添加由于读和 写时间漂移引起的电压漂移(例如， 如通过来自图8的方法80所确定的)， 在框92处读16位 ADC值(例如， 与存储器单元的模拟电压电平相对应)， 以及在方框93处确定任何精细电。

41、压调 谐/调试调整。 然后， 方法90可以在框94处将ADC值与漂移调整信息进行比较， 并进行精细调 谐为一(1)或零(0)， 并在框95处提供值为1或0的最终输出。 说明书 6/11 页 9 CN 110232944 A 9 0040 现在转向图10， 读存储器的方法100的实施例可以包括在框101读数据(例如， 64、 128或256字节)， 以及在框102检查ECC(例如， 利用Reed Solomon错误校正)。 在框102处如果 ECC通过， 则在框103处方法100然后可以将数据传递给CPU。 否则， 在框104处方法100可以重 试读， 返回到框101。 0041 在PCM多级感。

42、测的一些实施例中， 历史可以相对较长(例如， 以数10秒、 分钟、 小时 和天测量)。 一些实施例可以存储用于有效后处理的长历史。 例如， 在利用3D交叉点存储器 的一些实施例中， 即使在50秒之后， 感测电压电平也可能不同。 因此， 跟踪对单元的读和写 的历史可以基于经过的时间与元数据大小之间的折中以及历史跟踪器的速度。 例如， 跟踪 历史到几秒的粒度与跟踪基于分钟、 小时、 天或周的粒度(例如， 可能需要逐渐地更少的开 销)相比可能需要更多的元数据大小和更快的跟踪器(例如， 更多的开销)。 0042 有利地， 通过利用ADC(例如， 4或16级)感测技术， 一些实施例可以有效地移除重试 并。

43、改善延迟。 将多级感测与最终值确定和错误校正FSM(例如， 在系统级别)相结合， 一些实 施例可以实现与DRAM持平的延迟(例如， 利用错误校正)。 因为PCM的一些实施例(例如， 3D交 叉点存储器)可以提供存储器的每位较低成本， 所以一些实施例可以完全取代系统中的 DRAM， 并且可以通过创建CPU、 存储器和存储的更紧密的集成来改变计算模型。 例如， 一些实 施例可以提供仅包括CPU和存储器的计算模型(例如， 存储器是快速的、 非易失性的和大 的)。 0043 附加说明和示例： 0044 示例1可以包括电子处理系统， 包括处理器， 通信地耦合到处理器的多级存储器， 通信地耦合到多级存储器。

44、的模数转换器， 其用于将多级存储器的存储器单元的模拟电压电 平转换为相对应的多比特数字值， 以及通信地耦合到多级存储器和模数转换器的逻辑， 其 用于基于多比特数字值来确定存储器单元的单比特值。 0045 示例2可以包括示例1的系统， 其中该逻辑还用于应用错误校正以基于多比特数字 值来确定存储器单元的值。 0046 示例3可以包括示例1的系统， 其中该逻辑还用于跟踪对存储器单元的存取的历 史。 0047 示例4可以包括示例3的系统， 其中该逻辑还用于跟踪对存储器单元的存取的时间 历史超过10秒的持续时间。 0048 示例5可以包括示例4的系统， 其中该逻辑还用于基于多比特数字值和对存储器单 元的。

45、存取的时间历史来确定存储器单元的单比特值。 0049 示例6可以包括示例1至5中任一个的系统， 其中多级存储器包括相变存储器。 0050 示例7可以包括示例6的系统， 其中相变存储器包括三维交叉点存储器。 0051 示例8可以包括半导体装置， 包括一个或多个基板， 以及耦合到所述一个或多个基 板的逻辑， 其中所述逻辑至少部分地实现在可配置逻辑和固定功能硬件逻辑中的一个或多 个中， 该逻辑耦合到一个或多个基板， 用于将多级存储器的存储器单元的模拟电压电平转 换为多比特数字值， 并基于多比特数字值来确定存储器单元的单比特值。 0052 示例9可以包括示例8的装置， 其中该逻辑还用于应用错误校正以基。

46、于多比特数字 值来确定存储器单元的值。 0053 示例10可以包括示例8的装置， 其中该逻辑还用于跟踪对存储器单元的存取的历 说明书 7/11 页 10 CN 110232944 A 10 史。 0054 示例11可以包括示例10的装置， 其中该逻辑还用于跟踪对存储器单元的存取的时 间历史超过10秒的持续时间。 0055 示例12可以包括示例11的装置， 其中逻辑还用于基于多比特数字值和对存储器单 元的存取的时间历史来确定存储器单元的单比特值。 0056 示例13可包括示例8至12中任一示例的装置， 其中多级存储器包括相变存储器。 0057 示例14可包括示例13的装置， 其中相变存储器包括三。

47、维交叉点存储器。 0058 示例15可包括示例8至14中任一示例的装置， 其中耦合到一个或多个基板的逻辑 包括位于一个或多个基板内的晶体管沟道区域。 0059 示例16可包括确定存储器值的方法， 包括将多级存储器的存储器单元的模拟电压 电平转换为多比特数字值， 以及基于多比特数字值确定存储器单元的单比特值。 0060 示例17可以包括示例16的方法， 还包括应用错误校正以基于多比特数字值来确定 存储器单元的值。 0061 示例18可以包括示例16的方法， 还包括跟踪对存储器单元的存取的历史。 0062 示例19可以包括示例18的方法， 还包括跟踪对存储器单元的存取的时间历史超过 10秒的持续时。

48、间。 0063 示例20可以包括示例19的方法， 还包括基于多比特数字值和对存储器单元的存取 的时间历史来确定存储器单元的单比特值。 0064 示例21可包括示例16至20中任一示例的方法， 其中多级存储器包括相变存储器。 0065 示例22可包括示例21的方法， 其中相变存储器包括三维交叉点存储器。 0066 示例23可以包括至少一个计算机可读介质， 包括一组指令， 所述一组指令当由计 算设备执行时， 使得计算设备用于确定与多级存储器的感测的电压电平相对应的多比特数 字值， 并基于多比特数字值来确定存储器单元的单比特值。 0067 示例24可以包括示例23的至少一个计算机可读介质， 包括另一。

49、组指令， 所述另一 组指令当由计算设备执行时， 使得计算设备用于应用错误校正以基于多比特数字值来确定 存储器单元的值。 0068 示例25可以包括示例23的至少一个计算机可读介质， 包括另一组指令， 所述另一 组指令当由计算设备执行时， 使得计算设备用于跟踪对存储器单元的存取的历史。 0069 示例26可以包括示例25的至少一个计算机可读介质， 包括另一组指令， 所述另一 组指令当由计算设备执行时， 使得计算设备用于跟踪对存储器单元的存取的时间历史超过 10秒的持续时间。 0070 示例27可以包括示例26的至少一个计算机可读介质， 包括另一组指令， 所述另一 组指令当由计算设备执行时， 使得。

50、计算设备用于基于比特数字值和对存储器单元的存取的 时间历史来确定存储器单元的单比特值。 0071 示例28可包括示例23至27中任一示例的至少一个计算机可读介质， 其中多级存储 器包括相变存储器。 0072 示例29可包括示例28的至少一个计算机可读介质， 其中相变存储器包括三维交叉 点存储器。 0073 示例30可以包括存储器装置， 包括用于将多级存储器的存储器单元的模拟电压电 说明书 8/11 页 11 CN 110232944 A 11 平转换为多比特数字值的单元， 以及用于确定基于多比特数字值来确定存储器单元的单比 特值的单元。 0074 示例31可以包括示例30的装置， 还包括用于应。