超薄扇出型封装结构及其制作方法.pdf

《超薄扇出型封装结构及其制作方法.pdf》由会员分享，可在线阅读，更多相关《超薄扇出型封装结构及其制作方法.pdf（16页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910807724.X (22)申请日 2019.08.29 (71)申请人 上海先方半导体有限公司 地址 200131 上海市浦东新区自由贸易试 验区创新西路778号 (72)发明人 李恒甫曹立强 (74)专利代理机构 北京三聚阳光知识产权代理 有限公司 11250 代理人 宋傲男 (51)Int.Cl. H01L 23/538(2006.01) H01L 23/31(2006.01) H01L 25/00(2006.01) H01L 25/16(2006.01) H01。

2、L 25/18(2006.01) H01L 21/56(2006.01) H01L 21/768(2006.01) (54)发明名称 一种超薄扇出型封装结构及其制作方法 (57)摘要 本申请提供一种超薄扇出型封装结构及其 制作方法。 上述超薄扇出型封装结构包括： 背面 相互贴合的第一芯片和第二芯片， 所述第一芯片 背面的衬底经过减薄处理； 塑封体， 所述塑封体 包封所述第一芯片和所述第二芯片； 重布线结 构， 设置在所述塑封体靠近所述第一芯片的一 侧， 所述重布线结构分别与所述第一芯片和第二 芯片电连接。 本申请提供的超薄扇出型封装结 构， 通过将第一芯片、 第二芯片背面相互贴合， 并 至少对。

3、第一芯片背面的衬底进行减薄处理， 通过 塑封体包封第一芯片和第二芯片， 且与重布线结 构连接， 大大减小了封装结构整体的厚度， 实现 了高密度的超薄扇出型封装， 有利于尺寸更小的 电子产品的加工与生产。 权利要求书2页 说明书8页 附图5页 CN 110634838 A 2019.12.31 CN 110634838 A 1.一种超薄扇出型封装结构， 其特征在于， 包括： 背面相互贴合的第一芯片(1)和第二芯片(2)， 所述第一芯片(1)背面的衬底经过减薄 处理； 塑封体(3)， 所述塑封体(3)包封所述第一芯片(1)和所述第二芯片(2)； 重布线结构， 设置在所述塑封体(3)靠近所述第一芯片。

4、(1)的一侧， 所述重布线结构分 别与所述第一芯片(1)和第二芯片(2)电连接。 2.根据权利要求1所述的超薄扇出型封装结构， 其特征在于， 所述塑封体(3)具有第一 表面和与所述第一表面相对的第二表面， 所述第一芯片(1)的正面与所述塑封体(3)的第一表面齐平， 所述第二芯片(2)的正面 与所述塑封体(3)的第二表面齐平。 3.根据权利要求2所述的超薄扇出型封装结构， 其特征在于， 还包括： 第一导电互联结构(9)， 沿所述第一芯片(1)和第二芯片(2)的排布方向上贯穿所述塑 封体(3)， 所述第一导电互联结构(9)为导电柱或导电通孔； 第二导电互联结构(10)， 设置在所述塑封体(3)靠近。

5、所述第二表面的一侧， 所述第二导 电互联结构(10)分别与所述第二芯片(2)的正面以及所述第一导电互联结构(9)连接， 所述第二芯片(2)依次通过所述第二导电互联结构(10)、 所述第一导电互联结构(9)与 所述重布线结构连接。 4.根据权利要求1-3任一所述的超薄扇出型封装结构， 其特征在于， 所述重布线结构包 括： 焊接结构(4)， 一端与所述第一芯片(1)或所述第二芯片(2)电连接， 另一端与第一导电 垫(5)电连接； 外接焊球(6)， 与第二导电垫(7)连接； 导电转移结构， 连接所述第一导电垫(5)和所述第二导电垫(7)。 5.根据权利要求1-4任一所述的超薄扇出型封装结构， 其特征。

6、在于， 所述第二芯片(2) 背面的衬底经过减薄处理。 6.一种权利要求1-5任一所述的超薄扇出型封装结构的制作方法， 其特征在于， 包括： 提供第一载片(16)并在所述第一载片(16)上倒装第一芯片(1)， 制作塑封体(3)包封所 述第一芯片(1)； 减薄所述第一芯片(1)背面的衬底， 以在所述塑封体(3)上靠近所述第一芯片(1)背面 的一侧形成空腔(18)； 在所述塑封体(3)内沿所述第一芯片(1)和第二芯片(2)的排布方向上制作贯穿所述塑 封体(3)的第一导电互联结构(9)； 在所述空腔(18)内放置第二芯片(2)， 使所述第二芯片(2)的背面和所述第一芯片(1) 的背面相贴合； 在所述塑。

7、封体(3)靠近所述第二芯片(2)的一侧制作第二导电互联结构(10)， 通过所述 第二导电互联结构(10)连接所述第二芯片(2)与所述第一导电互联结构(9)； 拆除所述第一载片(16)， 并在所述塑封体(3)靠近所述第一芯片(1)的一侧制作重布线 结构， 使所述重布线结构分别与所述第一芯片(1)和第一导电互联结构(9)连接。 7.根据权利要求6所述的超薄扇出型封装结构的制作方法， 其特征在于， 通过干法刻蚀 权利要求书 1/2 页 2 CN 110634838 A 2 或湿法腐蚀的方法减薄所述第一芯片(1)背面的衬底。 8.根据权利要求6或7所述的超薄扇出型封装结构的制作方法， 其特征在于， 在。

8、所述第 二芯片(2)与所述空腔(18)之间的空隙中制作填充体(19)。 9.根据权利要求6-8任一所述的超薄扇出型封装结构的制作方法， 其特征在于， 制作所 述第二导电互联结构(10)的方法包括： 在所述第二芯片(2)和所述第一导电互联结构(9)上分别制作第一转移线(12)； 在所述第一转移线(12)上分别连接导电件(13)； 将与所述第二芯片(2)连接的导电件(13)和与所述第一导电互联结构(9)连接的导电 件(13)之间通过第二转移线(14)连接。 10.根据权利要求6-9任一所述的超薄扇出型封装结构的制作方法， 其特征在于， 制作 所述重布线结构的方法包括： 在所述第一芯片(1)和所述第。

9、一导电互联结构(9)上分别制作焊接结构(4)； 提供第二载片(20)， 依次在所述第二载片(20)上制备第二导电垫(7)、 导电转移结构、 第一导电垫(5)， 所述第二导电垫(7)与所述第一导电垫(5)通过所述导电转移结构连接； 将所述第二导电垫(7)与所述焊接结构(4)焊接； 拆除所述第二载片(20)， 并在所述第一导电垫(5)上制作外接焊球(6)。 权利要求书 2/2 页 3 CN 110634838 A 3 一种超薄扇出型封装结构及其制作方法 技术领域 0001 本发明涉及半导体封装技术领域， 具体涉及一种超薄扇出型封装结构及其制作方 法。 背景技术 0002 随着集成电路技术的快速发展。

10、， 单位面积晶圆的芯片数量不断增大， 芯片的特征 尺寸逐渐小型化以满足摩尔定律的要求。 虽然芯片特征尺寸减小， 但是芯片内的电子元件 数量却不断增加(包含电阻、 电容、 二极管、 晶体管等)。 为了实现芯片功能在产品终端的应 用， 在封装领域需要封装尺寸紧凑、 有更多的输出终端I/O数量的封装技术。 为满足这一要 求， 出现了一种扇出型晶圆级封装技术(Fanout WaferLevel Package， FOWLP)， 这种封装形 式是通过线转移实现在芯片特征尺寸面积外的多个终端的连接， 具有封装结构更薄、 成本 更低的优点。 此外， 随着对于芯片封装密度更高、 占用面积更小的需求越来越突出，。

11、 通过多 芯片堆叠并利用互联结构实现多层芯片的电信号互联， 即三维封装结构也得到了广泛应用 和发展。 0003 中国专利文献(CN107910310A)公开了一种多芯片扇出封装结构及其封装方法， 其 包括带有A芯片金属凸块的A芯片、 布线层、 A芯片包覆膜和带有B芯片金属凸块的B芯片、 再 布线层、 B芯片包覆膜， B芯片设置于A芯片垂直上方区域， B芯片外侧区域设置穿孔， 填充金 属料， A芯片与B芯片通过包覆穿孔填充金属料、 布线层、 再布线层完成信号互联。 上述多芯 片扇出封装结构主要是由上下堆叠的两个封装体形成的， 封装结构的厚度至少为两层芯片 和两层金属凸块以及两层布线层的总和， 无。

12、法实现超薄扇出型封装的要求， 此外， 在制作上 述封装结构时需要分别对A芯片和B芯片进行塑封， 步骤繁琐， 不利于工业大规模生产。 发明内容 0004 因此， 本发明要解决的技术问题在于克服现有技术中扇出型封装结构厚度大， 无 法实现超薄扇出型封装要求的缺陷， 从而提供一种超薄扇出型封装结构。 0005 本发明要解决的另一个技术问题在于克服现有技术中的封装方法需要进行多次 塑封， 步骤繁琐， 不利于工业大规模生产的缺陷， 从而提供一种只需进行一次塑封的超薄扇 出型封装结构的封装方法。 0006 本发明第一方面提供一种超薄扇出型封装结构， 包括： 0007 背面相互贴合的第一芯片和第二芯片， 所。

13、述第一芯片背面的衬底经过减薄处理； 0008 塑封体， 所述塑封体包封所述第一芯片和所述第二芯片； 0009 重布线结构， 设置在所述塑封体靠近所述第一芯片的一侧， 所述重布线结构分别 与所述第一芯片和第二芯片电连接。 0010 进一步地， 所述塑封体具有第一表面和与所述第一表面相对的第二表面， 0011 所述第一芯片的正面与所述塑封体的第一表面齐平， 所述第二芯片的正面与所述 塑封体的第二表面齐平。 说明书 1/8 页 4 CN 110634838 A 4 0012 进一步地， 所述的超薄扇出型封装结构还包括： 0013 第一导电互联结构， 沿所述第一芯片和第二芯片的排布方向上贯穿所述塑封体。

14、， 所述第一导电互联结构为导电柱或导电通孔； 0014 第二导电互联结构， 设置在所述塑封体靠近所述第二表面的一侧， 所述第二导电 互联结构分别与所述第二芯片的正面以及所述第一导电互联结构连接， 0015 所述第二芯片依次通过所述第二导电互联结构、 所述第一导电互联结构与所述重 布线结构连接。 0016 进一步地， 所述重布线结构包括： 0017 焊接结构， 一端与第一芯片或第二芯片电连接， 另一端与第一导电垫电连接； 0018 外接焊球， 与第二导电垫连接； 0019 导电转移结构， 连接所述第一导电垫和所述第二导电垫。 0020 进一步地， 所述第二芯片背面的衬底经过减薄处理。 0021 。

15、本发明第二方面提供一种超薄扇出型封装结构的制作方法， 包括： 0022 提供第一载片并在所述第一载片上倒装第一芯片， 制作塑封体包封所述第一芯 片； 0023 减薄所述第一芯片背面的衬底， 以在所述塑封体上靠近所述第一芯片背面的一侧 形成空腔； 0024 在所述塑封体内沿所述第一芯片和第二芯片的排布方向上制作贯穿所述塑封体 的第一导电互联结构； 0025 在所述空腔内放置第二芯片， 使所述第二芯片的背面和所述第一芯片的背面相贴 合； 0026 在所述塑封体靠近所述第二芯片的一侧制作第二导电互联结构， 通过所述第二导 电互联结构连接所述第二芯片与所述第一导电互联结构； 0027 拆除所述第一载片。

16、， 并在所述塑封体靠近所述第一芯片的一侧制作重布线结构， 使所述重布线结构分别与所述第一芯片和第一导电互联结构连接。 0028 进一步地， 通过干法刻蚀或湿法腐蚀的方法减薄所述第一芯片背面的衬底。 0029 进一步地， 在所述第二芯片与所述空腔之间的空隙中制作填充体。 0030 进一步地， 制作所述第二导电互联结构的方法包括： 0031 在所述第二芯片和所述第一导电互联结构上分别制作第一转移线； 0032 在所述第一转移线上分别连接导电件； 0033 将与所述第二芯片连接的导电件和与所述第一导电互联结构连接的导电件之间 通过第二转移线连接。 0034 进一步地， 制作所述重布线结构的方法包括：。

17、 0035 在所述第一芯片和所述第一导电互联结构上分别制作焊接结构； 0036 提供第二载片， 依次在所述第二载片上制备第二导电垫、 导电转移结构、 第一导电 垫， 所述第二导电垫与所述第一导电垫通过所述导电转移结构连接； 0037 将所述第二导电垫与所述焊接结构焊接； 0038 拆除所述第二载片， 并在所述第一导电垫上制作外接焊球。 0039 本发明技术方案， 具有如下优点： 说明书 2/8 页 5 CN 110634838 A 5 0040 1.本发明提供的超薄扇出型封装结构， 通过将第一芯片、 第二芯片背面相互贴合， 并至少对第一芯片背面的衬底进行减薄处理， 通过塑封体包封第一芯片和第二。

18、芯片， 且与 重布线结构连接， 大大减小了封装结构整体的厚度， 实现了高密度的超薄扇出型封装， 有利 于尺寸更小的电子产品的加工与生产。 0041 2.本发明提供的超薄扇出型封装结构， 通过控制第一芯片的正面与塑封体的第一 表面齐平， 第二芯片与塑封体的第二表面齐平， 使塑封体的厚度等于第一芯片和第二芯片 的厚度之和， 整体封装结构厚度更薄。 0042 3.本发明提供的超薄扇出型封装结构， 设置第一导电互联结构和第二导电互联结 构， 实现第二芯片与重布线结构连接， 相较于空间要求较高的打线连接方式， 可靠性更强， 密度更大， 结构更加紧凑。 0043 4.本发明提供的超薄扇出型封装结构， 在封。

19、装前对第二芯片背面的衬底进行减薄 处理， 能够进一步减小封装结构整体的厚度。 0044 5.本发明提供的超薄扇出型封装结构的制作方法， 通过对第一芯片封装后整面减 薄其背面的衬底， 在塑封体上形成容置第二芯片的空腔， 巧妙地实现了第一芯片和第二芯 片背面的相对贴合， 省去了两者之间的连接介质厚度， 使塑封体的厚度基本等于第一芯片 和第二芯片的厚度之和； 通过塑封体靠近第二芯片的一侧制作第二导电互联结构并与贯穿 塑封体的第一导电互联结构连接， 实现了第二芯片与重布线结构的互联， 连接可靠、 稳定。 0045 6.本发明提供的超薄扇出型封装结构的制作方法， 在将第二芯片置于空腔内后， 通过填充体填。

20、充第二芯片与空腔之间的空隙， 使第二芯片更加牢固， 并且不会增加封装结 构的厚度， 封装稳定、 可靠。 附图说明 0046 为了更清楚地说明本发明具体实施方式或现有技术中的技术方案， 下面将对具体 实施方式或现有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的 附图是本发明的一些实施方式， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前 提下， 还可以根据这些附图获得其他的附图。 0047 图1为本申请实施例中超薄扇出型封装结构的结构示意图； 0048 图2为本申请实施例中超薄扇出型封装结构的制作方法的流程示意图； 0049 图3为本申请实施例中步骤S1得到的结构示意。

21、图； 0050 图4为本申请实施例中步骤S2得到的结构示意图； 0051 图5为本申请实施例中步骤S3得到的结构示意图； 0052 图6为本申请实施例中步骤S4得到的结构示意图； 0053 图7为本申请实施例中步骤S5得到的结构示意图； 0054 图8为本申请实施例中步骤S6中制作焊接结构得到的结构示意图； 0055 图9为本申请实施例中步骤S6中制作第二导电垫、 导电转移结构、 第一导电垫得到 的结构示意图； 0056 图10为本申请实施例中步骤S6中将第二导电垫与焊接结构焊接得到的结构示意 图。 0057 附图标记说明： 说明书 3/8 页 6 CN 110634838 A 6 0058 。

22、1-第一芯片； 2-第二芯片； 3-塑封体； 4-焊接结构； 5-第一导电垫； 6-外接焊球； 7- 第二导电垫； 8-第一绝缘介质体； 9-第一导电互联结构； 10-第二导电互联结构； 11-第二绝 缘介质体； 12-第一转移线； 13-导电件； 14-第二转移线； 15-第三转移线； 16-第一载片； 17- 第一粘附层； 18-空腔； 19-填充体； 20-第二载片； 21-第二粘附层。 具体实施方式 0059 下面将结合附图对本发明的技术方案进行清楚、 完整地描述， 显然， 所描述的实施 例是本发明一部分实施例， 而不是全部的实施例。 基于本发明中的实施例， 本领域普通技术 人员在没有。

23、做出创造性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。 0060 在本发明的描述中， 需要说明的是， 术语 “中心” 、“上” 、“下” 、“左” 、“右” 、“竖直” 、 “水平” 、“内” 、“外” 等指示的方位或位置关系为基于附图所示的方位或位置关系， 仅是为了 便于描述本发明和简化描述， 而不是指示或暗示所指的装置或元件必须具有特定的方位、 以特定的方位构造和操作， 因此不能理解为对本发明的限制。 此外， 术语 “第一” 、“第二” 仅 用于描述目的， 而不能理解为指示或暗示相对重要性。 0061 在本发明的描述中， 需要说明的是， 除非另有明确的规定和限定， 术语 “。

24、安装” 、“相 连” 、“连接” 应做广义理解， 例如， 可以是固定连接， 也可以是可拆卸连接， 或一体地连接； 可 以是机械连接， 也可以是电连接； 可以是直接相连， 也可以通过中间媒介间接相连， 可以是 两个元件内部的连通。 对于本领域的普通技术人员而言， 可以具体情况理解上述术语在本 发明中的具体含义。 0062 此外， 下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构 成冲突就可以相互结合。 0063 第一方面， 本发明实施例提供一种超薄扇出型封装结构。 0064 如图1所示， 上述超薄扇出型封装结构包括： 背面相互贴合的第一芯片1和第二芯 片2， 第一芯片1背面的衬底。

25、经过减薄处理； 塑封体3， 塑封体3包封第一芯片1和第二芯片2； 重布线结构， 设置在塑封体3靠近第一芯片1的一侧， 重布线结构分别与第一芯片1和第二芯 片2电连接。 0065 本实施例提供的超薄扇出型封装结构， 通过将第一芯片1、 第二芯片2背面相互贴 合， 并至少对第一芯片1背面的衬底进行减薄处理， 通过塑封体3包封第一芯片1和第二芯片 2， 且与重布线结构连接， 大大减小了封装结构整体的厚度， 真正实现了高密度的超薄扇出 型封装， 有利于尺寸更小的电子产品的加工与生产。 0066 上述第一芯片1和第二芯片2包括但不限于： 中央处理器、 图形处理器、 内存数组、 图像传感器等有源器件或是电。

26、感、 电阻等无源器件。 0067 可以通过干法蚀刻或者湿法腐蚀的方法整面减薄第一芯片1背面的衬底， 可以将 第一芯片1厚度由200um以上的厚度减薄至剩余硅厚在3um左右， 对于具有SOI结构的芯片也 可以将硅衬底完全去除， 停留在SOI氧化层位置处， 通过对第一芯片1的减薄处理使封装结 构整体厚度显著减小。 0068 作为本实施例的进一步改进， 第二芯片2背面的衬底经过减薄处理。 0069 在封装前对第二芯片2背面的衬底也进行减薄处理， 能够进一步减小封装结构整 体的厚度， 从而提供一种超薄扇出型封装结构。 说明书 4/8 页 7 CN 110634838 A 7 0070 上述塑封体3用于。

27、包封第一芯片1和第二芯片2， 可以为环氧树脂或者其他材料制 成， 塑封体3的材料可以包含有或没有颗粒填充物。 0071 作为本实施例的优选， 塑封体3具有第一表面和与第一表面相对的第二表面， 第一 芯片1的正面与塑封体3的第一表面齐平， 第二芯片2的正面与塑封体3的第二表面齐平。 0072 具体地， 塑封体3可以通过研磨、 化学腐蚀、 UV光照等工艺方式实现平坦化并降低 高度， 实现其第一表面与第一芯片1的正面齐平且暴露出第一芯片1的正面， 其第二表面与 第二芯片2的正面齐平且暴露出第二芯片2的正面。 0073 通过控制第一芯片1的正面与塑封体3的第一表面齐平， 第二芯片2与塑封体3的第 二表。

28、面齐平， 使塑封体3的厚度等于第一芯片1和第二芯片2的厚度之和， 整体封装结构厚度 更薄。 0074 上述重布线结构， 也即用于将第一芯片1和第二芯片2与其他器件(如PCB板)信号 导通的结构， 实现第一芯片1和第二芯片2的扇出封装。 作为本实施例的优选， 重布线结构包 括： 焊接结构4， 一端与第一芯片1或第二芯片2电连接， 另一端与第一导电垫5电连接； 外接 焊球6， 与第二导电垫7连接； 导电转移结构， 连接第一导电垫5和第二导电垫7。 0075 具体地， 焊接结构4可以为导电柱、 导电凸块、 导电凸点等结构形式， 材质可以为 铜、 镍、 锡、 银、 金等金属， 可以采用电镀、 化镀或其。

29、他方式制作； 第一导电垫5、 第二导电垫7、 导电转移结构包封在第一绝缘介质体8中， 第一绝缘介质体8由多层绝缘介质层构成(图中 未示出)， 分别用于包封第一导电垫5、 第二导电垫7、 导电转移结构等， 材质可以为氧化硅、 氮氧硅、 硼硅酸盐玻璃、 硅酸磷玻璃(PSG)、 硼磷硅酸盐玻璃(BPSG)、 氟化玻璃硅酸盐玻璃 (FSG)、 low-K介质等无机材料或聚酰亚胺(PI)、 聚对苯撑苯并二恶唑(PBO)等有机材料， 各 绝缘介质层的材料相同或不同； 第一导电垫5和第二导电垫7的形状、 大小、 厚度本申请均不 作出限制， 例如可以为片状、 块状、 柱状等， 导电转移结构用于将外接焊球6进行。

30、重新分布， 可以为转移线结构或者转移线加导电通孔/导电柱结构等， 上述第一导电垫5、 第二导电垫 7、 转移线、 导电通孔/导电柱是由导电金属构成的， 其材质可以为铜、 铝、 钨、 镍、 金等； 外接 焊球6可以为铜、 镍、 锡、 银等材质。 0076 上述焊接结构4通过导电互联结构与第一芯片1或第二芯片2电连接， 例如可以为 打线连接或其他导电结构连接。 作为本实施例的优选， 超薄扇出型封装结构还包括： 第一导 电互联结构9， 沿第一芯片1和第二芯片2的排布方向上贯穿塑封体3， 第一导电互联结构9为 导电柱或导电通孔； 第二导电互联结构10， 设置在塑封体3靠近第二表面的一侧， 第二导电 互。

31、联结构10分别与第二芯片2的正面以及第一导电互联结构9连接， 第二芯片2依次通过第 二导电互联结构10、 第一导电互联结构9与焊接结构4连接。 0077 具体地， 第一导电互联结构9为贯通塑封体3第一表面和第二表面的导电柱或导电 通孔， 其材质可以为铜、 铝、 钨、 钛等金属， 镶嵌在塑封体3内； 第二导电互联结构10包括第二 绝缘介质体11以及包封在第二绝缘介质体11中的第一转移线12、 导电件13和第二转移线 14， 第二绝缘介质体11由多层绝缘介质层构成(图中未示出)， 分别用于包封第一转移线12、 导电件13和第二转移线14， 材质可以为二氧化硅， 氮化硅、 氮氧化硅等无机材料， 也可。

32、以为 聚对苯撑苯并二恶唑(PBO)、 聚酰亚胺(PI)、 苯并环丁烯(BCB)等有机材料， 各绝缘介质层的 材料相同或不同， 第二芯片2正面以及第一导电互联结构9靠近塑封体3第二表面的一端均 各自连接有第一转移线12， 第一转移线12不与第二芯片2或第一导电互联结构9连接的一端 说明书 5/8 页 8 CN 110634838 A 8 连接有导电件13， 导电件13为导电柱或导电通孔结构， 第二转移线14一端连接与第二芯片2 相连的导电件13， 另一端连接与第一导电互联结构9相连的导电件13， 第一转移线12、 第二 转移线14、 导电件13可以为铜、 钨、 铝等金属材质， 如此实现了第二芯片。

33、2与第一导电互联结 构9的连接， 从而使第二芯片2通过第二导电互联结构10、 第一导电互联结构9与焊接结构4 连接。 0078 上述焊接结构4可以直接与第一芯片1的正面或者与第一导电互联结构9靠近塑封 体3第一表面的一端连接， 也可以通过第三转移线15连接， 第三转移线15的一端与焊接结构 4连接， 另一端与第一芯片1的正面或者与第一导电互联结构9靠近塑封体3第一表面的一端 连接， 可以根据实际封装需求选择是否设置第三转移线15。 0079 通过设置第一导电互联结构9和第二导电互联结构10， 实现第二芯片2与重布线结 构连接， 相较于空间要求较高的打线连接方式， 可靠性更强， 密度更大， 结构。

34、更加紧凑。 0080 第二方面， 本发明实施例提供一种超薄扇出型封装结构的制作方法。 0081 如图2所示， 上述制作方法包括步骤S1-S6， 具体说明如下： 0082 步骤S1， 提供第一载片16并在第一载片16上倒装第一芯片1， 制作塑封体3包封第 一芯片1。 步骤S1得到的结构如图3所示。 0083 上述第一载片16可以是硅、 砷化镓、 碳化硅、 玻璃等材料， 第一芯片1的正面通过第 一粘附层17与第一载片16连接， 第一粘附层17的材质可以为聚合物材料、 UV胶或者其他材 料。 0084 可以通过涂覆环氧树脂并固化的方式制作塑封体3， 优选地， 通过研磨、 化学腐蚀、 UV光照等工艺方。

35、式实现平坦化并降低高度， 使第一芯片1的背面与塑封体3的上表面齐平并 露出第一芯片1的背面。 0085 步骤S2， 减薄第一芯片1背面的衬底， 以在塑封体3上靠近第一芯片1背面的一侧形 成空腔18。 步骤S2得到的结构如图4所示。 0086 作为本实施例的优选， 通过干法刻蚀或湿法腐蚀的方法整面减薄第一芯片1背面 的衬底， 空腔18的底面面积大小与第一芯片1面积相当， 空腔18高度可以控制等于第二芯片 2的厚度。 0087 步骤S3， 在塑封体3内沿第一芯片1和第二芯片2的排布方向上制作贯穿塑封体3的 第一导电互联结构9。 步骤S3得到的结构如图5所示。 0088 第一导电互联结构9位于第一芯。

36、片1周围， 可以通过干法刻蚀或湿法腐蚀的方法形 成贯通塑封体3上表面和下表面的通孔， 然后再通孔中形成实心的导电柱结构或者空心的 导电通孔结构。 0089 步骤S4， 在空腔18内放置第二芯片2， 使第二芯片2的背面和第一芯片1的背面相贴 合。 步骤S4得到的结构如图6所示。 0090 采用拾取方式把第二芯片2放置在空腔18内， 第二芯片2的正面朝上， 背面与第二 芯片2的背面相对， 且高度与空腔18的高度相一致。 优选地， 为了便于放置， 第二芯片2的面 积小于第一芯片1的面积， 在第二芯片2与空腔18之间的空隙中制作填充体19， 填充体19的 材质可以为具有或不具有填料颗粒的环氧树脂、 其。

37、他聚合物或无机材料。 0091 在将第二芯片2置于空腔18内后， 通过填充体19填充第二芯片2与空腔18之间的空 隙， 使第二芯片2更加牢固， 并且不会增加封装结构的厚度， 封装稳定、 可靠。 说明书 6/8 页 9 CN 110634838 A 9 0092 上述第二芯片2优选在置于空腔18内之前预先进行衬底减薄处理。 0093 作为本实施例的另一种可选方式， 第二芯片2的高度低于空腔18的高度， 则在制作 填充体19后通过研磨、 化学腐蚀、 UV光照等工艺方式减薄塑封体3， 实现第二芯片2的正面与 塑封体3上表面齐平。 0094 步骤S5， 在塑封体3靠近第二芯片2的一侧制作第二导电互联结。

38、构10， 通过第二导 电互联结构10连接第二芯片2与第一导电互联结构9。 步骤S5得到的结构如图7所示。 0095 作为本实施例的优选， 制作第二导电互联结构10的方法包括： 在第二芯片2和第一 导电互联结构9上分别制作第一转移线12； 在第一转移线12上分别连接导电件13； 将与第二 芯片2连接的导电件13和与第一导电互联结构9连接的导电件13之间通过第二转移线14连 接。 0096 步骤S6， 拆除第一载片16， 并在塑封体3靠近第一芯片1的一侧制作重布线结构， 使 重布线结构分别与第一芯片1和第一导电互联结构9连接。 0097 通过解键合工艺剥离第一载片16和第一粘附层17， 解键合工艺。

39、可采用UV光照、 热 解键合、 机械解键合等方式实现。 0098 作为本实施例的优选， 制作重布线结构的方法包括： 0099 在第一芯片1和第一导电互联结构9上分别制作焊接结构4， 如图8所示， 焊接结构4 与第一芯片1或第一导电互联结构9之间通过第三转移线15连接， 其中， 第三转移线15可以 为多层结构， 不限于图中示出的单层结构， 焊接结构4采用电镀、 化镀或其他方式制造加工； 0100 提供第二载片20， 依次在第二载片20上制备第二导电垫7、 导电转移结构、 第一导 电垫5， 第二导电垫7与第一导电垫5通过导电转移结构连接， 如图9所示， 第一导电垫5、 第二 导电垫7、 导电转移结。

40、构均通过在绝缘介质层中制作并固定连接， 第二导电垫7通过第二粘 附层21与第二载片20连接； 0101 将第二导电垫7与焊接结构4焊接， 如图10所示， 可以通过铜铜键合、 铜锡键合、 回 流焊等实方式实现焊接结构4与第二导电垫7的电连接； 0102 拆除第二载片20， 并在第一导电垫5上制作外接焊球6， 得到超薄扇出封装结构， 其 中， 经过解键合工艺， 除去第二载片20和第二粘附层21， 在第一导电垫5上制作外接焊球6， 以实现与PBC板的电连接， 外接焊球6可以通过电镀或植球方式制作。 0103 需要强调的是， 本申请第一芯片1的数量不限于图中示出的两个， 第二芯片2也不 限于图中示出的。

41、两个， 此外， 还可以在第二芯片上方堆叠设置其他芯片等， 以上可以根据实 际情况进行合理选择和搭配， 本申请并不对其作出限制。 0104 以上提供的超薄扇出型封装结构的制作方法， 通过对第一芯片1封装后整面减薄 其背面的衬底， 在塑封体3上形成容置第二芯片2的空腔18， 巧妙地实现了第一芯片1和第二 芯片2背面的相对贴合， 省去了两者之间的连接介质厚度， 使塑封体3的厚度基本等于第一 芯片1和第二芯片2的厚度之和； 通过在塑封体3靠近第二芯片2的一侧制作第二导电互联结 构10并与贯穿塑封体3的第一导电互联结构9连接， 实现了第二芯片2与重布线结构的互联， 连接可靠、 稳定。 0105 显然， 。

42、上述实施例仅仅是为清楚地说明所作的举例， 而并非对实施方式的限定。 对 于所属领域的普通技术人员来说， 在上述说明的基础上还可以做出其它不同形式的变化或 变动。 这里无需也无法对所有的实施方式予以穷举。 而由此所引伸出的显而易见的变化或 说明书 7/8 页 10 CN 110634838 A 10 变动仍处于本发明创造的保护范围之中。 说明书 8/8 页 11 CN 110634838 A 11 图1 说明书附图 1/5 页 12 CN 110634838 A 12 图2 图3 说明书附图 2/5 页 13 CN 110634838 A 13 图4 图5 图6 说明书附图 3/5 页 14 CN 110634838 A 14 图7 图8 图9 说明书附图 4/5 页 15 CN 110634838 A 15 图10 说明书附图 5/5 页 16 CN 110634838 A 16 。