显示装置、栅极驱动电路、移位寄存电路及其驱动方法.pdf

《显示装置、栅极驱动电路、移位寄存电路及其驱动方法.pdf》由会员分享，可在线阅读，更多相关《显示装置、栅极驱动电路、移位寄存电路及其驱动方法.pdf（17页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910940614.0 (22)申请日 2019.09.30 (71)申请人 合肥京东方卓印科技有限公司 地址 230012 安徽省合肥市新站区新站工 业物流园内A组团E区宿舍楼15幢 申请人 京东方科技集团股份有限公司 (72)发明人 冯雪欢李永谦 (74)专利代理机构 北京清亦华知识产权代理事 务所(普通合伙) 11201 代理人 白雪静 (51)Int.Cl. G11C 19/28(2006.01) G09G 3/3266(2016.01) G09G 3/36(200。

2、6.01) (54)发明名称 显示装置、 栅极驱动电路、 移位寄存电路及 其驱动方法 (57)摘要 本发明公开了一种显示装置、 栅极驱动电 路、 移位寄存电路及其驱动方法， 其中， 移位寄存 电路包括均与第一节点连接的输入单元、 输出单 元和削角单元， 其中， 削角单元， 用以接收第二控 制信号， 并根据第二控制信号使第一节点的电位 逐渐降低至第二电压， 以及用以接收第三控制信 号， 并根据第三控制信号使第一节点的电位由第 二电压跳变至初始电压， 其中， 第二电压小于第 一电压， 且大于初始电压。 该移位寄存电路能够 避免第一节点的电压变化过大引起的输出信号 跳变的现象， 使输出单元输出带削角。

3、的输出信 号， 避免像素电路的栅极电压信号从高电平直接 跳变至低电平。 权利要求书2页 说明书9页 附图5页 CN 110660444 A 2020.01.07 CN 110660444 A 1.一种移位寄存电路， 其特征在于， 包括均与第一节点连接的输入单元、 输出单元和削 角单元， 其中， 所述输入单元， 用以接收第一控制信号， 并根据所述第一控制信号使所述第一节点的 电位由初始电压跳变至第一电压， 所述第一电压大于所述初始电压； 所述削角单元， 用以接收第二控制信号， 并根据所述第二控制信号使所述第一节点的 电位逐渐降低至第二电压， 以及用以接收第三控制信号， 并根据所述第三控制信号使所。

4、述 第一节点的电位由所述第二电压跳变至所述初始电压， 其中， 所述第二电压小于所述第一 电压， 且大于所述初始电压； 所述输出单元， 用以接收第一时钟信号， 根据所述第一时钟信号和所述第一节点的电 位输出带削角的输出信号。 2.如权利要求1所述的移位寄存电路， 其特征在于， 所述输出单元， 还用以根据所述第 一时钟信号和所述第一节点的电位使所述第一节点的电位由所述第一电压跳变至第三电 压， 其中， 所述第三电压大于所述第一电压； 其中， 所述削角单元， 用以根据所述第二控制信号使所述第一节点的电位逐渐降低至 第四电压， 以及根据所述第三控制信号使所述第一节点的电位由所述第四电压跳变至所述 初始。

5、电压， 其中， 所述第四电压大于所述第二电压， 且小于所述第三电压。 3.如权利要求1所述的移位寄存电路， 其特征在于， 所述输入单元包括： 第一晶体管， 所述第一晶体管的栅极用以接收所述第一控制信号， 所述第一晶体管的 第一极与所述第一晶体管的栅极连接， 所述第一晶体管的第二极与所述第一节点连接。 4.如权利要求2所述的移位寄存电路， 其特征在于， 所述输出单元包括： 第二晶体管， 所述第二晶体管的栅极与所述第一节点连接， 所述第二晶体管的第一极 用以接收所述第一时钟信号， 所述第二晶体管的第二极作为所述移位寄存电路的输出端， 用以输出所述带削角的输出信号； 第一电容， 所述第一电容的一端与。

6、所述第二晶体管的栅极连接， 所述第一电容的另一 端与所述第二晶体管的第二极连接。 5.如权利要求4所述的移位寄存电路， 其特征在于， 所述削角单元包括： 第三晶体管， 所述第三晶体管的栅极用以接收所述第二控制信号， 所述第三晶体管的 第一极用以接收第一参考电压， 所述第三晶体管的第二极与所述第一节点连接； 第四晶体管， 所述第四晶体管的栅极用以接收所述第三控制信号， 所述第四晶体管的 第一极与所述第一节点连接， 所述第四晶体管的第二极用以接收第二参考电压； 第五晶体管， 所述第五晶体管的第一极和栅极均与所述第三晶体管的第一极连接； 第六晶体管， 所述第六晶体管的栅极与所述第一节点连接， 所述第。

7、六晶体管的第一极 与所述第五晶体管的第二极连接， 并形成第二节点， 所述第六晶体管的第二极用以接收所 述第二参考电压； 第七晶体管， 所述第七晶体管的栅极与所述第二节点连接， 所述第七晶体管的第一极 与所述第二晶体管的第二极连接， 所述第七晶体管的第二极用以接收所述第二参考电压。 6.如权利要求5所述的移位寄存电路， 其特征在于， 所述削角单元还包括： 第八晶体管， 所述第八晶体管的栅极与所述第二节点连接， 所述第八晶体管的第一极 与所述第一节点连接， 所述第八晶体管的第二极用以接收所述第二参考电压。 权利要求书 1/2 页 2 CN 110660444 A 2 7.如权利要求5所述的移位寄存。

8、电路， 其特征在于， 所述输出单元还包括第九晶体管， 所述第九晶体管的栅极与所述第一节点连接， 所述 第九晶体管的第一极用以接收第二时钟信号， 所述第九晶体管的第二极作为所述移位寄存 电路的输出端， 用以输出所述移位寄存电路的输出信号； 所述削角单元还包括第十晶体管， 所述第十晶体管的栅极与所述第二节点连接， 所述 第十晶体管的第一极与所述第九晶体管的第二极连接， 所述第十晶体管的第二极用以接收 所述第二参考电压。 8.如权利要求1所述的移位寄存电路， 其特征在于， 还包括复位单元， 所述复位单元包 括： 第十一晶体管， 所述第十一晶体管的栅极用以接收复位信号， 所述第十一晶体管的第 一极与所。

9、述第一节点连接， 所述第十一晶体管的第二极用以接收第二参考电压。 9.如权利要求1所述的移位寄存电路， 其特征在于， 所述第一时钟信号的高电位与所述 第二控制信号的高电位重叠部分的宽度正相关于所述输出信号的削角宽度。 10.一种移位寄存电路的驱动方法， 其特征在于， 用于驱动如权利要求1-9中任一项所 述的移位寄存电路， 所述驱动方法包括以下步骤： 通过所述输入单元接收第一控制信号， 并根据所述第一控制信号使所述第一节点的电 位由初始电压跳变至第一电压， 其中， 所述第一电压大于所述初始电压； 通过所述输出单元接收第一时钟信号， 并根据所述第一时钟信号使所述第一节点的电 位由所述第一电压跳变至。

10、第二电压， 其中， 所述第二电压大于所述第一电压； 通过所述削角单元接收第二控制信号， 并根据所述第二控制信号使所述第一节点的电 位逐渐降低至第三电压； 在所述第一节点的电位逐渐降低至所述第三电压的过程中， 所述输出单元根据所述第 一时钟信号和所述第一节点的电位输出带削角的输出信号； 以及 通过所述削角单元接收第三控制信号， 并根据所述第三控制信号使所述第一节点的电 位由所述第三电压跳变至所述初始电压， 其中， 所述第三电压小于所述第二电压， 且大于所 述初始电压。 11.一种栅极驱动电路， 其特征在于， 包括多级移位寄存电路， 每一级移位寄存电路均 采用如权利要求1-9中任一项所述的移位寄存。

11、电路。 12.如权利要求11所述的栅极驱动电路， 其特征在于， 第N级移位寄存电路的第一控制 信号、 第二控制信号和第三控制信号分别为第N-4级、 第N+3级和第N+8级移位寄存电路的输 出信号， 其中， N为大于4的整数。 13.一种显示装置， 其特征在于， 包括如权利要求11或12所述的栅极驱动电路。 权利要求书 2/2 页 3 CN 110660444 A 3 显示装置、 栅极驱动电路、 移位寄存电路及其驱动方法 技术领域 0001 本发明涉及显示技术领域， 特别涉及一种显示装置、 一种栅极驱动电路、 一种移位 寄存电路、 一种移位寄存电路的驱动方法。 背景技术 0002 在显示技术领域。

12、， 特别是在LCD(Liquid Crystal Display， 液晶显示器)和OLED (Organic Light Emitting Diode， 有机发光二极管)的显示中， GOA(Gate Driver OnArray， 阵列基板行驱动)电路是减少panel(显示面板)显示不良和降低成本的有效手段。 但是在实际应用中， GOA电路的输出端下降过快(跳变)会导致写入数据不准确， 尤其对于 OLED来说， 常用的3T1C像素电路的栅极电压信号从高电平直接跳变至低电平时， 会引起驱 动TFT(Thin Film Transistor， 薄膜晶体管)栅极电压变化过大的现象。 发明内容 000。

13、3 本发明旨在至少在一定程度上解决相关技术中的技术问题之一。 0004 为此， 本发明的第一个目的在于提出一种移位寄存电路， 能够使输出单元输出带 削角的输出信号， 以避免像素电路的栅极电压信号从高电平直接跳变至低电平。 0005 本发明的第二个目的在于提出一种移位寄存电路的驱动方法。 0006 本发明的第三个目的在于提出一种栅极驱动电路。 0007 本发明的第四个目的在于提出一种显示装置。 0008 为达上述目的， 本发明第一方面实施例提出了一种移位寄存电路， 包括均与第一 节点连接的输入单元、 输出单元和削角单元， 其中， 所述输入单元， 用以接收第一控制信号， 并根据所述第一控制信号使所。

14、述第一节点的电位由初始电压跳变至第一电压， 所述第一电 压大于所述初始电压； 所述削角单元， 用以接收第二控制信号， 并根据所述第二控制信号使 所述第一节点的电位逐渐降低至第二电压， 以及用以接收第三控制信号， 并根据所述第三 控制信号使所述第一节点的电位由所述第二电压跳变至所述初始电压， 其中， 所述第二电 压小于所述第一电压， 且大于所述初始电压； 所述输出单元， 用以接收第一时钟信号， 根据 所述第一时钟信号和所述第一节点的电位输出带削角的输出信号。 0009 本发明实施例的移位寄存电路， 通过削角单元根据第二控制信号和第三控制信号 使第一节点的电压首先由初始电压跳变至第一电压， 然后由。

15、第一电位逐渐降低至第二电 压， 能够避免第一节点的电压变化过大引起的输出信号跳变的现象， 使输出单元输出带削 角的输出信号， 避免像素电路的栅极电压信号从高电平直接跳变至低电平。 0010 另外， 根据本发明上述实施例的移位寄存电路还可以具有如下附加的技术特征： 0011 根据本发明的一个实施例， 所述输出单元， 还用以根据所述第一时钟信号和所述 第一节点的电位使所述第一节点的电位由所述第一电压跳变至第三电压， 其中， 所述第三 电压大于所述第一电压； 其中， 所述削角单元， 用以根据所述第二控制信号使所述第一节点 的电位逐渐降低至第四电压， 以及根据所述第三控制信号使所述第一节点的电位由所述。

16、第 说明书 1/9 页 4 CN 110660444 A 4 四电压跳变至所述初始电压， 其中， 所述第四电压大于所述第二电压， 且小于所述第三电 压。 0012 根据本发明的一个实施例， 所述输入单元包括： 第一晶体管， 所述第一晶体管的栅 极用以接收所述第一控制信号， 所述第一晶体管的第一极与所述第一晶体管的栅极连接， 所述第一晶体管的第二极与所述第一节点连接。 0013 根据本发明的一个实施例， 所述输出单元包括： 第二晶体管， 所述第三晶体管的栅 极与所述第一节点连接， 所述第二晶体管的第一极用以接收所述第一时钟信号， 所述第三 晶体管的第二极作为所述移位寄存电路的输出端， 用以输出所。

17、述带削角的输出信号； 第一 电容， 所述第一电容的一端与所述第二晶体管的栅极连接， 所述第一电容的另一端与所述 第二晶体管的第二极连接。 0014 根据本发明的一个实施例， 所述削角单元包括： 第三晶体管， 所述第三晶体管的栅 极用以接收所述第二控制信号， 所述第三晶体管的第一极用以接收第一参考电压， 所述第 三晶体管的第二极与所述第一节点连接； 第四晶体管， 所述第四晶体管的栅极用以接收所 述第三控制信号， 所述第四晶体管的第一极与所述第一节点连接， 所述第四晶体管的第二 极用以接收第二参考电压； 第五晶体管， 所述第五晶体管的第一极和栅极均与所述第三晶 体管的第一极连接； 第六晶体管， 所。

18、述第六晶体管的栅极与所述第一节点连接， 所述第六晶 体管的第一极与所述第五晶体管的第二极连接， 并形成第二节点， 所述第六晶体管的第二 极用以接收所述第二参考电压； 第七晶体管， 所述第七晶体管的栅极与所述第二节点连接， 所述第七晶体管的第一极与所述第二晶体管的第二极连接， 所述第七晶体管的第二极用以 接收所述第二参考电压。 0015 根据本发明的一个实施例， 所述削角单元还包括： 第八晶体管， 所述第八晶体管的 栅极与所述第二节点连接， 所述第八晶体管的第一极与所述第一节点连接， 所述第八晶体 管的第二极用以接收所述第二参考电压。 0016 根据本发明的一个实施例， 所述输出单元还包括第九晶。

19、体管， 所述第九晶体管的 栅极与所述第一节点连接， 所述第九晶体管的第一极用以接收第二时钟信号， 所述第九晶 体管的第二极作为所述移位寄存电路的输出端， 用以输出所述移位寄存电路的输出信号； 所述削角单元还包括第十晶体管， 所述第十晶体管的栅极与所述第二节点连接， 所述第十 晶体管的第一极与所述第九晶体管的第二极连接， 所述第十晶体管的第二极用以接收所述 第二参考电压。 0017 根据本发明的一个实施例， 移位寄存电路， 还包括复位单元， 所述复位单元包括： 第十一晶体管， 所述第十一晶体管的栅极用以接收复位信号， 所述第十一晶体管的第一极 与所述第一节点连接， 所述第十一晶体管的第二极用以接。

20、收所述第二参考电压。 0018 根据本发明的一个实施例， 所述第一时钟信号的高电位与所述第二控制信号的高 电位重叠部分的宽度正相关于所述输出信号的削角宽度。 0019 为达上述目的， 本发明第二方面实施例提出了一种移位寄存电路的驱动方法， 用 于驱动本发明第一方面实施例提出的移位寄存电路， 所述驱动方法包括以下步骤： 通过所 述输入单元接收第一控制信号， 并根据所述第一控制信号使所述第一节点的电位由初始电 压跳变至第一电压， 其中， 所述第一电压大于所述初始电压； 通过所述输出单元接收第一时 钟信号， 并根据所述第一时钟信号使所述第一节点的电位由所述第一电压跳变至第二电 说明书 2/9 页 5。

21、 CN 110660444 A 5 压， 其中， 所述第二电压大于所述第一电压； 通过所述削角单元接收第二控制信号， 并根据 所述第二控制信号使所述第一节点的电位逐渐降低至第三电压； 在所述第一节点的电位逐 渐降低至所述第三电压的过程中， 所述输出单元根据所述第一时钟信号和所述第一节点的 电位输出带削角的输出信号； 以及通过所述削角单元接收第三控制信号， 并根据所述第三 控制信号使所述第一节点的电位由所述第三电压跳变至所述初始电压， 其中， 所述第三电 压小于所述第二电压， 且大于所述初始电压。 0020 本发明实施例的移位驱动电路的驱动方法， 能够避免第一节点的电压变化过大引 起的输出信号跳。

22、变的现象， 使输出单元输出带削角的输出信号， 避免像素电路的栅极电压 信号从高电平直接跳变至低电平。 0021 为达上述目的， 本发明第三方面实施例提出了一种栅极驱动电路， 包括多级移位 寄存电路， 每一级移位寄存电路均采用本发明第一方面实施例提出的移位寄存电路。 0022 本发明实施例的栅极驱动电路， 通过本发明实施例的移位寄存电路， 能够避免第 一节点的电压变化过大引起的输出信号跳变的现象， 使输出单元输出带削角的输出信号， 避免像素电路的栅极电压信号从高电平直接跳变至低电平。 0023 另外， 根据本发明上述实施例的栅极驱动电路还可以具有如下附加的技术特征： 0024 根据本发明的一个实。

23、施例， 第N级移位寄存电路的第一控制信号、 第二控制信号和 第三控制信号分别为第N-4级、 第N+3级和第N+8级移位寄存电路的输出信号， 其中， N为大于 4的整数。 0025 为达上述目的， 本发明第四方面实施例提出了一种显示装置， 包括本发明第三方 面实施例提出的栅极驱动电路。 0026 本发明实施例的显示装置， 通过本发明实施例的栅极驱动电路， 能够避免第一节 点的电压变化过大引起的输出信号跳变的现象， 使输出单元输出带削角的输出信号， 避免 像素电路的栅极电压信号从高电平直接跳变至低电平。 附图说明 0027 图1是本发明实施例的移位寄存电路的结构框图； 0028 图2是常用的3T1。

24、C像素电路的结构示意图； 0029 图3是本发明一个实施例的移位寄存电路的工作过程的时序图； 0030 图4是图3的时序图的仿真结果图； 0031 图5是本发明一个示例的移位寄存电路的结构示意图； 0032 图6是本发明另一个示例的移位寄存电路的结构示意图； 0033 图7是本发明实施例的移位寄存电路的驱动方法的流程图； 0034 图8是本发明实施例的栅极驱动电路的结构框图； 0035 图9是本发明实施例的显示装置的结构框图。 具体实施方式 0036 下面详细描述本发明的实施例， 所述实施例的示例在附图中示出， 其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。 下。

25、面通过参考附 图描述的实施例是示例性的， 旨在用于解释本发明， 而不能理解为对本发明的限制。 说明书 3/9 页 6 CN 110660444 A 6 0037 图1是本发明实施例的移位寄存电路的结构框图。 0038 如图1所示， 该移位寄存电路100包括均与第一节点d1连接的输入单元10、 输出单 元20和削角单元30， 其中， 输入单元10用以接收第一控制信号CR1， 并根据第一控制信号CR1 使第一节点d1的电位由初始电压跳变至第一电压V1， 第一电压V1大于初始电压V0； 削角单 元30用以接收第二控制信号CR2， 并根据第二控制信号CR2使第一节点d1的电位逐渐降低至 第二电压V2，。

26、 以及用以接收第三控制信号CR3， 并根据第三控制信号CR3使第一节点d1的电 位由第二电压跳变至初始电压， 其中， 第二电压小于第一电压， 且大于初始电压； 输出单元 20用以接收第一时钟信号CLKE， 根据第一时钟信号CLKE和第一节点d1的电位输出带削角的 输出信号OUT。 0039 该实施例中， 第一时钟信号CLKE的高电位与第二控制信号CR2的高电位重叠部分 的宽度正相关于输出信号OUT的削角宽度。 也就是说， 在第二控制信号CR2为高电位， 削角单 元30根据第二控制信号CR2使第一节点d1的电位逐渐降低至第二电压V2时， 且在第一时钟 信号CLKE为高电位， 输出单元20根据第一。

27、时钟信号CLKE和第一节点d1的电位输出带削角的 输出信号OUT时， 第一时钟信号CLKE的高电位与第二控制信号CR2的高电位重叠部分的宽度 越大， 该削角宽度越大。 0040 具体地， 在移位寄存电路100的实际应用中， 首先可通过输入单元10接收第一控制 信号CR1， 并根据第一控制信号CR1使第一节点d1的电位由初始电压V0跳变至第一电压V1； 然后通过削角单元30接收第二控制信号CR2和第三控制信号CR3， 并根据第二控制信号CR2 使第一节点d1的电位由第一电位V1逐渐降低至第二电压V2， 根据第三控制信号CR3使第一 节点d1的电位由第二电压V2跳变至初始电压V0， 在第一节点d1。

28、的电位由第一电位V1逐渐降 低至第二电压V2的过程中， 通过输出单元20接收第一时钟信号CLKE， 并根据第一时钟信号 CLKE和第一节点d1的电位输出带削角的输出信号OUT。 0041 也就是说， 该实施例中， 第一节点d1的电压并不是直接由高压跳变至低压， 而是首 先由初始电压V0跳变至第一电压V1， 然后由第一电位V1逐渐降低至第二电压V2， 并在第一 节点d1的电位由第一电位V1逐渐降低至第二电压V2的过程中， 输出单元20根据第一时钟信 号CLKE和第一节点d1的电位输出带削角的输出信号OUT， 避免输出信号OUT直接从高电平跳 变至低电平。 0042 如图2所示， 常用的像素电路包。

29、括三个TFT和存储电容Cst， 在该移位寄存电路100 运用于如图2所示的像素电路中时， 因该移位寄存电路100的输出信号OUT带有削角， 能够避 免驱动薄膜晶体管T1的栅极电压G1的输出从高电平直接跳变至低电平。 0043 该实施例的移位寄存电路， 其削角单元根据第一控制信号和第二控制信号使第一 节点的电压首先由初始电压跳变至第一电压， 然后由第一电压逐渐降低至第二电压， 能够 避免第一节点的电压变化过大引起的输出信号跳变的现象， 使输出单元输出带削角的输出 信号， 避免像素电路的栅极电压信号从高电平直接跳变至低电平。 0044 在本发明的一个实施例中， 输出单元20还用以根据第一时钟信号C。

30、LKE和第一节点 d1的电位使第一节点d1的电位由第一电压V1跳变至第三电压V3， 第三电压V3大于第一电压 V1； 其中， 削角单元30用以根据第二控制信号CR2使第一节点d1的电位逐渐降低至第四电压 V4， 以及根据第三控制信号CR3使第一节点d1的电位由第四电压V4跳变至初始电压V0， 其 中， 第四电压大于第二电压， 且小于第三电压。 说明书 4/9 页 7 CN 110660444 A 7 0045 具体地， 可在输入单元10根据第一控制信号CR1使第一节点d1的电位由初始电压 跳变至第一电压V1之后， 还可通过输出单元20根据第一时钟信号CLKE和第一节点d1的电位 使第一节点d1。

31、的电位由第一电压V1跳变至第三电压V3， 再通过削角单元30根据第二控制信 号CR2使第一节点d1的电位由第三电压V3逐渐降低至第四电压V4， 以及根据第三控制信号 CR3使第一节点d1的电位由第四电压V4跳变至初始电压V0。 其中， 第四电压V4与第二电压V2 可以相等， 也可以不相等。 0046 需要说明的是， 该实施例中的第一控制信号CR1、 第二控制信号CR2、 第三控制信号 CR3和第一时钟信号CLKE均对应有高电平信号(高电位)和低电平信号(低电位)， 高电平信 号和低电平信号是相对而言的， 高电平信号表示一个较高的电压范围， 例如10V、 15V， 且多 个高电平信号可以相同也可。

32、以不同。 类似地， 低电平信号表示一个较低的电压范围， 例如- 5V、 -10V， 且多个低电平信号可以相同也可以不同。 0047 具体而言， 可将移位寄存电路100在一个周期内的工作过程分为四个时间段， 下面 参照图2-图4描述该四个时间段： 0048 在第一时间段t1内， 输入单元10接收第一控制信号CR1， 且该第一控制信号CR1为 高电平信号， 并根据第一控制信号CR1使第一节点d1的电位由初始电压V0跳变至第一电压 V1。 0049 在第二时间段t2内， 输出单元20根据第一时钟信号CLKE和第一节点d1的电位使第 一节点d1的电位由第一电压V1跳变至第三电压V3。 其中， 第一时钟。

33、信号CLKE为高电平信号。 0050 在第三时间段t3内， 削角单元30根据第二控制信号CR2使第一节点d1的电位由第 三电压V3逐渐降低至第四电压V4， 在第一节点d1的电位由第三电压V3逐渐降低至第四电压 V4的过程中， 输出单元20根据第一时钟信号CLKE和第一节点d1的电位输出带削角的输出信 号OUT。 其中， 第二控制信号CR2为高电平信号， 第一时钟信号CLKE为低电平信号。 0051 在第四时间段t4内， 削角单元30根据第三控制信号CR3使第一节点d1的电位由第 四电压V4跳变至初始电压V0。 其中， 第三控制信号CR3为高电平信号。 0052 该实施例的移位寄存电路， 在削角。

34、单元使第一节点的电位由第三电压逐渐降低至 第四电压的过程中， 输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信 号， 能够避免第一节点的电压变化过大引起的输出信号跳变的现象。 0053 在本发明的一个实施例中， 如图5所示， 输入单元10可包括第一晶体管M1， 第一晶 体管M1的栅极用以接收第一控制信号CR1， 第一晶体管M1的第一极与第一晶体管M1的栅极 连接， 第一晶体管M1的第二极与第一节点d1连接。 0054 在一个示例中， 参照图5， 输出单元20可包括： 第二晶体管M2和第一电容C1。 其中， 第二晶体管M2的栅极与第一节点d1连接， 第二晶体管M2的第一极用以接收第一时。

35、钟信号 CLKE， 第二晶体管M2的第二极作为移位寄存电路100的输出端， 用以输出带削角的输出信号 OUT； 第一电容C1的一端与第二晶体管M2的栅极连接， 第一电容C1的另一端与第二晶体管M2 的第二极连接。 0055 进一步地， 参照图5， 削角单元30可包括： 第三晶体管M3、 第四晶体管M4、 第五晶体 管M5、 第六晶体管M6和第七晶体管M7。 0056 其中， 第三晶体管M3的栅极用以接收第二控制信号CR2， 第三晶体管M3的第一极用 以接收第一参考电压VDD， 第三晶体管M3的第二极与第一节点d1连接； 第四晶体管M4的栅极 说明书 5/9 页 8 CN 110660444 A。

36、 8 用以接收第三控制信号CR3， 第四晶体管M4的第一极与第一节点d1连接， 第四晶体管M4的第 二极用以接收第二参考电压VGL； 第五晶体管的第一极和栅极均与第三晶体管M3的第一极 连接； 第六晶体管M6的栅极与第一节点d1连接， 第六晶体管M6的第一极与第五晶体管的第 二极连接， 并形成第二节点d2d， 第六晶体管M6的第二极用以接收第二参考电压VGL； 第七晶 体管M7的栅极与第二节点d2连接， 第七晶体管M7的第一极与第二晶体管M2的第二极连接， 第七晶体管M7的第二极用以接收第二参考电压VGL。 0057 又进一步地， 参照图5， 削角单元30还可包括第八晶体管M8， 第八晶体管M。

37、8的栅极 与第二节点d2连接， 第八晶体管M8的第一极与第一节点d1连接， 第八晶体管M8的第二极用 以接收第二参考电压VGL。 0058 需要说明的是， 该示例中的第一参考电压VDD为直流高电平信号， 第二参考电压 VGL为直流低电平信号。 第一晶体管M1至第八晶体管M8均可以是薄膜晶体管， 其第一极均可 以为源极或者漏极， 第二极均可以为漏极或者栅极。 0059 具体地， 下面参照图3-图5描述该示例中的移位寄存电路100的工作过程： 0060 在第一时间段t1内， 第一控制信号CR1为高电平信号， 第一晶体管M1接收第一控制 信号CR1， 以根据该第一控制信号CR1使第一节点d1的电位由。

38、初始电压V0跳变至第一电压 V1。 0061 在第二时间段t2内， 第一时钟信号CLKE为高电平信号， 第二晶体管M2接收该第一 时钟信号CLKE， 以根据该第一时钟信号CLKE和第一节点d1的电位使第一节点d1的电位由第 一电压V1跳变至第三电压V3。 0062 在第三时间段t3内， 第二控制信号CR2为高电平信号， 第一时钟信号CLKE为低电平 信号， 进而第三晶体管M3根据第二控制信号CR2使第一节点d1的电位由第三电压V3逐渐降 低至第四电压V4， 在第一节点d1的电位由第三电压V3逐渐降低至第四电压V4的过程中， 第 二晶体管M2根据第一时钟信号CLKE和第一节点d1的电位输出带削角。

39、的输出信号OUT。 0063 在第四时间段t4内， 第三控制信号CR3为高电平信号， 进而第四晶体管M4根据第三 控制信号CR3使第一节点d1的电位由第四电压V4跳变至初始电压V0。 0064 参照图3和图4可知， 输出信号OUT由高电平降低至低电平时， 带有一个明显的削 角， 而不是直接从高电平跳变至低电平。 由此， 能够避免输出信号的直接跳变带来的不良影 响。 0065 在本发明的一个示例中， 如图6所示， 输出单元20还可包括第九晶体管M9， 第九晶 体管M9的栅极与第一节点d1连接， 第九晶体管M9的第一极用以接收第二时钟信号CLKD， 第 九晶体管M9的第二极作为移位寄存电路100的。

40、输出端， 用以输出移位寄存电路100的输出信 号CR； 削角单元30还可包括第十晶体管M10， 第十晶体管M10的栅极与第二节点d2连接， 第十 晶体管M10的第一极与第九晶体管M9的第二极连接， 第十晶体管M10的第二极用以接收第二 参考电压VGL。 0066 需要说明的是， 该示例中的第九晶体管M9和第十晶体管M10可以是薄膜晶体管， 其 第一极均可以为源极或者漏极， 第二极均可以为漏极或者栅极。 0067 具体地， 下面参照图3、 图4和图6描述该示例中的移位寄存电路100的工作过程： 0068 在第一时间段t1内， 第一控制信号CR1为高电平信号， 第一晶体管M1接收第一控制 信号CR。

41、1， 以根据该第一控制信号CR1使第一节点d1的电位由初始电压V0跳变至第一电压 说明书 6/9 页 9 CN 110660444 A 9 V1。 0069 在第二时间段t2内， 第一时钟信号CLKE和第二时钟信号CLKE均为高电平信号， 第 二晶体管M2接收该第一时钟信号CLKE， 以根据该第一时钟信号CLKE和第一节点d1的电位使 第一节点d1的电位由第一电压V1跳变至第三电压V3； 第九晶体管接收该第二时钟信号 CLKE， 以根据该第二时钟信号CLKE和第一节点d1的第一电压V1输出信号CR， 且该输出信号 CR为高电平信号。 0070 在第三时间段t3内， 第二控制信号CR2为高电平信。

42、号， 第一时钟信号CLKE和第二时 钟信号CLKD均为低电平信号， 进而第三晶体管M3根据第二控制信号CR2使第一节点d1的电 位由第三电压V3逐渐降低至第四电压V4， 在第一节点d1的电位由第三电压V3逐渐降低至第 四电压V4的过程中， 第二晶体管M2根据第一时钟信号CLKE和第一节点d1的电位输出带削角 的输出信号OUT； 第九晶体管M9根据该第二时钟信号CLKE和第一节点d1的第三电压V3输出 信号CR， 且该输出信号CR为高电平信号。 0071 在第四时间段t4内， 第三控制信号CR3为高电平信号， 进而第四晶体管M4根据第三 控制信号CR3使第一节点d1的电位由第四电压V4跳变至初始。

43、电压V0； 第九晶体管M9根据第 二时钟信号CLKE(低电平)和第一节点d1的第四电压V4输出信号CR， 且该输出信号CR为低电 平信号。 0072 需要说明的是， 本发明示例中的第一时钟信号CLKE、 第二时钟信号CLKD、 第一参考 电压VDD和第二参考电压VGL均可以是外部控制信号， 而第一控制信号CR1、 第二控制信号 CR2和第三控制信号CR3可以根据输出信号CR确定。 0073 具体而言， 可通过将该示例中的移位寄存电路100进行多个级联， 以得到栅极驱动 电路， 即该栅极驱动电路包括多级该示例中的移位寄存电路100， 其中， 第N级移位寄存电路 的第一控制信号CR1、 第二控制信。

44、号CR2和第三控制信号CR3分别为第N-4级、 第N+3级和第N+ 8级移位寄存电路的输出信号CR， 其中， N为大于4的整数。 0074 也可以说， 第一控制信号CR1可以为输出信号CR， 第二控制信号CR2可以为输 出信号CR， 第三控制信号CR3可以为输出信号CR， 移位寄存电路100的输出信号 CR即为CR。 0075 由此， 第一控制信号、 第二控制信号、 第三控制信号和第一时钟信号使移位寄存电 路的输出信号带有明显的削角， 以避免输出信号的直接跳变带来的不良影响。 0076 在本发明的一个实施例中， 参照图5、 图6， 移位寄存电路100还可包括复位单元40， 复位单元40包括第十。

45、一晶体管M11， 第十一晶体管M11的栅极用以接收复位信号TRST， 第十 一晶体管M11的第一极与第一节点d1连接， 第十一晶体管M11的第二极用以接收第二参考电 压VGL。 0077 该实施例中的第十一晶体管M11可以是薄膜晶体管， 其第一极可以为源极或者漏 极， 第二极可以为漏极或者栅极。 0078 具体而言， 可通过第十一晶体管M11根据复位信号TRST对第一节点d1进行复位。 其 中， 复位信号TRST可以为外部控制信号。 0079 综上所述， 本发明实施例的移位寄存电路， 其削角单元根据第二控制信号和第三 控制信号， 使输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信号，。

46、 能够 避免第一节点的电压变化过大引起的输出信号跳变的现象， 避免像素电路的栅极电压信号 说明书 7/9 页 10 CN 110660444 A 10 从高电平直接跳变至低电平。 0080 基于同样的发明思路， 本发明实施例提出了一种移位寄存电路的驱动方法， 图7是 本发明实施例的移位寄存电路的驱动方法的流程图。 0081 该移位寄存电路的驱动方法用于驱动本发明上述实施例的移位寄存电路100， 如 图7所示， 该移位寄存电路的驱动方法包括以下步骤： 0082 S1， 通过输入单元接收第一控制信号， 并根据第一控制信号使第一节点的电位由 初始电压跳变至第一电压， 其中， 第一电压大于初始电压。 。

47、0083 S2， 通过输出单元接收第一时钟信号， 并根据第一时钟信号使第一节点的电位由 第一电压跳变至第二电压， 其中， 第二电压大于第一电压。 0084 S3， 通过削角单元接收第二控制信号， 并根据第二控制信号使第一节点的电位逐 渐降低至第三电压。 0085 S4， 在第一节点的电位逐渐降低至第三电压的过程中， 输出单元根据第一时钟信 号和第一节点的电位输出带削角的输出信号。 0086 S5， 通过削角单元接收第三控制信号， 并根据第三控制信号使第一节点的电位由 第三电压跳变至初始电压， 其中， 第三电压小于第二电压， 且大于初始电压。 0087 具体地， 在驱动移位寄存电路时， 首先输入。

48、单元接收第一控制信号， 并根据第一控 制信号使第一节点的电位由初始电压跳变至第一电压， 然后通过输出单元接收第一时钟信 号， 并根据第一时钟信号使第一节点的电位由第一电压跳变至第二电压， 通过削角单元接 收第二控制信号， 并根据第二控制信号使第一节点的电位逐渐降低至第三电压， 在第一节 点的电位逐渐降低至第三电压的过程中， 输出单元根据第一时钟信号和第一节点的电位输 出带削角的输出信号， 最后通过削角单元接收第三控制信号， 并根据第三控制信号使第一 节点的电位由第三电压跳变至初始电压。 0088 也可以说， 该实施例中的初始电压与第一电压即分别为本发明上述实施例中的初 始电压与第一电压， 第二。

49、电压并不是上述实施例中的第二电压， 而是上述实施例中的第三 电压， 第三电压即为上述实施例中的第四电压。 0089 需要说明的是， 本发明实施例的移位寄存电路的驱动方法的其他具体实施方式可 参见本发明上述移位寄存电路的具体实施方式， 此处不再赘述。 0090 本发明实施例的移位寄存电路的驱动方法， 通过削角单元根据第二控制信号和第 三控制信号， 使输出单元根据第一时钟信号和第一节点的电位输出带削角的输出信号， 能 够避免第一节点的电压变化过大引起的输出信号跳变的现象， 避免像素电路的栅极电压信 号从高电平直接跳变至低电平。 0091 基于同样的发明思路， 本发明实施例提出了一种栅极驱动电路， 。

50、图8是本发明实施 例的栅极驱动电路的结构框图。 0092 如图8所示， 该栅极驱动电路1000包括多级移位寄存电路， 每一级移位寄存电路均 采用本发明上述实施例的移位寄存电路100。 0093 其中， 第N级移位寄存电路100的第一控制信号CR1、 第二控制信号CR2和第三控制 信号CR3分别为第N-4级、 第N+3级和第N+8级移位寄存电路的输出信号CR， 其中， N为大于4的 整数。 0094 也就是说， 第一控制信号CR1可以为输出信号CR， 第二控制信号CR1可以为输 说明书 8/9 页 11 CN 110660444 A 11 出信号CR， 第三控制信号CR3可以为输出信号CR， 移。