测试SOC系统中子系统功耗的方法、装置及系统.pdf

《测试SOC系统中子系统功耗的方法、装置及系统.pdf》由会员分享，可在线阅读，更多相关《测试SOC系统中子系统功耗的方法、装置及系统.pdf（15页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910512725.1 (22)申请日 2019.06.13 (71)申请人 眸芯科技 （上海） 有限公司 地址 201210 上海市浦东新区自由贸易试 验区纳贤路800号1幢507室 (72)发明人 马全伟孙德印韦虎王奎 秦建鑫张君宝 (51)Int.Cl. G01R 31/28(2006.01) G01R 21/00(2006.01) G06F 15/78(2006.01) (54)发明名称 测试SOC系统中子系统功耗的方法、 装置及 系统 (57)摘要 本发明公开了测。

2、试SOC系统中子系统功耗的 方法、 装置及系统， 涉及系统芯片测试技术领域。 一种测试SOC系统中子系统功耗的方法， 各个子 系统设置有独立的DCDC电源,电源管理模块控制 DCDC电源的开关打开或关闭， 从而使待测试目标 子系统工作在DCDC电源下； 以及,通过PLL控制电 路对每个子系统设置独立的时钟选择开关， 通过 控制各个子系统对应的时钟选择开关打开或关 闭使待测试目标子系统工作在PLL时钟上。 本发 明能够对各个子系统的电源和PLL时钟进行独立 控制， 控制电源和PLL时钟的输出和关闭， 从而使 分析子系统功耗变得简单。 权利要求书2页 说明书7页 附图5页 CN 110632497。

3、 A 2019.12.31 CN 110632497 A 1.一种测试SOC系统中子系统功耗的方法， 其特征在于： 对SOC系统的每个子系统设置 独立的DCDC电源， 且该DCDC电源对应设置有DCDC电源开关， 所述DCDC电源开关由电源管理 模块控制打开或关闭； 以及， 设置PLL控制电路， 通过所述PLL控制电路对每个子系统设置独 立的PLL选择开关， 当其中一个或多个PLL选择开关打开时， PLL就有输出， 否则PLL无输出处 于关闭状态； 测试目标子系统的功耗的步骤包括， 控制目标子系统对应的DCDC电源打开且其它子系统对应的DCDC电源关闭； 控制目标子系统对应的PLL选择开关打开。

4、且其它子系统对应的PLL选择开关关闭， 使得 目标子系统工作在PLL时钟上； 执行目标子系统测试代码， 测出DCDC电源功耗W1； 控制目标子系统对应的PLL选择开关关闭， 使目标子系统工作在系统时钟上； 控制目标子系统对应的DCDC电源关闭， 测出DCDC电源功耗W2， 前述功耗W1减去W2的值 为所述目标子系统的功耗值。 2.根据权利要求1所述的方法， 其特征在于： 通过精密电源测试电源功耗， 所述精密电 源能够控制输出电压， 并显示电流和功率。 3.根据权利要求1或2所述的方法， 其特征在于： 所述SOC系统包括ARM子系统、 DSP子系 统和GPU子系统， 前述子系统依次独立设置有DC。

5、DC电源DCDC_ARM、 DCDC_DSP和DCDC_GPU， 所 述DCDC_ARM给ARM子系统供电， DCDC_DSP给DSP子系统供电， DCDC_GPU给GPU子系统供电； 默认情况下， 所述DCDC_ARM打开， 所述DCDC_DSP和DCDC_GPU关闭。 4.根据权利要求3所述的方法， 其特征在于： 通过所述PLL控制电路， 针对ARM子系统、 DSP子系统和GPU子系统依次设置PLL选择开关PLL_ARM_SEL、 PLL_DSP_SEL和PLL_GPU_SEL； 默认情况下， 所述PLL选择开关PLL_ARM_SEL、 PLL_DSP_SEL和PLL_GPU_SEL均处于。

6、关闭 状态， PLL无输出， 此时， 所述ARM子系统工作在系统时钟上， 所述DSP子系统和GPU子系统处 于断电状态。 5.根据权利要求4所述的方法， 其特征在于： 测试所述ARM子系统在DCDC电源下工作在 PLL时钟的功耗的步骤包括， DCDC电源连接精密电源供电； 读取ARM测试代码到SOC外部存储空间， 打开PLL_ARM_SEL开关， 使ARM子系统工作在PLL 时钟上； 控制ARM执行测试代码， 通过精密电源测出DCDC电源功耗W1； 关闭PLL_ARM_SEL开关， 使ARM工作在系统时钟上； 关闭DCDC_ARM， 通过精密电源测出DCDC电源功耗W2， 两个功耗差值即为AR。

7、M子系统在 DCDC电源下工作在PLL时钟的功耗。 6.根据权利要求5所述的方法， 其特征在于： 测试所述DSP子系统在DCDC电源下工作在 PLL时钟的功耗的步骤包括， ARM打开DCDC_DSP和PLL_DSP_SEL开关； 通过ARM把DSP的引导代码放置到DSP子系统内的启动向量位置， 并把DSP测试代码拷贝 到SOC外部存储空间， 释放DSP从重置状态到使用状态； DSP启动， 执行完前述引导代码后， 执行DSP测试代码， 通过精密电源测出DCDC电源功耗 权利要求书 1/2 页 2 CN 110632497 A 2 W1； ARM关闭DCDC_DSP和PLL_DSP_SEL开关， 。

8、通过精密电源测出DCDC电源功耗W2， 两个功耗 差值即为DSP子系统在DCDC电源下工作在PLL时钟的功耗。 7.根据权利要求6所述的方法， 其特征在于： 测试所述GPU子系统在DCDC电源下工作在 PLL时钟的功耗的步骤包括， ARM打开DCDC_GPU和PLL_GPU_SEL开关； 通过ARM拷贝GPU测试代码到SOC外部存储空间， 释放GPU从重置状态到使用状态； GPU启动， 执行测试代码， 通过精密电源测出DCDC电源功耗W1； ARM关闭DCDC_GPU和PLL_GPU_SEL开关， 通过精密电源测出DCDC功耗W2， 两个功耗差值 即为GPU子系统在DCDC电源下工作在PLL时。

9、钟的功耗。 8.一种测试SOC子系统功耗的装置， 其特征在于包括： 子系统DCDC电源， 所述子系统DCDC电源对应着SOC系统的每个子系统独立设置且具有 DCDC电源开关， 所述DCDC电源开关由电源管理模块控制打开或关闭； 与DCDC电源开关连接的电源管理模块， 所述电源管理模块用以控制DCDC电源开关打开 或关闭， 从而使待测试目标子系统工作在对应的DCDC电源下； PLL控制电路， 通过所述PLL控制电路针对每个子系统设置独立的PLL选择开关， 当其中 一个或多个PLL选择开关打开时， PLL就有输出， 否则PLL无输出处于关闭状态； 通过控制各个子系统对应的PLL选择开关打开或关闭使。

10、待测试目标子系统工作在PLL 时钟上。 9.根据权利要求8所述的装置， 其特征在于： 还包括与DCDC电源连接的精密电源， 通过 所述精密电源测量DCDC电源功耗； 所述精密电源能够控制输出电压， 并显示电流和功率。 10.一种SOC系统， 其包括ARM子系统、 DSP子系统、 GPU子系统和外围控制模块， 其特征在 于： 所述系统还包括权利要求8或9所述的测试子系统功耗的装置。 权利要求书 2/2 页 3 CN 110632497 A 3 测试SOC系统中子系统功耗的方法、 装置及系统 技术领域 0001 本发明涉及系统芯片测试技术领域， 具体涉及系统功耗测试方法及应用。 背景技术 0002。

11、 当前嵌入式系统越来越多的出现在日常生活中， 以SOC(System On Chip)的应用 尤为常见。 SOC芯片通常由很多电路模块或IP构成， 包括数字、 模拟、 射频和数模混合电路 等， 其具有规模大、 集成度高、 体积小等特点。 随着SOC工艺不断演进， 系统性能越来越强， 系 统的功耗也越来越重要。 当前， 系统功耗已成为衡量产品竞争力的一个关键指标： 系统功耗 越小， 寿命越长， 竞争力越强。 而系统功耗的大小， 主要体现在SOC整体子系统一起协同工作 时， 各子系统功耗的总和的大小。 但由于系统芯片SOC的集成度高， 而且整个系统上的时钟 和电源复用度越来越高， 耦合度也越来越大。

12、， 要分解各模块的功耗的难度和成本也随之增 加。 作为举例， 参见图1所示， 比如SOC系统通常可以包括ARM(Advanced RISC Machines)、 DSP(Digital Signal Processing数字信号处理)、 GPU(Graphics Processing Unit图形处 理器)及外围控制模块等各种功能子系统， 整个SOC系统的电源和时钟往往都不是独立的提 供给各子系统， 通常由一个DCDC(直流电压转直流电压)电源给系统的多个子系统供电， 比 如ARM子系统和DSP子系统是同一个DCDC(直流电压转直流电压)供电， 同一个PLL(phase locked loop。

13、锁相环)时钟又可能同时供多个子系统及SOC内部总线使用， 分解各模块的功 耗的难度较大。 0003 另一方面， 各子系统往往还处于协同工作状态， 比如GPU编解码视频数据时， DSP在 处理数据算法， ARM在协同处理常规操作， 多个子系统都参与工作， 此时功耗可能会超过了 预期值， 此时还需要分析系统的功耗主要消耗在哪个子系统。 再则， 为了优化和减小整个系 统的功耗， 也需要知道SOC中各子系统的功耗， 以更有针对性的优化和改进系统设计。 本发 明针对上述缺陷， 提出了一种测试SOC系统中子系统功耗的方法， 其操作简单， 通用性强， 对 分析优化整个系统功耗有较大的指导意义。 发明内容 0。

14、004 本发明的目的在于： 克服现有技术的不足， 提供了一种测试SOC系统中子系统功耗 的方法、 装置及系统， 本发明能够对各个子系统的电源和时钟进行独立控制， 使用DCDC电源 开关和PLL选择开关， 控制电源和PLL时钟的输出和关闭， 从而使分析子系统功耗变得简单， 其操作简单， 通用性强。 0005 为实现上述目标， 本发明提供了如下技术方案： 0006 一种测试SOC系统中子系统功耗的方法， 对SOC系统的每个子系统设置独立的DCDC 电源， 且该DCDC电源对应设置有DCDC电源开关， 所述DCDC电源开关由电源管理模块控制打 开或关闭； 以及， 设置PLL控制电路， 通过所述PLL。

15、控制电路针对每个子系统设置独立的PLL 选择开关， 当其中一个或多个PLL选择开关打开时， PLL就有输出， 否则PLL无输出处于关闭 状态； 说明书 1/7 页 4 CN 110632497 A 4 0007 测试目标子系统的功耗的步骤包括， 0008 控制目标子系统对应的DCDC电源打开且其它子系统对应的DCDC电源关闭； 0009 控制目标子系统对应的PLL选择开关打开且其它子系统对应的PLL选择开关关闭， 使得目标子系统工作在PLL时钟上； 0010 执行目标子系统测试代码， 测出DCDC电源功耗W1； 0011 控制目标子系统对应的PLL选择开关关闭， 使目标子系统工作在系统时钟上；。

16、 0012 控制目标子系统对应的DCDC电源关闭， 测出DCDC电源功耗W2， 前述功耗W1减去W2 的值为所述目标子系统的功耗值。 0013 进一步， 通过精密电源测试电源功耗， 所述精密电源能够控制输出电压， 并显示电 流和功率。 0014 进一步， 所述SOC系统包括ARM子系统、 DSP子系统和GPU子系统， 前述子系统依次独 立设置有DCDC电源DCDC_ARM、 DCDC_DSP和DCDC_GPU， 所述DCDC_ARM给ARM子系统供电， DCDC_ DSP给DSP子系统供电， DCDC_GPU给GPU子系统供电； 0015 默认情况下， 所述DCDC_ARM打开， 所述DCDC。

17、_DSP和DCDC_GPU关闭。 0016 进一步， 通过所述PLL控制电路， 针对ARM子系统、 DSP子系统和GPU子系统依次设置 PLL选择开关PLL_ARM_SEL、 PLL_DSP_SEL和PLL_GPU_SEL； 0017 默认情况下， 所述PLL选择开关PLL_ARM_SEL、 PLL_DSP_SEL和PLL_GPU_SEL均处于 关闭状态， PLL无输出， 此时， 所述ARM子系统工作在系统时钟上， 所述DSP子系统和GPU子系 统处于断电状态。 0018 进一步， 测试所述ARM子系统在DCDC电源下工作在PLL时钟的功耗的步骤包括， 0019 DCDC电源连接精密电源供电；。

18、 0020 读取ARM测试代码到SOC外部存储空间， 打开PLL_ARM_SEL开关， 使ARM子系统工作 在PLL时钟上； 0021 控制ARM执行测试代码， 通过精密电源测出DCDC电源功耗W1； 0022 关闭PLL_ARM_SEL开关， 使ARM工作在系统时钟上； 0023 关闭DCDC_ARM， 通过精密电源测出DCDC电源功耗W2， 两个功耗差值即为ARM子系统 在DCDC电源下工作在PLL时钟的功耗。 0024 进一步， 测试所述DSP子系统在DCDC电源下工作在PLL时钟的功耗的步骤包括， 0025 ARM打开DCDC_DSP和PLL_DSP_SEL开关； 0026 通过ARM。

19、把DSP的引导代码放置到DSP子系统内的启动向量位置， 并把DSP测试代码 拷贝到SOC外部存储空间， 释放DSP从重置状态到使用状态； 0027 DSP启动， 执行完前述引导代码后， 执行DSP测试代码， 通过精密电源测出DCDC电源 功耗W1； 0028 ARM关闭DCDC_DSP和PLL_DSP_SEL开关， 通过精密电源测出DCDC电源功耗W2， 两个 功耗差值即为DSP子系统在DCDC电源下工作在PLL时钟的功耗。 0029 进一步， 测试所述GPU子系统在DCDC电源下工作在PLL时钟的功耗的步骤包括， 0030 ARM打开DCDC_GPU和PLL_GPU_SEL开关； 0031 。

20、通过ARM拷贝GPU测试代码到SOC外部存储空间， 释放GPU从重置状态到使用状态； 0032 GPU启动， 执行测试代码， 通过精密电源测出DCDC电源功耗W1； 说明书 2/7 页 5 CN 110632497 A 5 0033 ARM关闭DCDC_GPU和PLL_GPU_SEL开关， 通过精密电源测出DCDC功耗W2， 两个功耗 差值即为GPU子系统在DCDC电源下工作在PLL时钟的功耗。 0034 本发明还提供了一种测试SOC子系统功耗的装置， 所述装置包括： 0035 子系统DCDC电源， 所述子系统DCDC电源对应着SOC系统的每个子系统独立设置且 具有DCDC电源开关， 所述DC。

21、DC电源开关由电源管理模块控制打开或关闭； 0036 与DCDC电源开关连接的电源管理模块， 所述电源管理模块用以控制DCDC电源开关 打开或关闭， 从而使待测试目标子系统工作在对应的DCDC电源下； 0037 PLL控制电路， 通过所述PLL控制电路针对每个子系统设置独立的PLL选择开关， 当 其中一个或多个PLL选择开关打开时， PLL就有输出， 否则PLL无输出处于关闭状态； 0038 通过控制各个子系统对应的PLL选择开关打开或关闭使待测试目标子系统工作在 PLL时钟上。 0039 进一步， 还包括与DCDC电源连接的精密电源， 通过所述精密电源测量DCDC电源功 耗； 所述精密电源能。

22、够控制输出电压， 并显示电流和功率。 0040 本发明还提供了一种SOC系统， 包括ARM子系统、 DSP子系统、 GPU子系统和外围控制 模块， 以及前述的测试子系统功耗的装置。 0041 本发明由于采用以上技术方案， 与现有技术相比， 作为举例， 具有以下的优点和积 极效果： 能够对各个子系统的电源和时钟进行独立控制， 使用DCDC电源开关和PLL选择开 关， 控制电源和PLL时钟的输出和关闭， 从而使分析子系统功耗变得简单， 其操作简单， 通用 性强。 附图说明 0042 图1为本发明实施例提供的SOC系统的模块结构图。 0043 图2为本发明实施例提供的DCDC电源开关的布置结构图。 。

23、0044 图3为本发明实施例提供的PLL回路的模块结构图。 0045 图4为本发明实施例提供的PLL选择开关的布置结构。 0046 图5为本发明实施例提供的ARM子系统功耗测试流程图。 0047 图6为本发明实施例提供的DSP子系统功耗测试流程图。 0048 图7为本发明实施例提供的GPU子系统功耗测试流程图。 具体实施方式 0049 以下结合附图和具体实施例对本发明公开的测试SOC系统中子系统功耗的方法、 装置及系统作进一步详细说明。 应当注意的是， 下述实施例中描述的技术特征或者技术特 征的组合不应当被认为是孤立的， 它们可以被相互组合从而达到更好的技术效果。 在下述 实施例的附图中， 各。

24、附图所出现的相同标号代表相同的特征或者部件， 可应用于不同实施 例中。 因此， 一旦某一项在一个附图中被定义， 则在随后的附图中不需要对其进行进一步讨 论。 0050 需说明的是， 本说明书所附图中所绘示的结构、 比例、 大小等， 均仅用以配合说明 书所揭示的内容， 以供熟悉此技术的人士了解与阅读， 并非用以限定发明可实施的限定条 件， 任何结构的修饰、 比例关系的改变或大小的调整， 在不影响发明所能产生的功效及所能 说明书 3/7 页 6 CN 110632497 A 6 达成的目的下， 均应落在发明所揭示的技术内容所能涵盖的范围内。 本发明的优选实施方 式的范围包括另外的实现， 其中可以不。

25、按所述的或讨论的顺序， 包括根据所涉及的功能按 基本同时的方式或按相反的顺序， 来执行功能， 这应被本发明的实施例所属技术领域的技 术人员所理解。 0051 对于相关领域普通技术人员已知的技术、 方法和设备可能不作详细讨论， 但在适 当情况下， 所述技术、 方法和设备应当被视为授权说明书的一部分。 在这里示出和讨论的所 有示例中， 任何具体值应被解释为仅仅是示例性的， 而不是作为限制。 因此， 示例性实施例 的其它示例可以具有不同的值。 0052 实施例 0053 本实施例提供了一种测试SOC系统中子系统功耗的方法。 0054 所述SOC系统包括有多个子系统， 针对SOC系统的每个子系统设置独。

26、立的DCDC电 源， 且该DCDC电源对应设置有DCDC电源开关。 所述每个DCDC电源开关由PMU(power management unit电源管理模块)控制打开或关闭。 0055 参见图2所示， 本实施例中， 所述SOC系统可以包括ARM子系统、 DSP子系统和GPU子 系统， 前述子系统依次一一对应设置有DCDC电源DCDC_ARM、 DCDC_DSP和DCDC_GPU， 所述 DCDC_ARM控制给ARM子系统供电， DCDC_DSP控制给DSP子系统供电， DCDC_GPU控制给GPU子系 统供电。 0056 所述DCDC电源相比于LDO(low dropout voltage r。

27、egulator低压差调节器)而言， 具有更高的转换效率， 且可以大电流。 0057 本实施例中， 所述DCDC电源可以为整个SOC系统提供电源。 在SOC系统内部， PMU电 源可以由输入到SOC系统的DCDC电源直接提供， PMU电源处于常开状态。 而给各个子系统供 电的DCDC电源DCDC_ARM、 DCDC_DSP和DCDC_GPU， 都设置有一个DCDC电源开关， 该开关可以由 PMU控制打开或者关闭。 0058 作为举例而非限制， 比如PMU控制电源DCDC_ARM的开关打开(连通线路)， 则对应的 电源DCDC_ARM打开， 使得DCDC_ARM能够给ARM子系统供电； 或者PM。

28、U控制电源DCDC_ARM的开 关关闭(断开线路)， 则对应的电源DCDC_ARM关闭， DCDC_ARM不再给ARM子系统供电。 0059 本实施例中， 在默认情况下， 所述DCDC_ARM处于打开状态， 所述DCDC_DSP和DCDC_ GPU处于关闭状态。 0060 同时， 还设置有PLL控制电路， 通过所述PLL控制电路针对每个子系统设置独立的 PLL选择开关。 当其中一个或多个PLL选择开关打开时， PLL就有输出， 否则PLL无输出处于关 闭状态。 也就是说， 只要有一个子系统的PLL选择开关打开， PLL就有输出， 否则PLL处于关闭 状态， 这样的设置方式可以降低整个SOC的功。

29、耗。 0061 参见图3所示， 示例了PLL回路的模块结构图。 0062 所述PLL回路(或简称PLL)是利用反馈控制原理实现的频率与相位同步技术， 其作 用是将电路的输出时钟与其外部的参考时钟同步。 当参考时钟的相位和频率发生改变时， 锁相环回路(PLL回路)会检测到这种变化， 并通过内部的反馈系统来调节频率， 直到两者重 新同步。 所述PLL在SOC系统中可以起到提供时钟， 倍频， 相位锁定等功能。 0063 参见图4所示， 所述PLL控制电路可以包括PLL和多个PLL选择开关， PLL通过多个 PLL选择开关连接各个子系统， 一个子系统对应一个PLL选择开关。 比如， 针对ARM子系统、。

30、 说明书 4/7 页 7 CN 110632497 A 7 DSP子系统和GPU子系统依次设置PLL选择开关PLL_ARM_SEL、 PLL_DSP_SEL和PLL_GPU_SEL。 0064 默认情况下， 前述开关PLL_ARM_SEL、 PLL_DSP_SEL和PLL_GPU_SEL均处于关闭状 态， PLL无输出。 此时， 所述ARM子系统可以工作在系统时钟上比如工作在26M时钟上， 而 所述DSP子系统和GPU子系统处于Power down(断电)状态。 0065 在测试时， 可以通过所述电源管理模块控制DCDC电源开关打开或关闭， 从而使待 测试目标子系统工作在对应的DCDC电源下；。

31、 同时， 通过控制各个子系统对应的PLL选择开关 打开或关闭， 从而使待测试目标子系统工作在PLL时钟上。 0066 具体实施时， 测试目标子系统的功耗的步骤可以如下： 0067 控制目标子系统对应的DCDC电源开关打开， 电源打开， 此时其它子系统对应的 DCDC电源为关闭状态； 0068 控制目标子系统对应的PLL选择开关打开， 此时其它子系统对应的PLL选择开关为 关闭状态， 使得目标子系统工作在PLL时钟上； 0069 执行目标子系统测试代码， 测出DCDC电源功耗W1； 0070 控制目标子系统对应的PLL选择开关关闭， 使目标子系统工作在系统时钟上； 0071 控制目标子系统对应的。

32、DCDC电源开关关闭， 测出DCDC电源功耗W2， 前述功耗W1减 去W2的值为所述目标子系统的功耗值。 0072 本实施例中， 优选的通过精密电源测试电源功耗。 所述精密电源可以精确的控制 输出电压， 并能显示当前电流和功率。 0073 利用上述方案进行功耗测试时， 需要测试功耗的电压可以由精密电源直接提供， 通过采集待测试目标子系统工作在需要的时钟上的功耗信息以及关掉待测试目标子系统 的电源和时钟后的功耗信息， 进行比对， 两次功耗的差值便可作为待测试目标子系统的功 耗值。 0074 参见图5所示， 本实施例中， 测试所述ARM子系统在DCDC电源下工作在PLL时钟的功 耗的步骤可以如下：。

33、 0075 S11， DCDC电源连接精密电源供电。 0076 此时， 由精密电源直接外接提供电源， 电源DCDC_ARM默认打开。 0077 S12， 读取ARM测试代码到SOC外部存储空间， 打开PLL_ARM_SEL开关， 使ARM子系统 工作在PLL时钟上。 此步骤中， 将ARM子系统的时钟从系统时钟切换到PLL时钟。 0078 S13， 控制ARM执行测试代码， 通过精密电源测出DCDC电源功耗W1。 0079 S14， 关闭PLL_ARM_SEL开关， 使ARM工作在系统时钟上。 0080 此步骤中， 将ARM子系统的时钟从PLL时钟切换回系统时钟。 0081 S15， 关闭电源D。

34、CDC_ARM。 0082 S16， 通过精密电源测出DCDC电源功耗W2。 0083 S17， 两个功耗差值W1-W2即为ARM子系统在DCDC电源下工作在PLL时钟的功耗。 0084 需要说明的是， 上述步骤的实施顺序作为优选方式举例而非限制， 比如将步骤S14 和步骤S15合并成一个步骤来描述， 由于这样的调整并不会影响本实施例的实施效果， 类似 这样的调整也应在本实施例公开内容的保护范围内。 0085 参见图6所示， 本实施例中， 测试所述DSP子系统在DCDC电源下工作在PLL时钟的功 耗的步骤可以如下(DCDC电源仍连接精密电源供电)： 说明书 5/7 页 8 CN 1106324。

35、97 A 8 0086 步骤S21， ARM打开PLL_DSP_SEL开关。 0087 步骤S22， ARM打开DCDC_DSP， 并通过ARM把DSP的引导代码放置到DSP子系统内的启 动向量位置， 并把DSP测试代码拷贝到SOC外部存储空间。 0088 步骤S23， ARM释放DSP从重置(reset)状态到使用(active)状态。 0089 步骤S24， DSP启动， 执行完前述引导代码后， 执行DSP测试代码， 通过精密电源测出 DCDC电源功耗W1。 0090 步骤S25， ARM关闭DCDC_DSP开关和PLL_DSP_SEL开关。 0091 步骤S26， 通过精密电源测出DCD。

36、C电源功耗W2。 0092 步骤S27， 两个功耗差值W1-W2即为DSP子系统在DCDC电源下工作在PLL时钟的功 耗。 0093 需要说明的是， 上述步骤的实施顺序作为优选方式举例而非限制， 比如将步骤S21 和步骤S22合并成一个步骤来描述， 或者将步骤S25分解成两个步骤来描述， 由于这样的调 整并不会影响本实施例的实施效果， 类似这样的调整也应在本实施例公开内容的保护范围 内。 0094 参见图7所示， 本实施例中， 测试所述GPU子系统在DCDC电源下工作在PLL时钟的功 耗的步骤可以如下(DCDC电源仍连接精密电源供电)： 0095 步骤S31， ARM打开PLL_GPU_SEL。

37、开关。 0096 步骤S32， ARM打开DCDC_GPU， 并通过ARM拷贝GPU测试代码到SOC外部存储空间。 0097 步骤S33， ARM释放GPU从重置状态到使用状态。 0098 步骤S34， GPU执行测试代码， 通过精密电源测出DCDC电源功耗W1。 0099 步骤S35， ARM关闭DCDC_GPU和PLL_GPU_SEL开关。 0100 步骤S36， 通过精密电源测出DCDC功耗W2。 0101 步骤S37， 两个功耗差值W1-W2即为GPU子系统在DCDC电源下工作在PLL时钟的功 耗。 0102 本发明的另一实施例， 提供了一种测试SOC子系统功耗的装置。 0103 所述。

38、装置包括： 0104 子系统DCDC电源， 所述子系统DCDC电源对应着SOC系统的每个子系统独立设置且 具有DCDC电源开关， 所述DCDC电源开关由电源管理模块控制打开或关闭； 0105 与DCDC电源开关连接的电源管理模块， 所述电源管理模块用以控制DCDC电源开关 打开或关闭， 从而使待测试目标子系统工作在对应的DCDC电源下； 0106 PLL控制电路， 通过所述PLL控制电路针对每个子系统设置独立的PLL选择开关， 当 其中一个或多个PLL选择开关打开时， PLL就有输出， 否则PLL无输出处于关闭状态； 0107 通过控制各个子系统对应的PLL选择开关打开或关闭使待测试目标子系统。

39、工作在 PLL时钟上。 0108 进一步， 所述装置还可以包括与DCDC电源连接的精密电源， 通过所述精密电源测 量DCDC电源功耗； 所述精密电源能够控制输出电压， 并显示电流和功率。 0109 本实施例中， 所述SOC系统可以包括ARM子系统、 DSP子系统和GPU子系统， 前述子系 统依次一一对应设置有DCDC电源DCDC_ARM、 DCDC_DSP和DCDC_GPU， 所述DCDC_ARM控制给ARM 子系统供电， DCDC_DSP控制给DSP子系统供电， DCDC_GPU控制给GPU子系统供电。 说明书 6/7 页 9 CN 110632497 A 9 0110 在SOC系统内部， 。

40、PMU电源可以由输入到SOC系统的DCDC电源直接提供， PMU电源处 于常开状态。 而给各个子系统供电的DCDC电源DCDC_ARM、 DCDC_DSP和DCDC_GPU， 都设置有一 个DCDC电源开关， 该开关可以由PMU控制打开或者关闭。 0111 作为举例而非限制， 比如PMU控制电源DCDC_ARM的开关打开(连通线路)， 则对应的 电源DCDC_ARM打开， 使得DCDC_ARM能够给ARM子系统供电； 或者PMU控制电源DCDC_ARM的开 关关闭(断开线路)， 则对应的电源DCDC_ARM关闭， DCDC_ARM不再给ARM子系统供电。 0112 本实施例中， 在默认情况下，。

41、 所述DCDC_ARM处于打开状态， 所述DCDC_DSP和DCDC_ GPU处于关闭状态。 0113 同时， 还设置有PLL控制电路， 通过所述PLL控制电路针对每个子系统设置独立的 PLL选择开关。 当其中一个或多个PLL选择开关打开时， PLL就有输出， 否则PLL无输出处于关 闭状态。 也就是说， 只要有一个子系统的PLL选择开关打开， PLL就有输出， 否则PLL处于关闭 状态， 这样的设置方式可以降低整个SOC的功耗。 0114 所述PLL控制电路可以包括PLL和多个PLL选择开关， PLL通过多个PLL选择开关连 接各个子系统， 一个子系统对应一个PLL选择开关。 比如， 针对A。

42、RM子系统、 DSP子系统和GPU 子系统依次设置PLL选择开关PLL_ARM_SEL、 PLL_DSP_SEL和PLL_GPU_SEL。 0115 默认情况下， 前述开关PLL_ARM_SEL、 PLL_DSP_SEL和PLL_GPU_SEL均处于关闭状 态， PLL无输出。 此时， 所述ARM子系统可以工作在系统时钟上比如工作在26M时钟上， 而 所述DSP子系统和GPU子系统处于Power down(断电)状态。 0116 在测试时， 可以通过所述电源管理模块控制DCDC电源开关打开或关闭， 从而使待 测试目标子系统工作在对应的DCDC电源下； 同时， 通过控制各个子系统对应的PLL选择。

43、开关 打开或关闭， 从而使待测试目标子系统工作在PLL时钟上。 0117 具体实施时， 测试目标子系统的功耗的步骤可以如下： 0118 控制目标子系统对应的DCDC电源开关打开， 电源打开， 此时其它子系统对应的 DCDC电源为关闭状态； 0119 控制目标子系统对应的PLL选择开关打开， 此时其它子系统对应的PLL选择开关为 关闭状态， 使得目标子系统工作在PLL时钟上； 0120 执行目标子系统测试代码， 测出DCDC电源功耗W1； 0121 控制目标子系统对应的PLL选择开关关闭， 使目标子系统工作在系统时钟上； 0122 控制目标子系统对应的DCDC电源开关关闭， 测出DCDC电源功耗。

44、W2， 前述功耗W1减 去W2的值为所述目标子系统的功耗值。 0123 其它技术特征参见前述实施例， 在此不再赘述。 0124 在上面的描述中， 本发明的公开内容并不旨在将其自身限于这些方面。 而是， 在本 公开内容的目标保护范围内， 各组件可以以任意数目选择性地且操作性地进行合并。 另外， 像 “包括” 、“囊括” 以及 “具有” 的术语应当默认被解释为包括性的或开放性的， 而不是排他 性的或封闭性， 除非其被明确限定为相反的含义。 所有技术、 科技或其他方面的术语都符合 本领域技术人员所理解的含义， 除非其被限定为相反的含义。 在词典里找到的公共术语应 当在相关技术文档的背景下不被太理想化或太不实际地解释， 除非本公开内容明确将其限 定成那样。 本发明领域的普通技术人员根据上述揭示内容做的任何变更、 修饰， 均属于权利 要求书的保护范围。 说明书 7/7 页 10 CN 110632497 A 10 图1 图2 说明书附图 1/5 页 11 CN 110632497 A 11 图3 图4 说明书附图 2/5 页 12 CN 110632497 A 12 图5 说明书附图 3/5 页 13 CN 110632497 A 13 图6 说明书附图 4/5 页 14 CN 110632497 A 14 图7 说明书附图 5/5 页 15 CN 110632497 A 15 。