DCS的热备冗余控制系统.pdf

《DCS的热备冗余控制系统.pdf》由会员分享，可在线阅读，更多相关《DCS的热备冗余控制系统.pdf（11页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910996148.8 (22)申请日 2019.10.18 (71)申请人 杭州和利时自动化有限公司 地址 310018 浙江省杭州市经济技术开发 区12号大街M10-15-7地块 申请人 北京和利时系统工程有限公司 (72)发明人 范福基黄玲李蒙 (74)专利代理机构 北京集佳知识产权代理有限 公司 11227 代理人 刘翠香 (51)Int.Cl. G05B 19/042(2006.01) (54)发明名称 一种DCS的热备冗余控制系统 (57)摘要 本申请公开了一种。

2、DCS的热备冗余控制系 统， 包括两个控制器， 其中每个控制器均包括CPU 芯片、 FPGA和切换电路； 当两个控制器均启动， 先 启动的控制器为主机， 另一控制器为从机， 主机 的FPGA生成主机信号， 以锁定从机的FPGA； 当主 机的供电电源异常或掉电， 主机的FPGA将主机信 号保持预设时间段， 在该预设时间段内主机的切 换电路通过备用电容为主机供电， 以使主机的 CPU芯片将冗余数据完整传输至从机的CPU芯片。 本申请中利用两个FPGA实现主机和从机的锁定 和备用电容的切换， 从而支撑实现主备切换过程 中冗余数据的完整传输， 避免了热备切换后输出 数据存在扰动的情况出现， 提高了DC。

3、S的控制可 靠性和稳定性。 权利要求书2页 说明书6页 附图2页 CN 110687845 A 2020.01.14 CN 110687845 A 1.一种DCS的热备冗余控制系统， 其特征在于， 包括两个控制器， 其中每个所述控制器 均包括CPU芯片、 FPGA和切换电路； 当两个所述控制器均启动， 先启动的所述控制器为主机， 另一所述控制器为从机， 所述 主机的FPGA生成主机信号， 以锁定所述从机的FPGA； 当所述主机的供电电源异常或掉电， 所述主机的FPGA将所述主机信号保持预设时间 段， 在该预设时间段内所述主机的切换电路通过备用电容为所述主机供电， 以使所述主机 的CPU芯片将冗。

4、余数据完整传输至所述从机的CPU芯片。 2.根据权利要求1所述热备冗余控制系统， 其特征在于， 所述主机的CPU芯片将冗余数 据完整传输至所述从机的CPU芯片之后， 所述主机的FPGA还用于： 生成主动降从信号， 以解除所述从机的FPGA的锁定。 3.根据权利要求2所述热备冗余控制系统， 其特征在于， 所述主机的FPGA与所述从机的FPGA之间为主从逻辑互锁。 4.根据权利要求3所述热备冗余控制系统， 其特征在于， 所述主机的FPGA具体还用于生成所述主机的升主使能信号， 并利用该升主使能信号与 所述从机的主从状态信号进行逻辑运算生成所述主机的主从状态信号； 所述从机的FPGA具体还用于生成所。

5、述从机的升主使能信号， 并利用该升主使能信号与 所述主机的主从状态信号进行逻辑运算生成所述从机的主从状态信号。 5.根据权利要求4所述热备冗余控制系统， 其特征在于， 所述主机的FPGA具体用于根据所述主机的主从状态信号、 电源诊断信号、 工作状态信 号和所述从机的工作状态信号生成所述主机的升主使能信号； 所述从机的FPGA具体用于根据所述从机的主从状态信号、 电源诊断信号、 工作状态信 号和所述主机的工作状态信号生成所述从机的升主使能信号。 6.根据权利要求5所述热备冗余控制系统， 其特征在于， 所述逻辑运算具体为与非运 算； 当所述主机正常工作， 所述主机的升主使能信号为高电平， 所述主从。

6、状态信号为低电 平。 7.根据权利要求1至6任一项所述热备冗余控制系统， 其特征在于， 所述控制器的切换 电路包括第一电阻、 第二电阻、 第三电阻、 第四电阻、 第五电阻、 第六电阻、 第七电阻、 第一接 地电阻、 第二接地电阻、 备用电容、 三极管、 第一开关、 第二开关、 第三开关、 比较器， 其中： 所述第一电阻的第一端连接所述备用电容的正极， 第二端连接所述第一接地电阻和所 述第二电阻的第一端； 所述第三电阻连接于输入电压端与所述第二接地电阻之间； 所述比较器的正输入端连接所述第二电阻的第二端和所述第四电阻的第一端， 其负输 入端连接所述第二接地电阻， 其输出端连接所述第四电阻的第二端。

7、、 所述第五电阻的第一 端、 所述第三开关的使能端； 所述三极管的集电极连接所述第六电阻的第一端、 所述第一开关的使能端、 所述第二 开关的使能端， 其基极与所述第五电阻的第二端连接， 其发射极接地； 所述第六电阻的第二端连接所述输入电压端、 所述第一开关的IN引脚、 所述第二开关 的IN引脚； 权利要求书 1/2 页 2 CN 110687845 A 2 所述第一开关的OUT引脚、 所述第三开关的OUT引脚均与输出电压端连接； 所述第二开关的OUT引脚通过所述第七电阻与所述备用电容的正极、 所述第三开关的 IN引脚均连接； 所述备用电容的负极接地。 8.根据权利要求7所述热备冗余控制系统， 。

8、其特征在于， 所述比较器为迟滞比较器。 9.根据权利要求8所述热备冗余控制系统， 其特征在于， 所述备用电容为超级电容。 10.根据权利要求9所述热备冗余控制系统， 其特征在于， 所述切换电路还包括： 与所述第一开关的ISET引脚连接的第三接地电阻； 与所述第二开关的ISET引脚连接的第四接地电阻； 与所述第三开关的ISET引脚连接的第五接地电阻。 权利要求书 2/2 页 3 CN 110687845 A 3 一种DCS的热备冗余控制系统 技术领域 0001 本发明涉及DCS领域， 特别涉及一种DCS的热备冗余控制系统。 背景技术 0002 当前， 在DCS(distributed contr。

9、ol system， 分布式控制系统)设置的热备冗余控 制器中， 由于主机掉电突然， 其中的冗余数据不能瞬间同步给备机， 导致部分过程数据丢 失， 因此进一步影响控制器热备切换后的运算， 导致输出数据存在扰动风险。 0003 因此， 如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的 问题。 发明内容 0004 有鉴于此， 本发明的目的在于提供一种DCS的热备冗余控制系统， 以保证主机掉电 时冗余数据不会丢失， 不会产生输出数据的扰动风险。 其具体方案如下： 0005 一种DCS的热备冗余控制系统， 包括两个控制器， 其中每个所述控制器均包括CPU 芯片、 FPGA和切换电路； 。

10、0006 当两个所述控制器均启动， 先启动的所述控制器为主机， 另一所述控制器为从机， 所述主机的FPGA生成主机信号， 以锁定所述从机的FPGA； 0007 当所述主机的供电电源异常或掉电， 所述主机的FPGA将所述主机信号保持预设时 间段， 在该预设时间段内所述主机的切换电路通过备用电容为所述主机供电， 以使所述主 机的CPU芯片将冗余数据完整传输至所述从机的CPU芯片。 0008 优选的， 所述主机的CPU芯片将冗余数据完整传输至所述从机的CPU芯片之后， 所 述主机的FPGA还用于： 0009 生成主动降从信号， 以解除所述从机的FPGA的锁定。 0010 优选的， 所述主机的FPGA。

11、与所述从机的FPGA之间为主从逻辑互锁。 0011 优选的， 所述主机的FPGA具体还用于生成所述主机的升主使能信号， 并利用该升 主使能信号与所述从机的主从状态信号进行逻辑运算生成所述主机的主从状态信号； 0012 所述从机的FPGA具体还用于生成所述从机的升主使能信号， 并利用该升主使能信 号与所述主机的主从状态信号进行逻辑运算生成所述从机的主从状态信号。 0013 优选的， 所述主机的FPGA具体用于根据所述主机的主从状态信号、 电源诊断信号、 工作状态信号和所述从机的工作状态信号生成所述主机的升主使能信号； 0014 所述从机的FPGA具体用于根据所述从机的主从状态信号、 电源诊断信号。

12、、 工作状 态信号和所述主机的工作状态信号生成所述从机的升主使能信号。 0015 优选的， 所述逻辑运算具体为与非运算； 0016 当所述主机正常工作， 所述主机的升主使能信号为高电平， 所述主从状态信号为 低电平。 0017 优选的， 所述控制器的切换电路包括第一电阻、 第二电阻、 第三电阻、 第四电阻、 第 说明书 1/6 页 4 CN 110687845 A 4 五电阻、 第六电阻、 第七电阻、 第一接地电阻、 第二接地电阻、 备用电容、 三极管、 第一开关、 第二开关、 第三开关、 比较器， 其中： 0018 所述第一电阻的第一端连接所述备用电容的正极， 第二端连接所述第一接地电阻 和。

13、所述第二电阻的第一端； 0019 所述第三电阻连接于输入电压端与所述第二接地电阻之间； 0020 所述比较器的正输入端连接所述第二电阻的第二端和所述第四电阻的第一端， 其 负输入端连接所述第二接地电阻， 其输出端连接所述第四电阻的第二端、 所述第五电阻的 第一端、 所述第三开关的使能端； 0021 所述三极管的集电极连接所述第六电阻的第一端、 所述第一开关的使能端、 所述 第二开关的使能端， 其基极与所述第五电阻的第二端连接， 其发射极接地； 0022 所述第六电阻的第二端连接所述输入电压端、 所述第一开关的IN引脚、 所述第二 开关的IN引脚； 0023 所述第一开关的OUT引脚、 所述第三。

14、开关的OUT引脚均与输出电压端连接； 0024 所述第二开关的OUT引脚通过所述第七电阻与所述备用电容的正极、 所述第三开 关的IN引脚均连接； 0025 所述备用电容的负极接地。 0026 优选的， 所述比较器为迟滞比较器。 0027 优选的， 所述备用电容为超级电容。 0028 优选的， 所述切换电路还包括： 0029 与所述第一开关的ISET引脚连接的第三接地电阻； 0030 与所述第二开关的ISET引脚连接的第四接地电阻； 0031 与所述第三开关的ISET引脚连接的第五接地电阻。 0032 本申请公开了一种DCS的热备冗余控制系统， 包括两个控制器， 其中每个所述控制 器均包括CPU。

15、芯片、 FPGA和切换电路； 当两个所述控制器均启动， 先启动的所述控制器为主 机， 另一所述控制器为从机， 所述主机的FPGA生成主机信号， 以锁定所述从机的FPGA； 当所 述主机的供电电源异常或掉电， 所述主机的FPGA将所述主机信号保持预设时间段， 在该预 设时间段内所述主机的切换电路通过备用电容为所述主机供电， 以使所述主机的CPU芯片 将冗余数据完整传输至所述从机的CPU芯片。 本申请中利用两个FPGA实现主机和从机的锁 定和备用电容的切换， 从而支撑实现主备切换过程中冗余数据的完整传输， 避免了热备切 换后输出数据存在扰动的情况出现， 提高了DCS的控制可靠性和稳定性。 附图说明。

16、 0033 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本 发明的实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据 提供的附图获得其他的附图。 0034 图1为本发明实施例中一种DCS的热备冗余控制系统的结构分布图； 0035 图2为本发明实施例中一种FPGA的主从逻辑互锁示意图； 0036 图3为本发明实施例中一种切换电路的电路拓扑图。 说明书 2/6 页 5 CN 110687845 A 5 具体实施方式 0037 下面将结合本发明实施例中的附图， 。

17、对本发明实施例中的技术方案进行清楚、 完 整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。 基于 本发明中的实施例， 本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例， 都属于本发明保护的范围。 0038 当前， 在DCS设置的热备冗余控制器中， 由于主机掉电突然， 其中的冗余数据不能 瞬间同步给备机， 导致部分过程数据丢失， 因此进一步影响控制器热备切换后的运算， 导致 输出数据存在扰动风险。 本申请中利用两个FPGA实现主机和从机的锁定和备用电容的切 换， 从而支撑实现主备切换过程中冗余数据的完整传输， 避免了热备切换后输出数据存在 扰。

18、动的情况出现， 提高了DCS的控制可靠性和稳定性。 0039 本发明实施例公开了一种DCS的热备冗余控制系统， 参见图1所示， 包括两个控制 器， 其中每个所述控制器均包括CPU(Central Processing Unit， 中央处理器)芯片、 FPGA (FieldProgrammable Gate Array， 即现场可编程门阵列)和切换电路； 0040 当两个所述控制器均启动， 先启动的所述控制器为主机， 另一所述控制器为从机， 所述主机的FPGA生成主机信号， 以锁定所述从机的FPGA； 0041 当所述主机的供电电源异常或掉电， 所述主机的FPGA将所述主机信号保持预设时 间段，。

19、 在该预设时间段内所述主机的切换电路通过备用电容为所述主机供电， 以使所述主 机的CPU芯片将冗余数据完整传输至所述从机的CPU芯片。 0042 可以理解的是， 在热备冗余控制系统中， 两个控制器互为主从， 通常以启动顺序为 准， 选择先启动的控制器作为主机， 后启动的控制器则为从机， 由于主机率先启动， 其FPGA 能够锁定从机的FPGA， 从而保证系统中只有一个控制器工作， 不会出现双主机情况， 避免了 数据输出冲突出现。 0043 进一步的， 所述主机的CPU芯片将冗余数据完整传输至所述从机的CPU芯片之后， 所述主机的FPGA还用于： 0044 生成主动降从信号， 以解除所述从机的FP。

20、GA的锁定。 0045 可以理解的是， 本申请中之所以能够对从机的FPGA进行锁定和解除， 实质上是因 为， 所述主机的FPGA与所述从机的FPGA之间为主从逻辑互锁， 具体有关主从逻辑互锁的设 定在下一实施例中会进行详细解释， 这一主从逻辑互锁保证了先启动的控制器具有优先 权， 率先发送主机信号从而获得运行主动权并锁定后启动的控制器， 也即此时先启动的控 制器成为主机， 后启动的控制器作为从机备用； 当主机的供电电源异常或掉电， 必须将主机 上的冗余数据转移到从机上， 此时主机的FPGA依然锁定从机的FPGA， 直至冗余数据转移完 成、 可由从机继续运行和计算时， 主机的FPGA生成主动降从。

21、信号， 解除原本对从机的FPGA的 锁定， 使原来的从机作为当前主机接管后续工作， 掉电后的主机降为从机， 复位待机等待备 用电容放完电， 并在供电电源恢复后依旧作从机。 0046 可以理解的是， 本申请中提到的供电电源通常指由电网供电的直插电源， 有区别 于作为备用电源的备用电容。 0047 具体的， 在两个控制器之间， 不同的信息需要通过各自的信息链路进行传递， 例 如： 两个CPU芯片之间通过千兆以太网作为冗余数据传输链路， 冗余数据实质指所有的IEC 运算数据， 通过该冗余数据传输链路进行传输； 两个FPGA之间包括两条链路， 一是冗余仲裁 说明书 3/6 页 6 CN 1106878。

22、45 A 6 与切换链路， 用于传输主机信号、 主动降从信号等用于主从逻辑互锁、 与热备切换相关的控 制信号， 其物理链路为全双工422总线， 二是同步传输链路， 用于传输控制器的心跳脉冲信 号， 具体利用FPGA的GPIO(General Purpose Input Output， 通用输入/输出口)编程实现， 按固定周期发送一次脉冲， 接收方根据捕获到的信号来判断对方是否正常工作。 0048 本申请公开了一种DCS的热备冗余控制系统， 包括两个控制器， 其中每个所述控制 器均包括CPU芯片、 FPGA和切换电路； 当两个所述控制器均启动， 先启动的所述控制器为主 机， 另一所述控制器为从机。

23、， 所述主机的FPGA生成主机信号， 以锁定所述从机的FPGA； 当所 述主机的供电电源异常或掉电， 所述主机的FPGA将所述主机信号保持预设时间段， 在该预 设时间段内所述主机的切换电路通过备用电容为所述主机供电， 以使所述主机的CPU芯片 将冗余数据完整传输至所述从机的CPU芯片。 本申请中利用两个FPGA实现主机和从机的锁 定和备用电容的切换， 从而支撑实现主备切换过程中冗余数据的完整传输， 避免了热备切 换后输出数据存在扰动的情况出现， 提高了DCS的控制可靠性和稳定性。 0049 本发明实施例公开了一种具体的DCS的热备冗余控制系统， 相对于上一实施例， 本 实施例对技术方案作了进一。

24、步的说明和优化。 0050 参见图2所示的主从逻辑互锁示意图， 具体的： 0051 所述主机的FPGA具体还用于生成所述主机的升主使能信号， 并利用该升主使能信 号与所述从机的主从状态信号进行逻辑运算生成所述主机的主从状态信号； 0052 所述从机的FPGA具体还用于生成所述从机的升主使能信号， 并利用该升主使能信 号与所述主机的主从状态信号进行逻辑运算生成所述从机的主从状态信号。 0053 进一步的， 所述逻辑运算具体为与非运算； 当所述主机正常工作， 所述主机的升主 使能信号为高电平， 所述主从状态信号为低电平。 0054 以逻辑运算为与非运算、 主机的升主使能信号为高电平、 主从状态信号。

25、为低电平 为例， 对本实施例中的主从互锁逻辑的情况解释： 0055 在未启动状态， 双机均处于备机状态； 0056 双机启动后， 先启动的控制器通过自诊断确认本机正常， 生成高电平的本机升主 使能信号(也可以认为将本机的升主使能信号置1)， 本机的主从状态信号输出为低电平(也 可以认为将本机的主从状态信号置0)， 表示本机为主机； 后启动的控制器确认本机正常， 生 成高电平的本机升主使能信号， 但由于本机的主从状态信号由主机的主从状态信号锁定， 因此本机的主从状态信号始终为1， 表示本机作为从机备用； 该过程中主机的主从状态信号 也就是上一实施例中的主机信号； 0057 当主机突然外部掉电， 。

26、主机的FPGA会强制使升主使能信号保持高电平， 同时由备 用电容放电支持主机， 即本机暂时依然为主机， 由备用电容供电保证在这段供电时间内将 冗余数据从主机的CPU芯片完整传输到从机的CPU芯片中； 0058 当主机把冗余数据同步到从机后， 主机将升主使能信号置0， 主动降从， 也可以认 为置0的升主使能信号为上一实施例中的主动降从信号， 此时从机升为主机接管后续工作。 而原主机降为从机后便复位自己待机， 不再进行逻辑工作， 直至超级电容放完电。 原主机降 为从机后， 如果供电电源恢复， 其FPGA会再次将升主使能信号置1， 作为主机的备用从机。 0059 进一步， 所述主机的FPGA具体用于。

27、根据所述主机的主从状态信号、 电源诊断信号、 工作状态信号和所述从机的工作状态信号生成所述主机的升主使能信号； 说明书 4/6 页 7 CN 110687845 A 7 0060 相应的， 所述从机的FPGA具体用于根据所述从机的主从状态信号、 电源诊断信号、 工作状态信号和所述主机的工作状态信号生成所述从机的升主使能信号。 0061 可以理解的是， 这里的电源诊断信号由控制器的诊断电路给出， 主机的FPGA利用 这一电源诊断信号来检测主机的供电电源。 由于电源诊断信号变化(主机掉电后)升主使能 信号不会立即降为低电平， 而是等待冗余数据同步完成后再降低， 因此可见升主使能信号 与电源诊断信号。

28、之间存在延时逻辑， 具体延时数值根据实际数据的大小和链路传输速度确 定。 0062 类似的， 本机的主从状态信号、 电源诊断信号、 工作状态信号、 对机的工作状态信 号生成升主使能信号的仲裁逻辑， 同样要根据上文中主从互锁逻辑进行设计。 0063 本发明实施例公开了一种具体的DCS的热备冗余控制系统， 相对于上一实施例， 本 实施例对技术方案作了进一步的说明和优化。 0064 参见图3所示的电路拓扑图， 控制器的切换电路包括第一电阻R1、 第二电阻R2、 第 三电阻R3、 第四电阻R4、 第五电阻R5、 第六电阻R6、 第七电阻R7、 第一接地电阻Rg1、 第二接地 电阻Rg2、 备用电容C、。

29、 三极管Q、 第一开关U1、 第二开关U2、 第三开关U3、 比较器U4， 其中： 0065 第一电阻R1的第一端连接备用电容C的正极V-C， 第二端连接第一接地电阻Rg1和 第二电阻R2的第一端； 0066 第三电阻R3连接于输入电压端V-IN与第二接地电阻Rg2之间； 0067 比较器U4的正输入端IN+连接第二电阻R2的第二端和第四电阻R4的第一端， 其负 输入端IN-连接第二接地电阻Rg2， 其输出端连接第四电阻R4的第二端、 第五电阻R5的第一 端、 第三开关U3的使能端； 0068 三极管Q的集电极连接第六电阻R6的第一端、 第一开关U1的使能端、 第二开关U2的 使能端， 其基极。

30、与第五电阻R5的第二端连接， 其发射极接地； 0069 第六电阻R6的第二端连接输入电压端V-IN、 第一开关U1的IN引脚、 第二开关U2的 IN引脚； 0070 第一开关U1的OUT引脚、 第三开关U3的OUT引脚均与输出电压端V-OUT连接； 0071 第二开关U2的OUT引脚通过第七电阻R7与备用电容C的正极V-C、 第三开关U3的IN 引脚均连接； 0072 备用电容C的负极接地。 0073 进一步的， 切换电路还包括： 0074 与第一开关U1的ISET引脚连接的第三接地电阻Rg3； 0075 与第二开关U2的ISET引脚连接的第四接地电阻Rg4； 0076 与第三开关U3的ISE。

31、T引脚连接的第五接地电阻Rg5。 0077 进一步的， 比较器U4为迟滞比较器。 0078 根据本实施例中控制器的电压等级， 通常选择迟滞比较器的理论切换电压门限 为： 上限值4.54V， 下限值4.75V。 0079 进一步的， 备用电容C为超级电容。 0080 可以理解的是， 切换电路实际上完成了备用电容C的充放电， 其实现原理如下： 0081 当控制器输入电压端V-IN正常上电时， 备用电容C的正极电压为0， 比较器U4的负 输入端IN-电压大于正输入端IN+， 当输入电压端V-IN的电压上升到比较器U4能正常工作 说明书 5/6 页 8 CN 110687845 A 8 时， 比较器U。

32、4输出为低， 三极管Q工作在截止区， 其集电极电压为高， 第一开关闭合， 即输出 电压端V-OUT供电正常； 此时第二开关U2也闭合， 输入电压端V-IN通过串联的第七电阻R7给 备用电容C充电， 如果该备用电容为1.5F， 充满5V电大概需要1分钟； 第三开关U3一直处于断 开状态。 此时输出电压端V-OUT供电由输入电压端V-IN提供， 与备用电容C无关。 0082 假设控制器已经正常工作了一段时间， 备用电容C的正极V-C电压为5V， 输入电压 端V-IN突然掉电， 当其跌落到4.54V时， 比较器U4的正输入端IN+电压大于负输入端IN-电 压， 比较器U4输出为高， 三极管Q工作在饱。

33、和区， 其集电极电压为低， 第一开关U1断开， 输出 电压端V-OUT不再由电压输入端V-IN供电； 此时第二开关U2也断开， 防止备用电容C通过电 阻和第二开关U2向输入电压端V-IN放电。 因为电路负载较重， 输入电压端V-IN的电压从5V 跌落到4.54V的时间大概为ms级， 所以从输入电压端V-IN掉电到第二开关U2断开只需要ms 级时间， 这段时间内备用电容C放出电量有限， 备用电容C剩下电压在5V左右。 在第二开关U2 断开的同时， 第三开关U3闭合， 备用电容C给后级电路续航， 及输出电压端V-OUT由备用电容 C供电。 0083 进一步的， 如果备用电容C供电过程中， 备用电容。

34、C未放完电时输入电压端V-IN重 新上电， 则等待输入电压端V-IN上升到4.75V左右， 比较器的负输入端IN-电压大于正输入 端IN+电压， 比较器U4输出为低， 输出电压端V-OUT重新切回电源供电， 备用电容C切回充电 状态。 0084 可见， 迟滞比较器的设计让供电电源和备用电容的切换逻辑变得更加智能和安全 可靠， 防止了电源切换逻辑在某一电压附近不必要的来回切换。 0085 进一步的， 第一开关U1、 第二开关U2、 第三开关U3还包含限流功能， 具体通过第三 接地电阻Rg3、 第四接地电阻Rg4和第五接地电阻Rg5实现， 其中第一开关U1和第三开关U3的 限流是为了防止后级电路短。

35、路造成对前端电源和备用电容C的损坏， 第二开关U2的限流是 为了防止控制器上电时备用电容C对前端电源造成过载冲击。 0086 最后， 还需要说明的是， 在本文中， 诸如第一和第二等之类的关系术语仅仅用来将 一个实体或者操作与另一个实体或操作区分开来， 而不一定要求或者暗示这些实体或操作 之间存在任何这种实际的关系或者顺序。 而且， 术语 “包括” 、“包含” 或者其任何其他变体意 在涵盖非排他性的包含， 从而使得包括一系列要素的过程、 方法、 物品或者设备不仅包括那 些要素， 而且还包括没有明确列出的其他要素， 或者是还包括为这种过程、 方法、 物品或者 设备所固有的要素。 在没有更多限制的情。

36、况下， 由语句 “包括一个” 限定的要素， 并不排 除在包括所述要素的过程、 方法、 物品或者设备中还存在另外的相同要素。 0087 以上对本发明所提供的一种DCS的热备冗余控制系统进行了详细介绍， 本文中应 用了具体个例对本发明的原理及实施方式进行了阐述， 以上实施例的说明只是用于帮助理 解本发明的方法及其核心思想； 同时， 对于本领域的一般技术人员， 依据本发明的思想， 在 具体实施方式及应用范围上均会有改变之处， 综上所述， 本说明书内容不应理解为对本发 明的限制。 说明书 6/6 页 9 CN 110687845 A 9 图1 图2 说明书附图 1/2 页 10 CN 110687845 A 10 图3 说明书附图 2/2 页 11 CN 110687845 A 11 。