芯片测试系统.pdf

《芯片测试系统.pdf》由会员分享，可在线阅读，更多相关《芯片测试系统.pdf（15页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201911156671.6 (22)申请日 2019.11.22 (71)申请人 中国电子科技集团公司第十一研究 所 地址 100015 北京市朝阳区酒仙桥路4号 (72)发明人 阚博涵杨真彭燕鸿 (74)专利代理机构 工业和信息化部电子专利中 心 11010 代理人 田卫平 (51)Int.Cl. G01R 31/28(2006.01) (54)发明名称 芯片测试系统 (57)摘要 本发明提出了一种芯片测试系统， 芯片测试 系统包括： 测试电路板、 测试座、 压板组件和固定 。

2、组件， 测试电路板具有测试程序； 测试座设有用 于连接待测芯片的多个连接柱， 多个连接柱均与 测试电路板连接； 压板组件用于将待测芯片固定 至测试座， 测试电路板、 测试座和压板组件均设 于固定组件。 根据本发明的芯片测试系统， 在进 行芯片测试时， 压板组件可以将待测芯片牢固地 固定至测试座上， 待测芯片可以通过连接柱与测 试电路板连接， 从而对待测芯片进行测试。 由此， 实现了对焊装前的芯片的测试， 剔除了焊接前芯 片的质量缺陷， 使得芯片调试过程更加稳定可 靠。 而且， 采用测试系统进行芯片测试时， 即插即 用， 测试过程简单快捷。 权利要求书1页 说明书5页 附图8页 CN 11074。

3、9816 A 2020.02.04 CN 110749816 A 1.一种芯片测试系统， 其特征在于， 包括： 测试电路板， 所述测试电路板具有测试程序； 测试座， 所述测试座设有用于连接待测芯片的多个连接柱， 多个所述连接柱均与所述 测试电路板连接； 压板组件， 所述压板组件用于将所述待测芯片固定至所述测试座； 固定组件， 所述测试电路板、 所述测试座和所述压板组件均设于所述固定组件。 2.根据权利要求1所述的芯片测试系统， 其特征在于， 所述连接柱包括： 钢柱， 所述钢柱的一端与所述测试电路板连接； 弹簧压针， 所述弹簧压针与所述钢柱的另一端连接， 所述弹簧压针沿所述钢柱的长度 方向可伸缩。

4、。 3.根据权利要求2所述的芯片测试系统， 其特征在于， 所述弹簧压针的远离所述钢柱的 一端设有凹槽， 在对所述待测芯片进行测试时， 所述芯片锡球通过所述凹槽与所述弹簧压 针连接。 4.根据权利要求2所述的芯片测试系统， 其特征在于， 所述钢柱和所述弹簧压针均设有 保护层。 5.根据权利要求1所述的芯片测试系统， 其特征在于， 所述压板组件包括： 螺旋件； 压板， 所述压板与所述螺旋件连接， 所述螺旋件转动时， 带动所述压板沿所述螺旋件的 轴向方向移动。 6.根据权利要求1所述的芯片测试系统， 其特征在于， 所述测试座包括： 基板， 所述基板设有多根所述连接柱； 基座， 所述基座设有多个穿孔，。

5、 多根所述连接柱均穿过对应的所述穿孔与所述待测芯 片连接。 7.根据权利要求6所述的芯片测试系统， 其特征在于， 所述基座设有导向柱， 所述压板 组件设有与所述导向柱相适配的导向孔。 8.根据权利要求1所述的芯片测试系统， 其特征在于， 所述固定组件设有放置腔和测试 腔， 所述测试腔与所述放置腔连通， 所述测试电路板位于所述放置腔内， 所述测试座位于所 述测试腔内。 9.根据权利要求8所述的芯片测试系统， 其特征在于， 所述放置腔的底壁设有支撑柱， 所述测试电路板与所述支撑柱连接。 10.根据权利要求9所述的芯片测试系统， 其特征在于， 所述支撑柱可升降。 权利要求书 1/1 页 2 CN 1。

6、10749816 A 2 芯片测试系统 技术领域 0001 本发明涉及芯片技术领域， 尤其涉及一种芯片测试系统。 背景技术 0002 芯片采用BGA封装结构， 在装焊以前无法对其进行通电测试。 且一旦完成装焊， 倘 若该芯片出现故障， 很难对故障时机进行准确的判断， 且更换芯片的难度风险及成本都很 大。 国内比较权威的一些元器件筛选检测机构如中国航空综合技术研究所(301)； 西安微电 子技术研究所(771)等， 均反馈无法对该类型集成电路直接进行通电测试。 发明内容 0003 本发明要解决的技术问题是如何对芯片焊装前进行性能检测， 本发明提供了一种 芯片测试系统。 0004 根据本发明实施例。

7、的芯片测试系统， 包括： 0005 测试电路板， 所述测试电路板具有测试程序； 0006 测试座， 所述测试座设有用于连接待测芯片的多个连接柱， 多个所述连接柱均与 所述测试电路板连接； 0007 压板组件， 所述压板组件用于将所述待测芯片固定至所述测试座； 0008 固定组件， 所述测试电路板、 所述测试座和所述压板组件均设于所述固定组件。 0009 根据本发明实施例的芯片测试系统， 在进行芯片测试时， 压板组件可以将待测芯 片牢固地固定至测试座上， 待测芯片可以通过连接柱与测试电路板连接， 从而对待测芯片 进行测试。 由此， 实现了对焊装前的芯片的测试， 剔除了焊接前芯片的质量缺陷， 使得。

8、芯片 调试过程更加稳定可靠。 而且， 采用测试系统进行芯片测试时， 即插即用， 测试过程简单快 捷。 0010 根据本发明的一些实施例， 所述连接柱包括： 0011 钢柱， 所述钢柱的一端与所述测试电路板连接； 0012 弹簧压针， 所述弹簧压针与所述钢柱的另一端连接， 所述弹簧压针沿所述钢柱的 长度方向可伸缩。 0013 在本发明的一些实施例中， 所述弹簧压针的远离所述钢柱的一端设有凹槽， 在对 所述待测芯片进行测试时， 所述芯片锡球通过所述凹槽与所述弹簧压针连接。 0014 根据本发明的一些实施例， 所述钢柱和所述弹簧压针均设有保护层。 0015 在本发明的一些实施例中， 所述压板组件包括。

9、： 0016 螺旋件； 0017 压板， 所述压板与所述螺旋件连接， 所述螺旋件转动时， 带动所述压板沿所述螺旋 件的轴向方向移动。 0018 根据本发明的一些实施例， 所述测试座包括： 0019 基板， 所述基板设有多根所述连接柱； 说明书 1/5 页 3 CN 110749816 A 3 0020 基座， 所述基座设有多个穿孔， 多根所述连接柱均穿过对应的所述穿孔与所述待 测芯片连接。 0021 在本发明的一些实施例中， 所述基座设有导向柱， 所述压板组件设有与所述导向 柱相适配的导向孔。 0022 根据本发明的一些实施例， 所述固定组件设有放置腔和测试腔， 所述测试腔与所 述放置腔连通，。

10、 所述测试电路板位于所述放置腔内， 所述测试座位于所述测试腔内。 0023 在本发明的一些实施例中， 所述放置腔的底壁设有支撑柱， 所述测试电路板与所 述支撑柱连接。 0024 根据本发明的一些实施例， 所述支撑柱可升降。 附图说明 0025 图1为根据本发明实施例的芯片测试系统的局部结构示意图； 0026 图2为根据本发明实施例的压板组件的结构示意图； 0027 图3为根据本发明实施例的压板组件的剖视图； 0028 图4为根据本发明实施例的芯片测试系统的局部结构示意图； 0029 图5为根据本发明实施例的基座的结构示意图； 0030 图6为根据本发明实施例的基板的结构示意图； 0031 图7。

11、为根据本发明实施例的固定组件的结构示意图； 0032 图8为根据本发明实施例的固定组件的俯视图； 0033 图9为根据本发明实施例的固定组件的侧视图； 0034 图10为根据本发明实施例的芯片测试系统的测试流程图。 0035 附图标记： 0036 固定组件 10， 放置腔 11a， 测试腔 12a， 支撑柱 130， 0037 测试座 20， 基座 210， 导向柱 211， 穿孔 212， 基板 220， 连接柱 221， 钢柱 2211， 弹簧压针 2212， 凹槽 22a， 0038 压板组件 30， 螺旋件 310， 压板 320， 导向孔 321， 0039 测试电路板 40， 00。

12、40 待测芯片 50， 锡球 510。 具体实施方式 0041 为更进一步阐述本发明为达成预定目的所采取的技术手段及功效， 以下结合附图 及较佳实施例， 对本发明进行详细说明如后。 0042 结合图1、 图4和图7所示， 根据本发明实施例的芯片测试系统， 包括： 测试电路板 40、 测试座20、 压板组件30和固定组件10。 0043 具体而言， 测试电路板40具有测试程序。 需要说明的是， 测试电路板40可以通过串 口与电脑连接， 以下载待测芯片50的测试程序。 0044 如图1和图4所示， 测试座20设有用于连接待测芯片50的多个连接柱221， 多个连接 柱221均与测试电路板40连接。 。

13、在进行芯片的测试时， 待测芯片50可以通过多个连接柱221 与测试电路板40连接， 以进行待测芯片50的测试。 说明书 2/5 页 4 CN 110749816 A 4 0045 如图1-图3所示， 压板组件30可以用于将待测芯片50固定至测试座20， 以保证芯片 测试过程中固定的牢固性和可靠性。 0046 其中， 固定组件10， 测试电路板40、 测试座20和压板组件30均设于固定组件10。 0047 根据本发明实施例的芯片测试系统， 在进行芯片测试时， 压板组件30可以将待测 芯片50牢固地固定至测试座20上， 待测芯片50可以通过连接柱221与测试电路板40连接， 从 而对待测芯片50进。

14、行测试。 由此， 实现了对焊装前的芯片的测试， 剔除了焊接前芯片的质量 缺陷， 使得芯片调试过程更加稳定可靠。 而且， 采用测试系统进行芯片测试时， 即插即用， 测 试过程简单快捷。 0048 根据本发明的一些实施例， 如图4所示， 连接柱221可以包括： 钢柱2211和弹簧压针 2212。 0049 其中， 钢柱2211的一端与测试电路板40连接， 弹簧压针2212与钢柱2211的另一端 连接， 弹簧压针2212沿钢柱2211的长度方向可伸缩。 在进行待测芯片50的性能测试时， 待测 芯片50通过弹簧压针2212与测试电路板40连接， 压板组件30可以朝向测试电路板40的方向 压缩弹簧压针2。

15、212， 以提高待测芯片50与测试电路板40之间连接的可靠性和稳定性。 0050 在本发明的一些实施例中， 如图4所示， 弹簧压针2212的远离钢柱2211的一端设有 凹槽22a， 在对待测芯片50进行测试时， 芯片锡球510通过凹槽22a与弹簧压针2212连接。 由 此， 可以增大锡球510与弹簧压针2212的接触面积， 降低锡球510的局部应力， 有效避免了锡 球510在测试时被损坏的问题。 0051 根据本发明的一些实施例， 钢柱2211和弹簧压针2212可以均设有保护层。 例如， 可 以在钢柱2211的表面设置防氧化涂层， 对弹簧压针2212的外表面进行镀金处理， 由此， 可以 有效表。

16、面钢柱2211和弹簧压阵被氧化腐蚀， 有效提高了钢柱2211和弹簧压针2212的使用寿 命。 0052 在本发明的一些实施例中， 如图1-图3所示， 压板组件30可以包括： 螺旋件310和压 板320， 其中， 压板320与螺旋件310连接， 螺旋件310转动时， 带动压板320沿螺旋件310的轴 向方向移动。 在对待测芯片50进行测试时， 将待测芯片50放置于测试座20上， 并将待测芯片 50的锡球510与弹簧压针2212接触连接。 转动螺旋件310， 通过压板320将待测芯片50向测试 座20的方向推动压紧， 以使待测芯片50和测试电路板40牢固可靠连接。 0053 根据本发明的一些实施例。

17、， 如图1、 图4-图6所示， 测试座20可以包括： 基板220和基 座210。 基板220设有多根连接柱221， 基座210设有多个穿孔212， 多根连接柱221均穿过对应 的穿孔212与待测芯片50连接。 通过设置基板220和基座210， 便于多根连接柱221的固定。 0054 在本发明的一些实施例中， 结合图2和图5所示， 基座210可以设有导向柱211， 相应 地， 压板组件30设有与导向柱211相适配的导向孔321。 如图5所示， 基座210沿周向方向间隔 设有四根导向柱211。 相应地， 如图2所示， 压板320设有四个导向孔321。 在待测芯片50压紧 的过程中， 导向柱211深。

18、入对应的导向孔321内， 以使压板320按照预设轨迹移动压紧待测芯 片50， 有效避免了待测芯片50被压偏， 提高了待测芯片50受力的均匀性和一致性。 0055 根据本发明的一些实施例， 如图7-图9所示， 固定组件10可以设有放置腔11a和测 试腔12a， 测试腔12a与放置腔11a连通， 测试电路板40位于放置腔11a内， 测试座20位于测试 腔12a内。 固定组件10可以对测试电路板40和测试座20起到支撑固定的作用， 以提高测试系 统的稳定性和平衡性。 说明书 3/5 页 5 CN 110749816 A 5 0056 在本发明的一些实施例中， 如图7和图8所示， 放置腔11a的底壁设。

19、有支撑柱130， 测 试电路板40与支撑柱130连接。 由此， 可以通过支撑柱130固定支撑测试电路板40。 进一步 地， 支撑柱130可升降。 由此， 可以通过支撑柱130调整测试电路板40的高度。 0057 下面参照图1-图10以具体的实施例详细描述根据本发明实施例的芯片测试系统。 0058 本发明提出的芯片测试系统可以应用于型号为 “EP3SE50F484I4N” 的FPGA芯片焊 装前的测试。 型号为 “EP3SE50F484I4N” 的FPGA芯片是一款主要针对于逻辑、 存储器和乘法 器比率达到平衡的主流应用。 拥有可编程电源技术， 最大程度降低功耗的同时可兼顾提高 器件性能。 每个。

20、器件拥有多达16个全局时钟、 88个区域时钟、 116个外设时钟、 12个锁相环， 支持PLL重新配置、 时钟切换、 可编程带宽、 时钟综合和动态相移等特点， 所以广泛使用于图 像处理， 多数据交互等复杂电路的设计应用。 0059 该测试系统主要由四部分构成， BGA测试座20， 测试电路板40， 软件测试程序以及 机械加固件(即固定组件10)。 该可实现对于型号为 “EP3SE50F484I4N” 的FPGA芯片在非焊接 状态下进行通电测试。 0060 “EP3SE50F484I4N” FPGA测试系统使用的定制型BGA测试座20是实现FPGA芯片和测 试电路板40进行即插即用连接的关键。 。

21、该测试座20使用484根阻抗极低的钢柱2211与测试 电路板40进行焊接， 钢柱2211外部图层防止其氧化， 钢柱2211上端与弹簧压针2212连接， 最 终由弹簧压针2212与芯片的锡球510接触， 再由螺旋件310带动压板320均匀压紧芯片， 实现 FPGA芯片和测试电路板40的有效连接。 弹簧压针2212外部镀金处理， 与芯片接触端挖有凹 槽22a， 保证在芯片检测过程中弹簧针不会损伤芯片锡球510。 0061 外围测试电路采用给芯片加载测试程序的方式对FPGA进行初始化测试， 测试结束 后将测试程序固化。 测试过程稳定可靠， 不会出现由于工装异常而导致损坏芯片的情况。 调 试工艺路径清。

22、晰， 操作一致性稳定， 大大增加了装调效率。 0062 该测试系统由12V稳压电源供电， 通过数据串口与电脑连接， 如图10所示。 将FPGA 芯片放入BGA封装测试座20中， 用压板320压紧芯片。 给测试系统通电后利用电路板上的 FPGA程序下载接口给芯片下载测试程序， 程序测试运行结束后将测试程序固化至FPGA当 中， 操作完成后将FPGA芯片从测试座20中取出放回原厂托盘为焊接使用。 0063 如图1-图5所示， 压板320采用螺旋压紧结构， 四个导向柱211限位支撑， 保证在压 片压紧芯片的过程中芯片每个焊点受力均匀， 不会应力过大。 弹簧压针2212采用镀金设计， 防止氧化的同时，。

23、 弹簧压针2212与芯片焊球接触端的曲面设计保证了测试座20在压紧芯片 的过程中芯片焊球不会受到损伤。 0064 采用上述技术方案， 本发明至少具有下列优点： 0065 1.本发明对 “EP3SE50F484I4N” FPGA芯片进行焊接前的通电测试， 剔除了焊接前该 芯片的质量缺陷， 使得芯片调试过程更加稳定可靠。 0066 2.本发明固定芯片的测试座20使用的压板320采用螺旋压紧结构， 四个导向柱211 限位支撑， 保证在压板320压紧芯片的过程中芯片每个焊点受力均匀， 不会出现应力过大的 情况。 弹簧压针2212采用镀金设计， 防止氧化的同时与芯片焊球接触端的曲面设计保证了 测试座20。

24、在压紧芯片的过程中芯片焊球不会受到损伤。 拆装方便快捷。 0067 3.本发明采用测试电路与PC终端连接， 通过下载测试程序与串口助手配合对该芯 片各功能区域进行电器连接和通电测试， 功能模块出现异常自动提示， 即插即用， 测试过程 说明书 4/5 页 6 CN 110749816 A 6 简单快捷。 0068 4.通过对芯片各功能模块进行电器连接和性能测试， 确认在芯片焊接以前功能正 常， 提前剔除由于静电防护措施不当、 运输不当、 或者出厂时就存在自身缺陷个体， 且测试 完成后对于芯片锡球510不会造成任何损伤， 不会影响后续焊接质量。 0069 通过具体实施方式的说明， 应当可对本发明为。

25、达成预定目的所采取的技术手段及 功效得以更加深入且具体的了解， 然而所附图示仅是提供参考与说明之用， 并非用来对本 发明加以限制。 说明书 5/5 页 7 CN 110749816 A 7 图1 说明书附图 1/8 页 8 CN 110749816 A 8 图2 说明书附图 2/8 页 9 CN 110749816 A 9 图3 说明书附图 3/8 页 10 CN 110749816 A 10 图4 说明书附图 4/8 页 11 CN 110749816 A 11 图5 图6 说明书附图 5/8 页 12 CN 110749816 A 12 图7 说明书附图 6/8 页 13 CN 110749816 A 13 图8 图9 说明书附图 7/8 页 14 CN 110749816 A 14 图10 说明书附图 8/8 页 15 CN 110749816 A 15 。