多路服务器CPU隔离方法及系统.pdf

《多路服务器CPU隔离方法及系统.pdf》由会员分享，可在线阅读，更多相关《多路服务器CPU隔离方法及系统.pdf（11页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910895559.8 (22)申请日 2019.09.21 (71)申请人 苏州浪潮智能科技有限公司 地址 215100 江苏省苏州市吴中区吴中经 济开发区郭巷街道官浦路1号9幢 (72)发明人 王培培孔祥涛 (74)专利代理机构 济南舜源专利事务所有限公 司 37205 代理人 刘雪萍 (51)Int.Cl. G06F 9/4401(2018.01) G06F 9/48(2006.01) G06F 9/50(2006.01) (54)发明名称 一种多路服务器CPU隔离方。

2、法及系统 (57)摘要 本发明提供一种多路服务器CPU隔离方法及 系统包括如下步骤： 操作系统上层应用发送中断 信号触发CPU隔离请求； BIOS接收到中断信号后 检查CPU的状态信息根据检查结果确认待隔离 CPU； BIOS通过南桥芯片的SMLink接口发送待隔 离CPU的隔离请求命令给CPLD； CPLD接收到命令 后进行隔离处理； BIOS对隔离后的CPU进行检测 处理； 发送中断请求到操作系统CPU隔离完成。 当 操作系统发出隔离某个从CPU的请求后， BIOS处 理数据， 然后通知CPLD拉低相应CPU的复位信号 Reset和电源信号PWRGD， 使CPU隔离。 BIOS检测 CPU。

3、的隔离情况， 最后发送请求告诉操作系统， CPU隔离成功。 权利要求书2页 说明书5页 附图3页 CN 110764829 A 2020.02.07 CN 110764829 A 1.一种多路服务器CPU隔离方法， 其特征在于包括如下步骤： 操作系统上层应用发送中断信号触发CPU隔离请求； BIOS接收到中断信号后检查CPU的状态信息根据检查结果确认待隔离CPU； BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD； CPLD接收到命令后进行隔离处理； BIOS对隔离后的CPU进行检测处理； 发送中断请求到操作系统CPU隔离完成。 2.根据权利要求1所述的一种多路服。

4、务器CPU隔离方法， 其特征在于所述的操作系统上 层应用发送中断信号触发CPU隔离请求的步骤之前包括： 接通电源执行服务器开机过程； BIOS执行代码引导进入操作系统。 3.根据权利要求2所述的一种多路服务器CPU隔离方法， 其特征在于所述的接通电源执 行服务器开机过程的步骤包括： 接通电源执行上电时序各电源模块输出电源信号； CPLD检查CPU的在位信息确认是否有要隔离的CPU， 若有， 保持CPU电源信号、 CPU复位信 号以及CPU对应的PCIe设备复位信号一直为低电平； 执行步骤： BIOS执行代码引导进入操作系统。 4.根据权利要求3所述的一种多路服务器CPU隔离方法， 其特征在于，。

5、 若没有需要隔离 的CPU， 释放CPU电源信号、 CPU复位信号以及CPU对应的PCIe设备复位信号， 上电完成， 执行 步骤： BIOS执行代码引导进入操作系统。 5.根据权利要求1所述的一种多路服务器CPU隔离方法， 其特征在于所述的BIOS通过南 桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD的步骤中， 还包括： BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给接口扩展芯片， 通 过接口扩展芯片扩展后的接口发送给CPLD。 6.根据权利要求1所述的一种多路服务器CPU隔离方法， 其特征在于所述的CPLD接收到 命令后进行隔离处理的步骤包括： CP。

6、LD接收到隔离命令后检测待隔离CPU在位并且处于正常运行状态； 将待隔离CPU的复位信号以及待隔离CPU对应的PCIe设备复位信号拉低使待隔离CPU复 位有效； 延时设定时间阈值后将待隔离CPU电源信号拉低。 7.根据权利要求1所述的一种多路服务器CPU隔离方法， 其特征在于所述的BIOS对隔离 后的CPU进行检测处理的步骤包括： BIOS检测经过CPLD隔离处理后的CPU的在位状态判断是否隔离成功， 若隔离成功， 重新 配置UPI、 DIMM信息和PCIe资源。 8.一种多路服务器CPU隔离系统， 其特征在于包括BIOS、 操作系统、 可编程处理器、 南桥 芯片、 CPU； 可编程处理器、 。

7、CPU分别与供电模块连接； 可编程处理器与CPU连接， 用于控制CPU的复位或上下电； 南桥芯片连接有接口扩展芯片连接， 用于扩展端口， 将扩展的端口连接到可编程处理 权利要求书 1/2 页 2 CN 110764829 A 2 器； CPU与接口扩展芯片连接； 所述的BIOS通过南桥芯片输出控制信号到可编程输出器； 操作系统， 用于发送中断信号给BIOS触发CPU的隔离请求。 9.根据权利要求8所述的一种多路服务器CPU隔离系统， 其特征在于所述的CPU包括主 CPU和若干从CPU； 主CPU和若干从CPU分别与可编程处理器连接； 若干从CPU与接口扩展芯片连接； 操作系统， 用于发送中断信。

8、号给BIOS触发某个从CPU的隔离请求。 10.根据权利要求9所述的一种多路服务器CPU隔离系统， 其特征在于所述的可编程处 理器为CPLD； BIOS通过南桥芯片的SMLlink接口发送控制信号到CPLD。 权利要求书 2/2 页 3 CN 110764829 A 3 一种多路服务器CPU隔离方法及系统 技术领域 0001 本发明涉及服务器设计技术领域， 具体涉及一种多路服务器CPU隔离方法及系统。 背景技术 0002 随着信息技术的发展， 人们生活中很多信息交互都离不开网络， 网络中存储数据 和处理数据的基础是服务器， 而服务器的运算核心是CPU。 目前， 各种应用程序和应用场景 对数据运。

9、算量和运算速率的要求越来越高， 在关键计算领域， 要求单机运行能力强， 保密性 强等， 很多业务处理需要多路CPU服务器完成。 0003 CPU是服务器运行的核心， 在多路CPU服务器中， 如果有一个CPU发生故障， 例如出 现UPI报错、 CATERR、 或者PCIe高速链路中出现RXERR， 就会影响数据传输和计算的准确性， 可能造成数据传输或计算错误， 影响上层程序的正常运行。 如果多路服务器， 例如4路服务 器中， 只有一个CPU故障， 其他CPU可以正常运行， 服务器拿掉这颗CPU后， 还可以正常运行应 用程序， 而此时服务不能中断， 无法关机更换CPU， 这时就需要把故障CPU隔离。

10、。 0004 CPU是大功耗芯片， 一般需要200W或者更高， 如果运行过程对CPU要求没有那么高， 减少一个CPU， 依然能保证程序正常运行， 为了节省机器功耗， 也可以屏蔽CPU， 使CPU进入隔 离状态， 达到节能的目的。 如何在断电情况对服务器CPU进行隔离是需要解决的问题。 发明内容 0005 针对多路CPU的服务器进行故障CPU或空闲CPU进行状态隔离的问题， 本发明提供 一种多路服务器CPU隔离系统及方法。 0006 本发明的技术方案是： 0007 一方面， 本发明技术方案提供一种多路服务器CPU隔离方法， 包括如下步骤： 0008 操作系统上层应用发送中断信号触发CPU隔离请求。

11、； 0009 BIOS接收到中断信号后检查CPU的状态信息根据检查结果确认待隔离CPU； 0010 BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD； 0011 CPLD接收到命令后进行隔离处理； 0012 BIOS对隔离后的CPU进行检测处理； 0013 发送中断请求到操作系统CPU隔离完成。 0014 进一步的， 所述的操作系统上层应用发送中断信号触发CPU隔离请求的步骤之前 包括： 0015 接通电源执行服务器开机过程； 0016 BIOS执行代码引导进入操作系统。 0017 进一步的， 所述的接通电源执行服务器开机过程的步骤包括： 0018 接通电源执行上。

12、电时序各电源模块输出电源信号； 0019 CPLD检查CPU的在位信息确认是否有要隔离的CPU， 若有， 保持CPU电源信号、 CPU复 位信号以及CPU对应的PCIe设备复位信号一直为低电平； 说明书 1/5 页 4 CN 110764829 A 4 0020 执行步骤： BIOS执行代码引导进入操作系统。 0021 进一步的， 若没有需要隔离的CPU， 释放CPU电源信号、 CPU复位信号以及CPU对应的 PCIe设备复位信号， 上电完成， 执行步骤： BIOS执行代码引导进入操作系统。 0022 进一步的， 所述的BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命 令给C。

13、PLD的步骤中， 还包括： 0023 BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给接口扩展芯 片， 通过接口扩展芯片扩展后的接口发送给CPLD。 0024 进一步的， 所述的CPLD接收到命令后进行隔离处理的步骤包括： 0025 CPLD接收到隔离命令后检测待隔离CPU在位并且处于正常运行状态； 0026 将待隔离CPU的复位信号以及待隔离CPU对应的PCIe设备复位信号拉低使待隔离 CPU复位有效； 0027 延时设定时间阈值后将待隔离CPU电源信号拉低。 0028 进一步的， 所述的BIOS对隔离后的CPU进行检测处理的步骤包括： 0029 BIOS检测经过CPL。

14、D隔离处理后的CPU的在位状态判断是否隔离成功， 若隔离成功， 重新配置UPI、 DIMM信息和PCIe资源。 0030 另一方面， 本发明技术方案还提供一种多路服务器CPU隔离系统， 包括BIOS、 操作 系统、 可编程处理器、 南桥芯片、 CPU； 0031 可编程处理器、 CPU分别与供电模块连接； 0032 可编程处理器与CPU连接， 用于控制CPU的复位或上下电； 0033 南桥芯片连接有接口扩展芯片连接， 用于扩展端口， 将扩展的端口连接到可编程 处理器； CPU与接口扩展芯片连接； 0034 所述的BIOS通过南桥芯片输出控制信号到可编程输出器； 0035 操作系统， 用于发送中。

15、断信号给BIOS触发CPU的隔离请求。 0036 进一步的， 所述的CPU包括主CPU和若干从CPU； 0037 主CPU和若干从CPU分别与可编程处理器连接； 0038 若干从CPU与接口扩展芯片连接； 0039 操作系统， 用于发送中断信号给BIOS触发某个从CPU的隔离请求。 0040 进一步的， 所述的可编程处理器为CPLD； BIOS通过南桥芯片的SMLlink接口发送控 制信号到CPLD。 0041 BIOS接收操作系统的中断请求， 隔离某个从CPU， 然后通过南桥芯片的SMLink接口 发送控制命令， 南桥芯片连接接口扩展芯片， 通过接口扩展芯片扩展GPIO端口连接到CPLD， 。

16、BIOS和CPLD程序中定义每个com m and代表的意义。 当操作系统发出隔离某个从CPU的请求 后， BIOS处理数据， 然后通知CPLD拉低相应CPU的复位信号Reset和电源信号PW RGD， 使CPU 隔离。 BIOS检测CPU的隔离情况， 重新配置CPU的UPI链路等信息， 最后发送请求告诉操作系 统， CPU隔离成功。 0042 从以上技术方案可以看出， 本发明具有以下优点： 在系统运行过程中， 控制故障 CPU或没有在用的CPU进入隔离状态， 保证服务器系统正常运行， 节省功耗。 0043 此外， 本发明设计原理可靠， 结构简单， 具有非常广泛的应用前景。 0044 由此可见。

17、， 本发明与现有技术相比， 具有突出的实质性特点和显著地进步， 其实施 说明书 2/5 页 5 CN 110764829 A 5 的有益效果也是显而易见的。 附图说明 0045 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 对于本领域普通技术人员而 言， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。 0046 图1是本发明实施例提供的一种多路服务器CPU隔离方法的示意性流程图。 0047 图2是本发明实施例提供的接通电源执行服务器开机过程示意性流程图。 0048 图3是本发明实施例提供的C。

18、PLD接收到命令后进行隔离处理示意性流程图。 0049 图4为本发明实施例提供的一种多路服务器CPU隔离系统连接示意图。 具体实施方式 0050 为了使本技术领域的人员更好地理解本发明中的技术方案， 下面将结合本发明实 施例中的附图， 对本发明实施例中的技术方案进行清楚、 完整地描述， 显然， 所描述的实施 例仅仅是本发明一部分实施例， 而不是全部的实施例。 基于本发明中的实施例， 本领域普通 技术人员在没有做出创造性劳动前提下所获得的所有其他实施例， 都应当属于本发明保护 的范围。 0051 实施例一 0052 如图1、 2所示， 本发明技术方案提供一种多路服务器CPU隔离方法， 包括如下步。

19、骤： 0053 步骤1： 接通电源执行服务器开机过程； 0054 需要说明的是， 接通电源执行服务器开机过程的还包括： 0055 步骤11： 接通电源执行上电时序各电源模块输出电源信号； 0056 步骤12： CPLD检查CPU的在位信息确认是否有要隔离的CPU， 若是， 执行步骤13， 否 则执行步骤14； 0057 步骤13： 保持CPU电源信号、 CPU复位信号以及CPU对应的PCIe设备复位信号一直为 低电平； 执行步骤2； 0058 步骤14： 释放CPU电源信号、 CPU复位信号以及CPU对应的PCIe设备复位信号， 上电 完成， 执行步骤2； 0059 按下开机键， 执行上电时序。

20、， CPLD检查CPU的在位信息， 确认是否有CPU需要隔离， 如果有CPU需要隔离， 保持CPU的电源信号PW RGD、 CPU的复位信号reset、 CPU对应PCIe设备 的复位信号PE RST一直为低； 如果没有CPU需要隔离， CPLD拉高CPU的电源信号PW RGD， 释放 CPU的复位信号reset和CPU对应PCIe设备的复位信号PE RST。 0060 步骤2： BIOS执行代码引导进入操作系统； 0061 步骤3： 操作系统上层应用发送中断信号触发CPU隔离请求； 0062 步骤4： BIOS接收到中断信号后检查CPU的状态信息根据检查结果确认待隔离CPU； 0063 步骤。

21、5： BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD； 0064 本步骤中， BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给接 口扩展芯片， 通过接口扩展芯片扩展后的接口发送给CPLD； 0065 步骤6： CPLD接收到命令后进行隔离处理； 说明书 3/5 页 6 CN 110764829 A 6 0066 如图3所示， 需要说明的是， CPLD进行隔离处理的步骤包括： 0067 步骤61： CPLD接收到隔离命令后检测待隔离CPU在位并且处于正常运行状态； 0068 步骤62： 将待隔离CPU的复位信号以及待隔离CPU对应的PCIe设。

22、备复位信号拉低使 待隔离CPU复位有效； 0069 步骤63： 延时设定时间阈值后将待隔离CPU电源信号拉低。 0070 步骤7： BIOS对隔离后的CPU进行检测处理； BIOS检测经过CPLD隔离处理后的CPU的 在位状态判断是否隔离成功， 若隔离成功， 重新配置UPI、 DIMM信息和PCIe资源； 0071 步骤8： 发送中断请求到操作系统CPU隔离完成。 0072 服务器上电完成， BIOS执行代码， 引导进入操作系统。 BIOS可以通过南桥芯片的 SMLink接口给CPLD发送控制命令com m and， com m and定义如表1： 0073 表1 0074 GPIO Com 。

23、m and功能详细定义 0000CPU 1off lineCPLD执行CPU1隔离(offline)动作 0001CPU 1on line预留指令， CPLD执行CPU1online动作 0010CPU 2of flineCPLD执行CPU2隔离(offline)动作 0011CPU 2on line预留指令， CPLD执行CPU2online动作 0100CPU 3off lineCPLD执行CPU3隔离(offline)动作 0101CPU 3on line预留指令， CPLD执行CPU3online动作 0110CPU 1resetresetCPU1 0111CPU 2resetrese。

24、tCPU2 1000CPU 3resetresetCPU3 1001Reserved 1111CPLD idle State当一个操作执行完后， BIOS发出， 让CPLD进入空闲状态 0075 如图4所示， 当系统运行过程中CPU3发生故障， 数据处理有误， 或者CPU3处理待机 状态， 没有程序运行， 系统想让CPU3进入隔离状态。 操作系统中的上层应用发送中断信号 (SMI)给BIOS， 触发CPU3的隔离请求。 BIOS收到SMI后进行处理， 检查CPU3的在位信息， CPU3 的PCIe和DDR是否空闲， 是否需要移动数据等。 确认已经处理完后， 通过南桥芯片的SMLink 接口发送。

25、CPU3的隔离请求com m and(0100)给接口扩展芯片PCA9555， PCA9555扩展IO后发 给CPLD。 0076 CPLD接收到CPU3的隔离com m and， 确认CPU3在位并且处于正常运行online状态。 CPLD拉低CPU3复位信号RESET和CPU3的对应PCIe设备的复位信号PERST， 使CPU3的复位有 效； 然后延时设定时间阈值， 本实施例中为1ms， CPU拉低CPU3的电源PW RGD信号。 还可以关 闭CPU3对应的电源。 0077 BIOS检测CPU3的在位状态， 确认是否隔离成功， 重新配置UPI、 DIMM信息和PCIe资 源。 BIOS发送。

26、中断请求， 告诉操作系统， CPU隔离完成， 系统继续运行应用程序。 0078 实施例二 0079 本发明技术方案还提供一种多路服务器CPU隔离系统， 包括BIOS、 操作系统、 可编 程处理器、 南桥芯片、 CPU； 0080 可编程处理器、 CPU分别与供电模块连接； 0081 可编程处理器与CPU连接， 用于控制CPU的复位或上下电； 说明书 4/5 页 7 CN 110764829 A 7 0082 南桥芯片连接有接口扩展芯片连接， 用于扩展端口， 将扩展的端口连接到可编程 处理器； CPU与接口扩展芯片连接； 0083 所述的BIOS通过南桥芯片输出控制信号到可编程输出器； 0084。

27、 操作系统， 用于发送中断信号给BIOS触发CPU的隔离请求。 0085 所述的CPU包括主CPU和若干从CPU； 0086 主CPU和若干从CPU分别与可编程处理器连接； 0087 若干从CPU与接口扩展芯片连接； 本实施例为4CPU服务器， 从CPU的数量为3个； 0088 操作系统， 用于发送中断信号给BIOS触发某个从CPU的隔离请求。 0089 所述的可编程处理器为CPLD； BIOS通过南桥芯片的SMLlink接口发送控制信号到 CPLD。 0090 每个CPU的复位reset和电源PW RGD信号由CPLD独立控制， CPU电源模块的每个 Power的Enable和PW RGD由。

28、CPLD单独控制， 南桥芯片接一组SMLink信号到接口扩展芯片 PCA9555， 扩展4个GPIO关口接入CPLD。 BIOS定义com m and， 通过这四个GPIO通知CPLD执行 不同的隔离CPU操作， CPU的在位信号接入CPLD， 同时接入南桥芯片扩展的PCA9555， 使CPLD 和BIOS能检测CPU的在位信息。 0091 在多路服务器中， 主CPU， 本实施例中主CPU为CPU0一直保证可以正常运行， 当遇到 某个从CPU故障， 或者想隔离某一个从CPU， 由操作系统中的应用程序发送CPU隔离的中断请 求给BIOS， BIOS内部处理， 检测CPU的在位信息， 处理某个运行。

29、内存的存储空间， CPU的UPI连 接链路等信息。 然后BIOS控制南桥芯片的SMLink接口发出相应的com m and给CPLD。 CPLD接 到com m and， 控制某个从CPU的复位信号reset为低， 然后过1ms， 控制这个CPU的电源信号 PW RGD为低。 BIOS检测到该从CPU是否已经隔离， 重新配置机器资源， 最后BIOS处理完成， 发 送中断请求给操作系统， 通知CPU隔离完成。 0092 尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述， 但本发明 并不限于此。 在不脱离本发明的精神和实质的前提下， 本领域普通技术人员可以对本发明 的实施例进行各种等效的修改或替换， 而这些修改或替换都应在本发明的涵盖范围内/任 何熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易想到变化或替换， 都应 涵盖在本发明的保护范围之内。 因此， 本发明的保护范围应以所述权利要求的保护范围为 准。 说明书 5/5 页 8 CN 110764829 A 8 图1 说明书附图 1/3 页 9 CN 110764829 A 9 图2 图3 说明书附图 2/3 页 10 CN 110764829 A 10 图4 说明书附图 3/3 页 11 CN 110764829 A 11 。