基于统计的SAR ADC双比较器失调失配校准方法及电路.pdf

《基于统计的SAR ADC双比较器失调失配校准方法及电路.pdf》由会员分享，可在线阅读，更多相关《基于统计的SAR ADC双比较器失调失配校准方法及电路.pdf（13页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201911001628.2 (22)申请日 2019.10.21 (71)申请人 西安电子科技大学 地址 710000 陕西省西安市雁塔区太白南 路2号 (72)发明人 朱樟明毛恒辉李登全赵磊 丁瑞雪刘马良 (74)专利代理机构 西安嘉思特知识产权代理事 务所(普通合伙) 61230 代理人 刘长春 (51)Int.Cl. H03M 1/10(2006.01) (54)发明名称 一种基于统计的SAR ADC双比较器失调失配 校准方法及电路 (57)摘要 本发明公开了一种基于统计。

2、的SARADC双比 较器失调失配校准方法， 包括： 采集若干组输出 编码； 对所述输出编码的最高位数字编码进行统 计计数得到第一统计结果； 对所述输出编码的高 三位数字编码进行统计计数得到第二统计结果； 根据所述第一统计结果对所述第一比较器进行 校准； 根据所述第二统计结果对所述第二比较器 进行校准； 重复执行上述步骤， 直到当前循环次 数达到预设循环次数。 本发明还公开了一种基于 统计的SARADC双比较器失调失配校准电路， 包 括第一计数器、 第二计数器以及校准逻辑控制电 路。 本发明提供的校准方法基于数据统计理论， 进行多次循环校准， 同时在每个循环中通过分步 法对双比较器失调失配逐一进。

3、行校准， 提高了校 准的精度。 权利要求书2页 说明书7页 附图3页 CN 110890889 A 2020.03.17 CN 110890889 A 1.一种基于统计的SAR ADC双比较器失调失配校准方法， 其特征在于， 包括： 采集若干组输出编码； 对所述输出编码的最高位数字编码进行统计计数得到第一统计结果； 对所述输出编码的高三位数字编码进行统计计数得到第二统计结果； 根据所述第一统计结果对所述第一比较器进行校准； 根据所述第二统计结果对所述第二比较器进行校准； 重复执行上述步骤， 直到当前循环次数达到预设循环次数。 2.根据权利要求1所述的校准方法， 其特征在于， 所述采集若干组输出。

4、编码包括： 采集第一比较器输出的第一温度计码作为所述输出编码的最高位数字编码， 并采集第 一比较器输出的第二温度计码和第二比较器输出的第三温度计码分别作为所述输出编码 的次高位数字编码和第三位数字编码， 得到一组输出编码； 重复采集， 得到若干组输出编码。 3.根据权利要求1所述的校准方法， 其特征在于， 对所述输出编码的最高位数字编码进 行统计计数得到第一统计结果包括： 分别统计所述最高位数字编码中的互补对称编码B11和B10出现的次数， 得到第一 统计结果NB11和NB10。 4.根据权利要求1所述的校准方法， 其特征在于， 根据所述第一统计结果对所述第一比 较器进行校准包括： 根据所述第。

5、一统计结果计算第一差值； 将所述第一差值与预设第一误差容限进行比较， 并根据比较结果对第一比较器进行校 准。 5.根据权利要求4所述的校准方法， 其特征在于， 所述第一差值的计算公式为： Q1NB11-NB10； 其中， Q1表示第一差值， NB11表示最高位数字编码B11出现的次数， NB10表示最高位数 字编码B10出现的次数。 6.根据权利要求5所述的校准方法， 其特征在于， 将所述第一差值与预设第一误差容限 进行比较， 并根据比较结果对第一比较器进行校准包括： 若判断所述第一差值与所述预设第一误差容限满足-Nc1Q1+Nc1时， 则不进行校准； 其中， Nc10； 否则， 产生第一校准。

6、补偿电压Vstep1以对第一比较器进行校准； 其中， 若判断Q1-Nc1， 则 产生+Vstep1以对第一比较器进行校准， 若判断Q1+Nc1， 则产生-Vstep1以对第一比较器进行 校准。 7.根据权利要求1所述的校准方法， 其特征在于， 对所述输出编码的高三位数字编码进 行统计计数得到第二统计结果包括： 分别统计所述高三位数字编码中的互补对称编码B1B2B3111和B1B2B3000出现的次 数， 得到第二统计结果NB1B2B3111和NB1B2B3000。 8.根据权利要求1所述的校准方法， 其特征在于， 所述根据所述第二统计结果对第二比 较器进行校准包括： 根据所述第二统计结果计算第。

7、二差值； 所述第二差值的计算公式为： 权利要求书 1/2 页 2 CN 110890889 A 2 Q2NB1B2B3111-NB1B2B3000； 其中， Q2表示第二差值， NB1B2B3111表示高三位数字编码B1B2B3111出现的次数， NB1B2B3000表示高三位数字编码B1B2B3000出现的次数； 将所述第二差值与预设第二误差容限进行比较， 并根据比较结果对第二比较器进行校 准。 9.根据权利要求8所述的校准方法， 其特征在于， 将所述第二差值与预设第二误差容限 进行比较， 并根据比较结果对第二比较器进行校准包括： 若判断所述第二差值与所述预设第二误差容限满足-Nc2Q2+N。

8、c2时， 则不进行校准； 其中， Nc20； 否则， 产生第二校准补偿电压Vstep2以对第二比较器进行校准； 其中， 若判断Q2-Nc2， 则 产生+Vstep2以对第二比较器进行校准， 若判断Q2+Nc2， 则产生-Vstep2以对第二比较器进行 校准。 10.一种基于统计的SAR ADC双比较器失调失配校准电路， 其特征在于， 包括： 数据采集单元， 用于采集若干组输出编码； 第一计数器， 连接所述数据采集单元， 用于对所述输出编码的最高位数字编码进行统 计计数得到第一统计结果； 第二计数器， 连接所述数据采集单元， 用于对所述输出编码的高三位数字编码进行统 计计数得到第二统计结果； 校。

9、准逻辑控制单元， 连接所述第一计数器和所述第二计数器， 用于根据所述第一统计 结果对所述第一比较器进行校准以及根据所述第二统计结果对所述第二比较器进行校准。 权利要求书 2/2 页 3 CN 110890889 A 3 一种基于统计的SAR ADC双比较器失调失配校准方法及电路 技术领域 0001 本发明属于集成电路技术领域， 具体涉及一种基于统计的SAR ADC双比较器失调 失配校准方法及电路。 背景技术 0002 近年来， 随着现代通信技术的飞速发展， 一些可穿戴设备和精密仪器也得到更快 的发展， 使得各类系统对ADC(模数转换器)的要求也越来越高。 SAR ADC(逐次逼近型模数转 换器。

10、)由于其低功耗、 高数字化、 可兼容先进工艺等的特性而被广泛应用。 0003 一步多位时序的SAR ADC能够在不增加电容DAC阵列总电容值的情况下， 引入冗 余， 提高模数转换器的整体量化精度、 速度。 其中， 比较器作为ADC组成的关键模块， 其性能 将直接影响ADC的性能。 0004 然而， 在一步多位时序的SAR ADC中一般存在至少两个比较器， 其因失调失配产生 的误差会直接影响模数转化器的量化精度。 发明内容 0005 为了解决现有技术中存在的上述问题， 本发明提供了一种基于统计的SAR ADC双 比较器失调失配校准方法。 本发明要解决的技术问题通过以下技术方案实现： 0006 一。

11、种基于统计的SAR ADC双比较器失调失配校准方法， 包括： 0007 采集若干组输出编码； 0008 对所述输出编码的最高位数字编码进行统计计数得到第一统计结果； 0009 对所述输出编码的高三位数字编码进行统计计数得到第二统计结果； 0010 根据所述第一统计结果对第一比较器进行校准； 0011 根据所述第二统计结果对第二比较器进行校准； 0012 重复执行上述步骤， 直到当前循环次数达到预设循环次数。 0013 在本发明的一个实施例中， 所述采集若干组输出编码包括： 0014 采集第一比较器输出的第一温度计码作为所述输出编码的最高位数字编码， 并采 集第一比较器输出的第二温度计码和第二比。

12、较器输出的第三温度计码分别作为所述输出 编码的次高位数字编码和第三位数字编码， 得到一组输出编码； 0015 重复采集， 得到若干组输出编码。 0016 在本发明的一个实施例中， 对所述输出编码的最高位数字编码进行统计计数得到 第一统计结果包括： 0017 分别统计所述最高位数字编码中的互补对称编码B11和B10出现的次数， 得到 第一统计结果NB11和NB10。 0018 在本发明的一个实施例中， 所述根据所述第一统计结果对第一比较器进行校准包 括： 0019 根据所述第一统计结果计算第一差值； 说明书 1/7 页 4 CN 110890889 A 4 0020 将所述第一差值与预设第一误差。

13、容限进行比较， 并根据比较结果对第一比较器进 行校准。 0021 在本发明的一个实施例中， 所述第一差值的计算公式为： 0022 Q1NB11-NB10； 0023 其中， Q1表示第一差值， NB11表示最高位数字编码B11出现的次数， NB10表示最高 位数字编码B10出现的次数。 0024 在本发明的一个实施例中， 将所述第一差值与预设第一误差容限进行比较， 并根 据比较结果对第一比较器进行校准包括： 0025 若判断所述第一差值与所述预设第一误差容限满足-Nc1Q1+Nc1时， 则不进行校 准； 其中， Nc10； 0026 否则， 产生第一校准补偿电压Vstep1以对第一比较器进行校。

14、准； 其中， 若判断Q1- Nc1， 则产生+Vstep1以对第一比较器进行校准， 若判断Q1+Nc1， 则产生-Vstep1以对第一比较器 进行校准。 0027 在本发明的一个实施例中， 对所述输出编码的高三位数字编码进行统计计数得到 第二统计结果包括： 0028 分别统计所述高三位数字编码中的互补对称编码B1B2B3111和B1B2B3000出现 的次数， 得到第二统计结果NB1B2B3111和NB1B2B3000。 0029 在本发明的一个实施例中， 所述根据所述第二统计结果对第二比较器进行校准包 括： 0030 根据所述第二统计结果计算得到第二差值； 所述第二差值的计算公式为： 003。

15、1 Q2NB1B2B3111-NB1B2B3000； 0032 其中， Q2表示第二差值， NB1B2B3111表示高三位数字编码B1B2B3111出现的次数， NB1B2B3000表示高三位数字编码B1B2B3000出现的次数； 0033 将所述第二差值与预设第二误差容限进行比较， 并根据比较结果对第二比较器进 行校准。 0034 在本发明的一个实施例中， 将所述第二差值与预设第二误差容限进行比较， 并根 据比较结果对第二比较器进行校准包括： 0035 若判断所述第二差值与所述预设第二误差容限满足-Nc2Q2+Nc2时， 则不进行校 准； 其中， Nc20； 0036 否则， 产生第二校准补。

16、偿电压Vstep2以对第二比较器进行校准； 其中， 若判断Q2- Nc2， 则产生+Vstep2以对第二比较器进行校准， 若判断Q2+Nc2， 则产生-Vstep2以对第二比较器 进行校准。 0037 一种基于统计的SAR ADC双比较器失调失配校准电路， 包括： 0038 数据采集单元， 用于采集若干组输出编码； 0039 第一计数器， 连接所述数据采集单元， 用于对所述输出编码的最高位数字编码进 行统计计数得到第一统计结果； 0040 第二计数器， 连接所述数据采集单元， 用于对所述输出编码的高三位数字编码进 行统计计数得到第二统计结果； 0041 校准逻辑控制单元， 连接所述第一计数器和。

17、所述第二计数器， 用于根据所述第一 说明书 2/7 页 5 CN 110890889 A 5 统计结果对所述第一比较器进行校准以及根据所述第二统计结果对所述第二比较器进行 校准。 0042 本发明的有益效果： 0043 1、 本发明提供的一种基于统计的SAR ADC双比较器失调失配校准方法基于数据统 计理论， 进行多次循环校准， 同时在每个循环中通过分步法对双比较器失调失配逐一进行 校准， 提高了校准的精度； 0044 2、 本发明提供的一种基于统计的SAR ADC双比较器失调失配校准方法可用于输入 信号为周期信号的电路， 降低了对输入信号类型的依赖性。 0045 以下将结合附图及实施例对本发。

18、明做进一步详细说明。 附图说明 0046 图1是本发明实施例提供的一种基于统计的SAR ADC双比较器失调失配校准方法 示意图； 0047 图2是本发明实施例提供的两步校准中互补对称数字编码说明图(1.5bit/cycle 时序)； 0048 图3是本发明实施例提供的两步校准方法的流程示意图； 0049 图4是本发明实施例提供的一种基于统计的SAR ADC双比较器失调失配校准电路 的结构示意图； 0050 图5是本发明实施例提供的基于统计的SAR ADC双比较器失调失配校准电路的另 一种结构示意图； 具体实施方式 0051 下面结合具体实施例对本发明做进一步详细的描述， 但本发明的实施方式不限。

19、于 此。 0052 实施例一 0053 请参见图1， 图1是本发明实施例提供的一种基于统计的SAR ADC双比较器失调失 配校准方法流程示意图； 包括： 0054 采集若干组输出编码； 0055 对所述输出编码的最高位数字编码进行统计计数得到第一统计结果； 0056 对所述输出编码的高三位数字编码进行统计计数得到第二统计结果； 0057 根据所述第一统计结果对第一比较器进行校准； 0058 根据所述第二统计结果对第二比较器进行校准； 0059 重复执行上述步骤， 直到当前循环次数达到预设循环次数。 0060 本实施例提供的一种基于统计的SAR ADC双比较器失调失配校准方法核心思想 是： 如果。

20、比较器不存在失调失配时， 根据输入信号互补对称， 由比较器所直接产生的互补数 字编码出现次数的差值应在误差容限之内， 因此， 当比较器存在失调失配时， 可以通过多次 校准循环， 产生失调补偿电压对双比较器失调失配逐一进行校准， 这样可有效提高校准的 精度和效率。 0061 在本实施例中， 针对双比较器逐次逼近型模数转换器中比较器失调失配， 在所设 说明书 3/7 页 6 CN 110890889 A 6 定的校准循环次数Cycle内， 在每次校准循环中， 当双比较器逐次逼近型模数转换器工作一 段时间后， 采集样本数量为NUM组的输出编码B， 并进行统计计数， 然后对比较器进行校准； 其中， 校。

21、准循环次数Cycle和样本数量NUM可由用户自行设定， 校准循环次数Cycle和样本数 量NUM越大， 校准循环的收敛速度就越慢， 但校准后的精度会有所增加， 用户可根据实际应 用需求进行合理设定。 0062 本实施例主要针对双比较器逐次逼近型模数转换器中比较器失调失配， 采用基于 数据统计的方法， 进行多次校准循环， 同时在每个循环中采用两步法对双比较器失调失配 逐一进行校准， 第一步先对比较器CMP1， 即第一比较器进行校准； 第二步在第一步校准的基 础上对比较器CMP2， 即第二比较器进行校准， 以此来提高校准精度。 0063 在本实施例中， 首先采集NUM组输出编码B， 然后对输出编码。

22、B的最高位B1进行统计 计数得到第一统计结果， 并根据第一统计结果对第一比较器进行校准； 接着对输出编码B的 高三位B1B2B3进行统计计数得到第二统计结果， 并根据第二统计结果对第二比较器进行校 准， 至此完成一个校准循环； 最后判断循环次数是否达到预设的循环次数， 若判断当前循环 次数i小于预设循环次数Cycle时， 对当前循环次数i增加1， 然后采集下一个NUM组输出编 码， 进行入下一个校准周期。 0064 下面采用典型的1.5bit/cycle时序的双比较器逐次逼近型模数转换器来对本方 法进行详细说明。 0065 请参见图2， 图2是本发明实施例提供的两步校准中互补对称数字编码说明图。

23、 (1.5bit/cycle时序)。 根据输入信号互补对称， 在理想情况下， 由比较器所直接产生的互补 数字编码概率应该相等。 0066 在本实施例中， 所述采集若干组输出编码包括： 0067 采集第一比较器输出的第一温度计码作为所述输出编码的最高位数字编码， 并采 集第一比较器输出的第二温度计码和第二比较器输出的第三温度计码分别作为所述输出 编码的次高位数字编码和第三位数字编码， 得到一组输出编码； 重复采集， 得到若干组输出 编码。 0068 在本实施例中， 由于在1.5bit/cycle时序中， 第一步量化中仅由比较器CMP1产生 一位温度计码(0或1， 且互补对称)， 也即第一温度计码。

24、， 将此作为输出编码的最高位数字编 码B1， 在第二步量化时序中由第一比较器CMP1和第二比较器CMP2分别依次产生第二温度计 码和第三温度计码作为输出编码的次高位数字编码B2和第三位数字编码B3， 并且在 1.5bit/cycle时序中第二步量化时序仅会产生00、 01、 11三种温度计码。 因此， 高三位 B1B2B3111仅由第一比较器CMP1决定， 而互补对称的高三位B1B2B3000则由第一比较器 CMP1和第二比较器CMP2共同决定。 此外， 在1.5bit/cycle时序中， 其输入信号为正弦周期信 号， 在进行第二次统计计数时， 正弦周期信号的互补码111和000的数量相同。 。

25、因此， 在本实 施例中， 选择B1B2B3111和B1B2B3000作为高三位数字编码的统计标准。 重复采集多次 输出编码， 得到设定的NUM组输出编码。 0069 在本实施例中， 分两步对比较器进行校准。 请参见图3， 图3是本发明实施例提供的 两步校准方法的流程示意图。 第一步校准中针对比较器CMP1进行校准。 0070 在本实施例中， 对所述输出编码的最高位数字编码进行统计计数得到第一统计结 果包括： 说明书 4/7 页 7 CN 110890889 A 7 0071 分别统计所述最高位数字编码中的互补对称编码B11和B10出现的次数， 得到 第一统计结果NB11和NB10。 0072 。

26、在本实施例中， 根据所述第一统计结果对第一比较器进行校准包括： 0073 根据所述第一统计结果计算第一差值； 0074 在本实施例中， 由第一统计结果NB11和NB10计算第一差值的公式为： 0075 Q1NB11-NB10； 0076 其中， Q1表示第一差值， NB11表示最高位数字编码B11出现的次数， NB10表示最高 位数字编码B10出现的次数。 0077 将所述第一差值与预设第一误差容限进行比较， 并根据比较结果对第一比较器进 行校准。 0078 在本实施例中， 第一将误差容限可以表示为-Nc1+Nc1， 其中， Nc10； 其可根据实 际应用需求进行合理设定， Nc1越大， 则说。

27、明对比较器失调电压的容限越大， 校准循环的收敛 速度就越快， 但校准后的精度将会降低。 0079 在本实施例中， 将所述第一差值与预设第一误差容限进行比较， 并根据比较结果 对第一比较器进行校准包括： 0080 若判断所述第一差值与所述预设第一误差容限满足-Nc1Q1+Nc1时， 则不进行校 准； 其中， Nc10； 0081 否则， 产生第一校准补偿电压Vstep1以对第一比较器进行校准； 0082 进一步的， 若判断Q1-Nc1， 则+Vstep1以对第一比较器进行校准； 否则， 若判断Q1- Nc1， 产生-Vstep1以对第一比较器进行校准； 0083 在本实施例中， 若-Nc1Q1+。

28、Nc1， 则认为第一比较器CMP1的失调失配在可接受的 范围之内， 或者说第一比较器CMP1几乎不存在失调失配， 不需要补偿校准； 若Q1不在第一误 差容限-Nc1+Nc1范围内， 则认为第一比较器CMP1的失调失配较大， 进而产生校准补偿电压 使第一比较器CMP1失调电压逐步增加或减小， 最终趋近于0或可接受的范围内。 其中， 当Q1 -Nc1时， 第一比较器CMP1的失调电压Voffset1的补偿为： Voffset1Voffset1+Vstep1， 当Q1+Nc1 时， 第一比较器CMP1的失调电压Voffset1的补偿为： Voffset1Voffset1-Vstep1。 0084 在。

29、本实施例中， 第一校准补偿电压Vstep1的取值一般不大于1/4*VLSB， 其中， VLSB为最 低有效位； 优选的， Vstep11/4*VLSB。 0085 在本实施例中， 在第一步完成对第一比较器的校准后， 进行第二步校准。 在第二步 校准中针对第二比较器CMP2进行校准， 0086 在本实施例中， 对所述输出编码的高三位数字编码进行统计计数得到第二统计结 果包括： 0087 分别统计所述高三位数字编码中的互补对称编码B1B2B3111和B1B2B3000的次 数， 得到第二统计结果NB1B2B3111和NB1B2B3000。 0088 由于第一比较器CMP1在第一步校准中已经得到了校。

30、准， 所以， 以第一比较器CMP1 为基准， 统计高三位B1B2B3111和高三位B1B2B3000出现的次数， 得到第二统计结果。 0089 相应地， 根据所述第二统计结果对第二比较器进行校准包括： 0090 根据所述第二统计结果计算得到第二差值； 0091 在本实施例中， 由第二统计结果NB1B2B3111和NB1B2B3000计算第二差值公式为： 说明书 5/7 页 8 CN 110890889 A 8 0092 Q2NB1B2B3111-NB1B2B3000； 0093 其中， Q2表示第二差值， NB1B2B3111表示高三位数字编码B1B2B3111出现的次数， NB1B2B300。

31、0表示高三位数字编码B1B2B3000出现的次数。 0094 将所述第二差值与预设第二误差容限进行比较， 并根据比较结果对第二比较器进 行校准。 0095 在本实施例中， 第二误差容限可以表示为-Nc2+Nc2， 其中， Nc20。 同第一误差容 限一样， 第二误差容限-Nc2+Nc2也可根据实际应用需求进行合理设定， Nc2越大， 则说明对 比较器失调电压的容限越大， 校准循环的收敛速度就越快， 但校准后的精度将会降低。 0096 在本实施例中， 将所述第二差值与预设第二误差容限进行比较， 并根据比较结果 对第二比较器进行校准包括： 0097 若判断所述第二差值Q2与所述预设第二误差容限-N。

32、c2+Nc2满足-Nc2Q2+Nc2 时， 则不进行校准； 其中， Nc20； 0098 否则， 产生第二校准补偿电压Vstep2以对第二比较器进行校准； 0099 进一步的， 若判断Q2-Nc2， 则产生+Vstep2以对第二比较器进行校准； 否则， 若判断 Q2-Nc2， 产生-Vstep2以对第二比较器进行校准。 0100 在本实施例中， 若-Nc2Q2+Nc2， 则认为第二比较器CMP2的失调失配在可接受的 范围之内， 或者说第二比较器CMP2几乎不存在失调失配， 不需要补偿校准； 若Q2不在第二误 差容限-Nc2+Nc2范围内， 则认为第二比较器CMP2的失调失配较大， 进而产生校准。

33、补偿电压 使第二比较器CMP2失调电压逐步增加或减小， 最终趋近于0或可接受的范围内。 其中， 当Q2 -Nc2时， 第二比较器CMP2的失调电压Voffset2的补偿为： Voffset2Voffset2+Vstep2， 当Q2+Nc2 时， 第二比较器CMP2的失调电压Voffset2的补偿为： Voffset2Voffset2-Vstep2。 0101 在本实施例中， 第二校准补偿电压Vstep2的取值跟Vstep1一样， 一般不大于1/4*VLSB。 0102 在本实施例中， 第一校准补偿电压Vstep1和第二校准补偿电压Vstep2可以取相同的 值， 也可以取不同的值， 在本实施例中。

34、， 优选取Vstep1Vstep21/4*VLSB。 0103 本实施例提供的两步校准方法可用于输入信号为周期信号的电路， 因此， 降低了 对输入信号类型的依赖性， 扩大了使用范围。 0104 本实施例还提供了一种基于统计的SAR ADC双比较器失调失配校准电路， 请参见 图4， 图4是本发明实施例提供的基于统计的SAR ADC双比较器失调失配校准电路的结构示 意图， 包括： 0105 数据采集单元， 用于采集若干组输出编码； 0106 第一计数器， 连接所述数据采集单元， 用于对所述输出编码的最高位数字编码进 行统计计数得到第一统计结果； 0107 第二计数器， 连接所述数据采集单元， 用于。

35、对所述输出编码的高三位数字编码进 行统计计数得到第二统计结果； 0108 校准逻辑控制单元， 连接所述第一计数器和所述第二计数器， 用于根据所述第一 统计结果对所述第一比较器进行校准以及根据所述第二统计结果对所述第二比较器进行 校准。 0109 请参见图5， 图5是本发明实施例提供的基于统计的SAR ADC双比较器失调失配校 准电路的另一种结构示意图； 在本实施例中， 第一计数器为最高位计数器Count1， 第二计数 说明书 6/7 页 9 CN 110890889 A 9 器为高三位计数器Count2； 0110 数据采集单元先采集来自第一比较器和第二比较器的NUM组输出编码， 在第一步 校。

36、准过程中， 比较器CMP1也即第一比较器产生一位最高位数字编码B1， 计数器Count1分别 统计输出编码中最高位B11和B10出现的次数， 得到第一统计结果NB11和NB10， 供校准逻 辑控制电路进行做差， 得到差值Q1， 然后与误差容限-Nc1+Nc1进行比较， 再结合相应时序的 特点产生比较器CMP1失调补偿电压， 使比较器CMP1失调电压逐步增加或减小， 最终趋近于0 或可接受的范围。 0111 第二步校准在第一步的基础上， 以比较器CMP1为基准， 通过高三位计数器Count2 统计输出编码中高三位B1B2B3111和高三位B1B2B3000出现的次数， 得到第二统计结果 NB1B。

37、2B3111和NB1B2B3000， 供校准逻辑控制电路进行做差， 得到差值Q2， 然后与误差容限-Nc2+ Nc2进行比较， 再结合相应时序的特点产生比较器CMP2失调补偿电压， 使比较器CMP1失调电 压逐步或增加， 最终趋近于0或可接受的范围。 0112 以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明， 不能认定 本发明的具体实施只局限于这些说明。 对于本发明所属技术领域的普通技术人员来说， 在 不脱离本发明构思的前提下， 还可以做出若干简单推演或替换， 都应当视为属于本发明的 保护范围。 说明书 7/7 页 10 CN 110890889 A 10 图1 图2 说明书附图 1/3 页 11 CN 110890889 A 11 图3 图4 说明书附图 2/3 页 12 CN 110890889 A 12 图5 说明书附图 3/3 页 13 CN 110890889 A 13 。