具有双埋氧层的晶体管结构及其制备方法.pdf

《具有双埋氧层的晶体管结构及其制备方法.pdf》由会员分享，可在线阅读，更多相关《具有双埋氧层的晶体管结构及其制备方法.pdf（8页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201911214247.2 (22)申请日 2019.12.02 (71)申请人 中国科学院上海微系统与信息技术 研究所 地址 200050 上海市长宁区长宁路865号 (72)发明人 吕凯董业民 (74)专利代理机构 上海智信专利代理有限公司 31002 代理人 邓琪 (51)Int.Cl. H01L 29/06(2006.01) H01L 29/78(2006.01) H01L 21/336(2006.01) (54)发明名称 一种具有双埋氧层的晶体管结构及其制备 方法 (。

2、57)摘要 本发明提供一种具有双埋氧层的晶体管结 构及其制备方法， 自上而下依次包括： 顶层硅层， 有源区， 浅沟槽隔离区， 有源区包括： 位于顶层硅 层上方的栅极、 栅介质层， 位于顶层硅层横向两 端的源极和漏极； 第一埋氧层； 第二硅层； 第二埋 氧层； 衬底硅层； 还包括： 依次贯穿浅沟槽隔离 区、 第一埋氧层的通孔， 该通孔通过粒子注入或 者掺杂， 在第二硅层与通孔的界面处形成欧姆接 触区； 依次贯穿浅沟槽隔离区、 第一埋氧层以及 第二硅层形成的深沟槽隔离区； 以及在衬底硅层 与第二埋氧层的界面处形成的缺陷层。 根据本发 明提供的晶体管结构能够实现较低的衬底损耗 和谐波噪声， 使得器件。

3、在恶劣情况下实现较高的 射频特性， 与数字电路、 模拟电路实现集成。 权利要求书2页 说明书4页 附图1页 CN 110890418 A 2020.03.17 CN 110890418 A 1.一种具有双埋氧层的晶体管结构， 其特征在于， 自上而下依次包括： 顶层硅层， 有源区， 位于所述有源区外端的浅沟槽隔离区， 所述有源区包括： 位于所述 顶层硅层上方的栅极、 栅介质层， 位于所述顶层硅层横向两端的源极和漏极； 第一埋氧层； 第二硅层； 第二埋氧层； 衬底硅层； 还包括： 依次贯穿所述浅沟槽隔离区、 第一埋氧层的通孔， 所述通孔通过粒子注入或者掺杂形 成重型N掺杂或者P掺杂区域， 在所述第。

4、二硅层与所述通孔的界面处形成欧姆接触区； 依次贯穿所述浅沟槽隔离区、 第一埋氧层以及第二硅层形成的深沟槽隔离区； 以及 在所述衬底硅层与所述第二埋氧层的界面处形成的缺陷层。 2.根据权利要求1所述的晶体管结构， 其特征在于， 所述缺陷层是一种多晶硅层。 3.根据权利要求1所述的晶体管结构， 其特征在于， 所述第一埋氧层和第二埋氧层由选 自： 二氧化硅、 玻璃、 蓝宝石的任意一种材料构成。 4.根据权利要求1所述的晶体管结构， 其特征在于， 所述第二硅层由N或P型半导体材料 构成。 5.根据权利要求1所述的晶体管结构， 其特征在于， 所述通孔中采用钨合金填充。 6.一种根据权利要求1-5中任意一。

5、项所述的具有双埋氧层的晶体管结构的制备方法， 其特征在于， 包括以下步骤： S1： 提供第一片SOI晶圆， 所述SOI晶圆包括： 顶层硅层、 埋氧层以及衬底硅层； S2： 通过离子注入技术在所述衬底硅层与埋氧层的界面处形成缺陷层， 对所述顶层硅 层进行减薄和平坦化； S3： 提供第二片SOI晶圆， 利用键合技术将所述第二片SOI晶圆与第一片SOI晶圆形成双 埋氧层SOI晶圆， 所述双埋氧层SOI晶圆自上而下依次包括： 顶层硅层、 第一埋氧层、 第二硅 层、 第二埋氧层、 缺陷层以及衬底硅层； S4： 对所述双埋氧层SOI晶圆的顶层硅层进行建模和平坦化； S5： 在所述顶层硅层上方制备栅极和栅介。

6、质层， 在所述顶层硅层横向两端制备源极和 漏极， 并在有源区外端形成浅沟槽隔离区； S6： 对所述浅沟槽隔离区进行刻蚀， 依次贯穿所述浅沟槽隔离区、 第一埋氧层形成通 孔， 直到所述第二硅层停止刻蚀， 再进行粒子注入或者掺杂形成重型N掺杂或者P掺杂区域， 在所述第二硅层与所述通孔的界面处形成欧姆接触区， 以降低接触电阻； S7： 对步骤S6形成的通孔进行填充； S8： 在器件周围再次对所述浅沟槽隔离区进行刻蚀， 依次贯穿所述浅沟槽隔离区、 第一 埋氧层以及第二硅层形成通孔； 以及 S9： 对步骤S8形成的通孔进行填充或不填充， 形成深沟槽隔离区。 7.根据权利要求6所述的制备方法， 其特征在于。

7、， 在所述步骤S2中形成的缺陷层是一种 多晶硅层。 8.根据权利要求6所述的制备方法， 其特征在于， 在所述步骤S3中形成的双埋氧层SOI 晶圆中， 所述第二硅层由N或P型半导体材料构成。 权利要求书 1/2 页 2 CN 110890418 A 2 9.根据权利要求6所述的制备方法， 其特征在于， 在所述步骤S7中填充通孔的材料包括 钨合金。 10.根据权利要求6所述的制备方法， 其特征在于， 在所述步骤S9中填充通孔的材料包 括： 二氧化硅、 氮化物。 权利要求书 2/2 页 3 CN 110890418 A 3 一种具有双埋氧层的晶体管结构及其制备方法 技术领域 0001 本发明涉及半导。

8、体器件技术领域， 更具体地涉及一种具有双埋氧层的晶体管结构 及其制备方法。 背景技术 0002 SOI技术(SOI全称为Silicon-On-Insulator， 即绝缘衬底上的硅， 该技术是在顶层 硅和背衬底之间引入一层埋氧化层)具有功耗低、 速度快、 抗栓锁以及射频性能优异等特 性， 同时SOI技术具有优异的抗辐射性能， 在航天领域有广泛应用。 SOI技术一般分为部分耗 尽与全耗尽技术两种。 对于部分耗尽型SOI技术， 可以采用高阻衬底， 如HR SOI或者TR SOI 衬底， 提高器件的射频特性， 降低谐波噪声等。 而全耗尽SOI技术通过衬底偏置， 可以实现阈 值电压动态调整， 在高性能。

9、、 低功耗领域具有广阔的应用前景。 然而， 高阻衬底与背栅电压 功能不能共用， 因此难以利用背栅电压调节技术实现高性能射频电路。 发明内容 0003 本发明的目的是提供一种具有双埋氧层的晶体管结构及其制备方法， 从而解决现 有技术中高阻衬底与背栅电压功能不能共用， 因此难以利用背栅电压调节技术实现高性能 射频电路的问题。 0004 为了解决上述技术问题， 本发明采用以下技术方案： 0005 根据本发明的第一方面， 提供一种具有双埋氧层的晶体管结构， 自上而下依次包 括： 顶层硅层， 有源区， 位于所述有源区外端的浅沟槽隔离区， 所述有源区包括： 位于所述顶 层硅层上方的栅极、 栅介质层， 位于。

10、所述顶层硅层横向两端的源极和漏极； 第一埋氧层； 第 二硅层； 第二埋氧层； 衬底硅层； 还包括： 依次贯穿所述浅沟槽隔离区、 第一埋氧层的通孔， 所述通孔通过粒子注入或者掺杂形成重型N掺杂或者P掺杂区域， 在所述第二硅层与所述通 孔的界面处形成欧姆接触区； 依次贯穿所述浅沟槽隔离区、 第一埋氧层以及第二硅层的深 沟槽隔离区； 以及在所述衬底硅层与所述第二埋氧层的界面处形成的缺陷层。 0006 优选地， 所述缺陷层是一种多晶硅层。 0007 优选地， 所述第一埋氧层和第二埋氧层由选自： 二氧化硅、 玻璃、 蓝宝石的任意一 种材料构成。 0008 优选地， 所述第二硅层由N或P型半导体材料构成。。

11、 0009 优选地， 所述通孔中采用钨合金填充。 0010 根据本发明的第二方面， 提供一种具有双埋氧层的晶体管结构的制备方法， 包括 以下步骤： S1： 提供第一片SOI晶圆， 所述SOI晶圆包括： 顶层硅层、 埋氧层以及衬底硅层； S2： 通过离子注入技术在所述衬底硅层与埋氧层的界面处形成缺陷层， 对所述顶层硅层进行减 薄和平坦化； S3： 提供第二片SOI晶圆， 利用键合技术将所述第二片SOI晶圆与第一片SOI晶 圆形成双埋氧层SOI晶圆， 所述双埋氧层SOI晶圆自上而下依次包括： 顶层硅层、 第一埋氧 层、 第二硅层、 第二埋氧层、 缺陷层以及衬底硅层； S4： 对所述双埋氧层SOI晶。

12、圆的顶层硅层 说明书 1/4 页 4 CN 110890418 A 4 进行建模和平坦化； S5： 在所述顶层硅层上方制备栅极和栅介质层， 在所述顶层硅层横向两 端制备源极和漏极， 并在有源区外端形成浅沟槽隔离区； S6： 对所述浅沟槽隔离区进行刻 蚀， 依次贯穿所述浅沟槽隔离区、 第一埋氧层形成通孔， 直到所述第二硅层停止刻蚀， 再进 行粒子注入或者掺杂形成重型N掺杂或者P掺杂区域， 在所述第二硅层与所述通孔的界面处 形成欧姆接触区， 以降低接触电阻； S7： 对步骤S6形成的通孔进行填充； S8： 在器件周围再次 对所述浅沟槽隔离区进行刻蚀， 依次贯穿所述浅沟槽隔离区、 第一埋氧层以及第二。

13、硅层形 成通孔； 以及S9： 对步骤S8形成的通孔进行填充或不填充， 形成深沟槽隔离区。 0011 优选地， 在所述步骤S2中形成的缺陷层是一种多晶硅层。 0012 在所述步骤S3中形成的双埋氧层SOI晶圆中， 所述第二硅层由N或P型半导体材料 构成。 0013 优选地， 在所述步骤S7中填充通孔的材料包括钨合金等。 0014 优选地， 在所述步骤S9中填充通孔的材料包括： 二氧化硅、 氮化物等。 0015 根据本发明提供的一种具有双埋氧层的晶体管结构， 通过通孔将第二硅层进行电 气连接， 调节第二硅层的电势， 在不改变栅极、 源级、 漏极电压的条件下， 通过改变第二硅层 电压， 实现阈值电压。

14、的动态调整， 从而改变器件的工作电流、 截止频率、 功率特性等， 同时改 变器件的电容特性， 从而实现器件射频特性的动态调谐； 同时， 通过采用具有缺陷层的衬底 硅层， 实现较低的衬底损耗和谐波噪声， 使得器件在恶劣情况下(如辐射、 高温等)实现较高 的射频特性， 与数字电路、 模拟电路实现集成。 0016 根据本发明提供的一种具有双埋氧层的晶体管结构及其制备方法， 其优越性主要 体现在以下两个方面： 0017 其一， 采用缺陷层实现谐波抑制与串扰噪声的抑制， 同时采用第二硅层作为背栅 电压控制层， 实现晶体管电学性能的动态调整； 0018 其二， 该晶体管结构结合了双埋层SOI结构与高阻SO。

15、I衬底的优势， 能够实现利用 背栅电压控制， 实现器件电学性能的调整， 可以实现较小的衬底损耗与串扰， 可以应用于全 耗尽SOI工艺与部分耗尽SOI工艺， 在射频集成电路与全集成芯片中具有一定应用价值。 附图说明 0019 图1是根据本发明的一个优选实施例制备的具有双埋氧层的晶体管结构的结构示 意图； 0020 图2是如图1所示的晶体管结构的制备方法的流程图。 具体实施方式 0021 以下结合具体实施例， 对本发明做进一步说明。 应理解， 以下实施例仅用于说明本 发明而非用于限制本发明的范围。 0022 根据本发明的一个优选实施例， 提供一种具有双埋氧层的晶体管结构100， 如图1 所示， 该。

16、晶体管结构100自上而下依次包括： 顶层硅层14， 位于顶层硅层14上方的栅极1、 栅 介质层2， 位于顶层硅层14横向两端的源极3和漏极4， 位于有源区外端的浅沟槽隔离区6； 第 一埋氧层5； 第二硅层10； 第二埋氧层11； 缺陷层12； 衬底硅层13。 其中， 该晶体管结构100还 包括依次贯穿浅沟槽隔离区6、 第一埋氧层的通孔7， 该通孔7通过粒子注入或者掺杂形成重 说明书 2/4 页 5 CN 110890418 A 5 型N掺杂或者P掺杂区域， 在第二硅层10与通孔7的界面处形成一欧姆接触区9； 以及依次贯 穿浅沟槽隔离区6、 第一埋氧层5以及第二硅层10的深沟槽隔离区8。 002。

17、3 根据该优选实施例， 栅极1可以是多晶硅、 金属栅极等。 0024 栅介质层2可以是二氧化硅、 高K材料等。 0025 源级3对NMOS晶体管为N型掺杂， 对PMOS晶体管为P型掺杂， 与漏极对称， 可以互换。 0026 漏极4对NMOS晶体管为N型掺杂， 对PMOS晶体管为P型掺杂， 与源极对称， 可以互换。 0027 第一埋氧层5可以是二氧化硅、 玻璃、 蓝宝石等绝缘介质。 0028 浅沟槽隔离区6可以是二氧化硅等。 0029 通孔7可采用钨合金等材料填充。 0030 深沟槽隔离区8可以是二氧化硅等。 0031 若第二硅层10是P-型， 欧姆接触区9则为P+掺杂， 若第二硅层10是N-型。

18、， 欧姆接触 区9则为N+掺杂。 0032 第二硅层10由N或P型半导体材料构成。 0033 第二埋氧层11可以是二氧化硅、 玻璃、 蓝宝石等绝缘介质。 0034 缺陷层12是一种多晶硅层， 形成于衬底硅层13与第二埋氧层11的界面处。 0035 衬底硅层13和顶层硅层14均为硅。 0036 根据上述优选实施例提供的一种具有双埋氧层的晶体管结构100， 通过通孔7将第 二硅层10进行电气连接， 调节第二硅层10的电势， 在不改变栅极1、 源级3、 漏极4电压的条件 下， 通过改变第二硅层10电压， 实现阈值电压的动态调整， 从而改变器件的工作电流、 截止 频率、 功率特性等， 同时改变器件的电。

19、容特性， 从而实现器件射频特性的动态调谐； 同时， 通 过采用具有缺陷层12的衬底硅层13， 实现较低的衬底损耗和谐波噪声， 使得器件在恶劣情 况下(如辐射、 高温等)实现较高的射频特性， 与数字电路、 模拟电路实现集成。 0037 根据本发明的另一优选实施例， 提供一种如上所述的晶体管结构100的制备方法， 具体的制备流程如图2所示， 详细说明如下， 包括以下步骤： 0038 S1： 提供第一片SOI晶圆， 所述SOI晶圆包括： 顶层硅层、 埋氧层以及衬底硅层； 0039 S2： 通过离子注入技术在所述衬底硅层与埋氧层的界面处形成缺陷层， 对所述顶 层硅层进行减薄和平坦化； 0040 S3：。

20、 提供第二片SOI晶圆， 利用键合技术将第二片SOI晶圆与第一片SOI晶圆形成双 埋氧层SOI晶圆， 所述双埋氧层SOI晶圆自上而下依次包括： 顶层硅层14、 第一埋氧层5、 第二 硅层10、 第二埋氧层11、 缺陷层12以及衬底硅层13； 0041 S4： 对双埋氧层SOI晶圆的顶层硅层进行建模和平坦化； 0042 S5： 在顶层硅层14上方制备栅极1和栅介质层2， 在顶层硅层14横向两端制备源极3 和漏极4， 并在有源区外端形成浅沟槽隔离区6； 0043 S6： 对浅沟槽隔离区6进行刻蚀， 依次贯穿浅沟槽隔离区6、 第一埋氧层5形成通孔 7， 直到第二硅层10停止刻蚀， 再进行粒子注入或者。

21、掺杂形成重型N掺杂或者P掺杂区域， 在 第二硅层10与通孔7的界面处形成欧姆接触区9， 以降低接触电阻； 0044 S7： 对步骤S6形成的通孔7进行填充； 0045 S8： 在器件周围再次对浅沟槽隔离区6进行刻蚀， 依次贯穿浅沟槽隔离区6、 第一埋 氧层5以及第二硅层10形成通孔； 以及 说明书 3/4 页 6 CN 110890418 A 6 0046 S9： 对步骤S8形成的通孔进行填充或不填充， 形成深沟槽隔离区8。 0047 根据该优选实施例， 在步骤S2中形成的缺陷层12是一种多晶硅层。 0048 根据该优选实施例， 在步骤S3中形成的双埋氧层SOI晶圆中， 第二硅层10由N或P型 半导体材料构成。 0049 根据该优选实施例， 在步骤S7中填充通孔7的材料包括钨合金。 0050 根据该优选实施例， 在步骤S9中填充通孔的材料包括： 二氧化硅、 氮化物等。 0051 以上所述的， 仅为本发明的较佳实施例， 并非用以限定本发明的范围， 本发明的上 述实施例还可以做出各种变化。 凡是依据本发明申请的权利要求书及说明书内容所作的简 单、 等效变化与修饰， 皆落入本发明专利的权利要求保护范围。 本发明未详尽描述的均为常 规技术内容。 说明书 4/4 页 7 CN 110890418 A 7 图1 图2 说明书附图 1/1 页 8 CN 110890418 A 8 。