基于FPGA的示波功率仪采集系统.pdf

《基于FPGA的示波功率仪采集系统.pdf》由会员分享，可在线阅读，更多相关《基于FPGA的示波功率仪采集系统.pdf（13页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201911053176.2 (22)申请日 2019.10.31 (71)申请人 电子科技大学 地址 611731 四川省成都市高新区 （西区） 西源大道2006号 (72)发明人 陈凯程玉华许波杨云鹏 颜雁军邹松庭苟轩邱根 赵佳 (74)专利代理机构 成都行之专利代理事务所 (普通合伙) 51220 代理人 温利平陈靓靓 (51)Int.Cl. G01R 13/02(2006.01) G01R 21/133(2006.01) G01R 23/02(2006.01) (54)发。

2、明名称 基于FPGA的示波功率仪采集系统 (57)摘要 本发明公开了一种基于FPGA的示波功率仪 采集系统， 在进行定频采样时， 待测信号经ADC模 块采集后经过抽点模块存入定频采样模块中； 在 进行同步采样时， 采样数据首先通过基波频率测 量模块准确测量得到基波频率， 其方法为先使用 FFT分析法粗略计算出输入信号的基波频率， 经 过滤除毛刺后通过测频法或测周法精确测量出 信号的频率， 最后通过对输入信号倍频后完成同 步采样。 本发明可以在精准测量输入信号基波频 率并显示的同时， 快速实现定频采样和同步采 样。 权利要求书2页 说明书8页 附图2页 CN 110836992 A 2020.0。

3、2.25 CN 110836992 A 1.一种基于FPGA的示波功率仪采集系统， 其特征在于包括比较器模块， ADC模块， FFT运 算模块， 参考时钟选择模块， 滤毛刺模块， 频率测量模块和上位机， 其中FFT运算模块， 参考 时钟选择模块， 滤毛刺模块和频率测量模块在FPGA中实现， 其中： 比较器模块用于对经过交流耦合后的输入信号进行过0比较， 得到与输入信号同频同 相的矩形波信号CARD_CNV， 并将矩形波信号CARD_CNV输出至滤毛刺模块； ADC模块用于对同一输入信号进行采集， 将采集得到的包含N个采样点的采集数据序列 ADC_DATA发送至抽点模块、 触发模块、 定频采样模。

4、块和同步采样模块10， ADC的采样率fs由 输入ADC的参考时钟ADC_CNV频率决定， 即fsfADC_CNV； 抽点模块根据上位机发送的抽点系数对采样序列ADC_DATA进行抽点， 将抽点后的序列 DATA_IN发送至定频采样模块； 触发模块对采样序列ADC_DATA进行检测， 当检测到有效触发到来时， 触发模块输出持 续一个系统时钟的高电平的触发信号Trig至定频采样模块和同步采样模块， 要求触发信号 Trig有效时与有效触发点在DATA_IN序列中所在位置对齐； 定频采样模块用于缓存由抽点模块发送的波形数据， 当一帧波形采集完成后输出定频 采样数据存满标识Full_21至数据选择模块。

5、； 基波频率测量模块用于对输入信号的基波频率进行精准测量并发送给倍频模块和上 位机模块； 基波频率测量模块包括FFT运算模块、 参考时钟选择模块、 滤毛刺模块和频率测 量模块， 其中： FFT运算模块采用FFT分析法初步确定输入信号的频率， 具体方法为： 将接收 到的采集数据序列ADC_DATA进行FFT运算， 输出N点的频谱序列， 记每一点的频谱包括实部 Rek和虚部Imk两部分， k1,2,N， 采用如下公式计算得到k点处的频率能量Xk： 找出频率能量Xk的最大值和其对应的点序号kmax， 将点序号kmax发送给参考时钟选择 模块； 参考时钟选择模块用于选择一个参考时钟clk_fre作为滤。

6、毛刺模块中滤除毛刺成分的 时钟源， 其中参考时钟clk_fre的频率fref以及对应的掩码值m需要满足需要满足的条件为 f1表示基波频率，f2表示二次谐波 频率， 滤毛刺模块用于根据掩码值m和参考时钟clk_fre将矩形波信号CARD_CNV中的毛刺滤 除， 得到矩形波信号CARD_FREQ并发送至频率测量模块； 频率测量模块用于基于测频法或测周法对矩形波信号CARD_FREQ进行测量， 将输入信 号中基波的精准频率fre1发送至倍频模同步块和上位机模块； 倍频模块对基波频率fre1进行M倍倍频后输出参考时钟Clock2给时钟选择模块， 即时钟 Clock2频率fClock2Mfre1； 时钟。

7、源模块用于输出一个固定频率的参考时钟Clock1给时钟选择模块， 其频率fClock1 即为ADC工作在定频采样模式下的频率； 权利要求书 1/2 页 2 CN 110836992 A 2 时钟选择模块用于根据接收到的工作模块指令Mode对输入的时钟信号进行选择， 并输 出参考时钟信号给ADC模块； 当用户选择定频采样模式时， 时钟选择模块选择参考时钟 Clock1并输出， 有fADC_CNVfClock1， 同时参考时钟Clock1有效标识Clock1_valid1， 参考时 钟Clock2有效标识Clock2_valid0； 当用户选择同步采样模式时， 时钟选择模块首先选择 参考时钟Clo。

8、ck1并输出， 有fADC_CNVfClock1， 同时参考时钟Clock1有效标识Clock1_valid 1， 参考时钟Clock2有效标识Clock2_valid0， 当基波频率测量模块完成频率测量并且倍 频模块完成信号倍频并输出参考时钟Clock2时， 时钟选择模块选择参考时钟Clock2并输 出， 有fADC_CNVfClock2， 同时输出参考时钟Clock1有效标识Clock1_valid0， 参考时钟 Clock2有效标识Clock2_valid1至同步采样模块； 同步采样模块用于缓存由ADC模块发送的波形数据， 当一帧波形采集完成后输出同步 采样数据存满标识Full_21至数。

9、据选择模块； 数据选择模块用于根据接收到的定频采样数据存满标识Full_1、 同步采样数据存满标 识Full_2和工作模式指令Mode对数据序列DATA_1和DATA_2进行选择， 并发送至上位机模 块； 当用户选择定频采样模式时， 如果定频采样数据存满标识Full_11， 数据选择模块将 DATA_1发送至上位机模块， 即DoutDATA_1； 当用户选择同步采样模式时， 如果定频采样数 据存满标识Full_11时， 数据选择模块将DATA_1发送至上位机模块， 如果定频同步采样数 据存满标识Full_21， 数据选择模块将DATA_2发送至上位机模块， 即DoutDATA_2； 上位机模块。

10、用于根据用户选择的工作模式生成工作模式指令Mode发送给时钟选择模 块和数据选择模块， 并将相应的预触发深度参数发送给定频采样模块和同步采样模块； 接 收数据选择模块发送的数据Dout和基波频率测量模块发送的基波频率fre1， 进行相应的分 析计算， 并将波形数据和测频结果发送至显示模块进行显示； 显示模块接收上位机模块发送的波形数据和测频结果并进行显示。 权利要求书 2/2 页 3 CN 110836992 A 3 基于FPGA的示波功率仪采集系统 技术领域 0001 本发明属于示波功率仪技术领域， 更为具体地讲， 涉及一种基于FPGA的示波功率 仪采集系统。 背景技术 0002 目前， 全。

11、球对于能源和电力效率的关注日益增加， 但是传统功率测量仪表无法实 现精确的动态测量和波形的捕获， 而示波器无法用于高精度的功率测量。 示波功率仪能够 精确测量并计算相关功率参数， 同时具有一定示波器的功能， 可以对电压电流的波形进行 捕获。 采集模块是示波功率仪的一个重要组成部分， 对于基于FPGA(Field Programmable Gate Array， 现场可编程门阵列)的示波功率仪采集模块而言， 其重点及难点主要体现在系 统级层面搭建采集架构， 主要包括定频采样模式和同步采样模式， 并设计出最符合用户需 求并且可以广泛应用的方案。 0003 定频采样模式是指示波功率仪中ADC以恒定速。

12、率进行采样， 采样数据ADC_DATA发 送至FPGA中。 当用户选择不同时基档位时， 采样数据ADC_DATA在FPGA中进行抽点。 当一帧波 形采样完成后， FPGA将这一帧波形数据发送至上位机进行显示。 0004 同步采样也称为跟踪采样， 即为了使采样频率fs始终与输入信号的频率f1保持固 定的比例关系Mfs/f1， 必须使采样频率随输入信号的频率的变化而实时地调整。 这种同步 采样方式实施的技术保障可利用硬件测频设备或软件计算频率的方法来配合实现。 同步采 样的难点是准确获取输入信号的基波频率f1， 当输入信号中含有谐波成分时， 该信号通过 交流耦合后， 其一个周期内可能会有多个过零点。

13、， 因此该信号通过零比较器后， 不论是测频 法还是测周法其测量结果都大于输入信号的基波频率。 同时， 示波功率仪的时基档位一般 是采用1-2-5步进， 当示波功率仪工作在同步采样模式时， 由于采样率fs随着输入信号频率 f1的变化处于动态变化中， fs可能不是1-2-5的整倍数， 因此上位机无法根据当前的采样率 fs来制定时基档位和计算抽点系数， 用户难以观测到当前的采样波形。 0005 综上所述， 如何精准测量输入信号的基波频率和搭建采集架构是示波功率仪数据 采集部分的重点及难点。 发明内容 0006 本发明的目的在于克服现有技术的不足， 提供一种基于FPGA的示波功率仪采集系 统， 在精准。

14、测量输入信号基波频率并显示的同时， 快速实现定频采样和同步采样。 0007 为了实现上述发明目的， 本发明基于FPGA的示波功率仪采集系统包括比较器模 块， ADC模块， FFT运算模块， 参考时钟选择模块， 滤毛刺模块， 频率测量模块和上位机， 其中 FFT运算模块， 参考时钟选择模块， 滤毛刺模块和频率测量模块在FPGA中实现， 其中： 0008 比较器模块用于对经过交流耦合后的输入信号进行过0比较， 得到与输入信号同 频同相的矩形波信号CARD_CNV， 并将矩形波信号CARD_CNV输出至滤毛刺模块； 0009 ADC模块用于对同一输入信号进行采集， 将采集得到的包含N个采样点的采集数。

15、据 说明书 1/8 页 4 CN 110836992 A 4 序列ADC_DATA发送至抽点模块、 触发模块、 定频采样模块和同步采样模块， ADC的采样率fs 由输入ADC的参考时钟ADC_CNV频率决定， 即fsfADC_CNV； 0010 抽点模块根据上位机发送的抽点系数对采样序列ADC_DATA进行抽点， 将抽点后的 序列DATA_IN发送至定频采样模块； 0011 触发模块对采样序列ADC_DATA进行检测， 当检测到有效触发到来时， 触发模块输 出持续一个系统时钟的高电平的触发信号Trig至定频采样模块和同步采样模块， 要求触发 信号Trig有效时与有效触发点在DATA_IN序列中。

16、所在位置对齐； 0012 定频采样模块用于缓存由抽点模块发送的波形数据， 当一帧波形采集完成后输出 定频采样数据存满标识Full_21至数据选择模块； 0013 基波频率测量模块用于对输入信号的基波频率进行精准测量并发送给倍频模块 和上位机模块； 基波频率测量模块包括FFT运算模块、 参考时钟选择模块、 滤毛刺模块和频 率测量模块， 其中： FFT运算模块采用FFT分析法初步确定输入信号的频率， 具体方法为： 将 接收到的采集数据序列ADC_DATA进行FFT运算， 输出N点的频谱序列， 记每一点的频谱包括 实部Rek和虚部Imk两部分， k1,2,N， 采用如下公式计算得到k点处的频率能量X。

17、 k： 0014 0015 找出频率能量Xk的最大值和其对应的点序号kmax， 将点序号kmax发送给参考时钟 选择模块； 0016 参考时钟选择模块用于选择一个参考时钟clk_fre作为滤毛刺模块中滤除毛刺成 分的时钟源， 其中参考时钟clk_fre的频率fref以及对应的掩码值m需要满足需要满足的条 件为f1表示基波频率，f2表示二次 谐波频率， 0017 滤毛刺模块用于根据掩码值m和参考时钟clk_fre将矩形波信号CARD_CNV中的毛 刺滤除， 得到矩形波信号CARD_FREQ并发送至频率测量模块； 0018 频率测量模块用于基于测频法或测周法对矩形波信号CARD_FREQ进行测量，。

18、 将输 入信号中基波的精准频率fre1发送至倍频模同步块和上位机模块； 0019 倍频模块对基波频率fre1进行M倍倍频后输出参考时钟Clock2给时钟选择模块， 即时钟Clock2频率fClock2Mfre1； 0020 时钟源模块用于输出一个固定频率的参考时钟Clock1给时钟选择模块， 其频率 fClock1即为ADC工作在定频采样模式下的频率； 0021 时钟选择模块用于根据接收到的工作模块指令Mode对输入的时钟信号进行选择， 并输出参考时钟信号给ADC模块； 当用户选择定频采样模式时， 时钟选择模块选择参考时钟 Clock1并输出， 有fADC_CNVfClock1， 同时参考时钟。

19、Clock1有效标识Clock1_valid1， 参考时 钟Clock2有效标识Clock2_valid0； 当用户选择同步采样模式时， 时钟选择模块首先选择 参考时钟Clock1并输出， 有fADC_CNVfClock1， 同时参考时钟Clock1有效标识Clock1_valid 1， 参考时钟Clock2有效标识Clock2_valid0， 当基波频率测量模块完成频率测量并且倍 说明书 2/8 页 5 CN 110836992 A 5 频模块完成信号倍频并输出参考时钟Clock2时， 时钟选择模块选择参考时钟Clock2并输 出， 有fADC_CNVfClock2， 同时输出参考时钟Clo。

20、ck1有效标识Clock1_valid0， 参考时钟 Clock2有效标识Clock2_valid1至同步采样模块； 0022 同步采样模块用于缓存由ADC模块发送的波形数据， 当一帧波形采集完成后输出 同步采样数据存满标识Full_21至数据选择模块； 0023 数据选择模块用于根据接收到的定频采样数据存满标识Full_1、 同步采样数据存 满标识Full_2和工作模式指令Mode对数据序列DATA_1和DATA_2进行选择， 并发送至上位机 模块； 当用户选择定频采样模式时， 如果定频采样数据存满标识Full_11， 数据选择模块 将DATA_1发送至上位机模块， 即DoutDATA_1；。

21、 当用户选择同步采样模式时， 如果定频采样 数据存满标识Full_11时， 数据选择模块将DATA_1发送至上位机模块， 如果定频同步采样 数据存满标识Full_21， 数据选择模块将DATA_2发送至上位机模块， 即DoutDATA_2； 0024 上位机模块用于根据用户选择的工作模式生成工作模式指令Mode发送给时钟选 择模块和数据选择模块， 并将相应的预触发深度参数发送给定频采样模块和同步采样模 块； 接收数据选择模块发送的数据Dout和基波频率测量模块发送的基波频率fre1， 进行相 应的分析计算， 并将波形数据和测频结果发送至显示模块进行显示； 0025 显示模块接收上位机模块发送的。

22、波形数据和测频结果并进行显示。 0026 本发明基于FPGA的示波功率仪采集系统， 在进行定频采样时， 待测信号经ADC模块 采集后经过抽点模块存入定频采样模块中； 在进行同步采样时， 采样数据首先通过基波频 率测量模块准确测量得到基波频率， 其方法为先使用FFT分析法粗略计算出输入信号的基 波频率， 经过滤除毛刺后通过测频法或测周法精确测量出信号的频率， 最后通过对输入信 号倍频后完成同步采样。 0027 本发明具有以下有益效果： 0028 (1)本发明中的基波频率测量模块通过FFT运算和滤毛刺模块等可以精准测量出 基波频率， 相较于现有的测频方法具有较高的精度； 0029 (2)本发明只采。

23、用一片ADC即实现同步采样， 相较于现有技术中采用两片ADC采样 (高精度ADC对输入波形进行采样， 低精度ADC负责测频)的方法减少了硬件开发成本； 0030 (3)本发明中基波频率测量模块可以单独工作， 在进行定频采样时可以同时精准 测量出基波频率并在屏幕上显示， 在进行同步采样时， 每测量一次频率然后采集一帧波形， 保证了同步采样中采样率实时快速地调整； 0031 (4)本发明中在进行同步采样时， 时钟选择模块首先选择参考时钟Clock1信号并 输出， 此时ADC的采样数据ADC_DATA被同时送入基波频率测量模块和抽点模块， ADC_DATA经 过抽点后被送入定频采样模块， 波形采样完。

24、成后传输至上位机， 用户在选择同步采样时仍 然能够选择合适的时基档位观测采样波形。 附图说明 0032 图1是本发明基于FPGA的示波功率仪采集系统的具体实施方式结构图； 0033 图2是本发明中基波频率测量模块的结构图； 0034 图3是本发明中毛刺产生及测频示意图； 0035 图4是本发明毛刺滤除的原理示意图。 说明书 3/8 页 6 CN 110836992 A 6 具体实施方式 0036 下面结合附图对本发明的具体实施方式进行描述， 以便本领域的技术人员更好地 理解本发明。 需要特别提醒注意的是， 在以下的描述中， 当已知功能和设计的详细描述也许 会淡化本发明的主要内容时， 这些描述在。

25、这里将被忽略。 0037 实施例 0038 图1是本发明基于FPGA的示波功率仪采集系统的具体实施方式结构图。 如图1所 示， 本发明基于FPGA的示波功率仪采集系统包括比较器模块1， ADC模块2， 抽点模块3， 触发 模块4， 定频采样模块5， 基波频率测量模块6， 倍频模块7， 时钟源模块8， 时钟选择模块9， 同 步采样模块10， 数据选择模块11， 上位机模块12和显示模块13， 其中， 抽点模块3， 触发模块 4， 定频采样模块5， 基波频率测量模块6， 倍频模块7， 时钟源模块8， 时钟选择模块9， 同步采 样模块10和数据选择模块11在FPGA中实现， 下面分别对各个模块进行详。

26、细说明。 0039 比较器模块1用于对经过交流耦合后的输入信号进行过0比较， 得到与输入信号同 频同相的矩形波信号CARD_CNV， 并将矩形波信号CARD_CNV输出至基波频率测量模块6。 若输 入信号为单一频率的正弦波， 则比较器模块1输出即为与输入正弦波同频同相的方波， 即在 一个周期内高电平和低电平时间各占50。 0040 ADC模块2用于对同一输入信号进行采集， 将采集得到的包含N个采样点的采集数 据序列ADC_DATA发送至抽点模块3、 触发模块4、 定频采样模块5和同步采样模块10， ADC的采 样率fs由输入ADC的参考时钟ADC_CNV频率决定， 即fsfADC_CNV。 0。

27、041 抽点模块3根据上位机发送的抽点系数对采样序列ADC_DATA进行抽点， 将抽点后 的序列DATA_IN发送至定频采样模块5。 0042 触发模块4对采样序列ADC_DATA进行检测， 当检测到有效触发到来时， 触发模块输 出持续一个系统时钟的高电平的触发信号Trig至定频采样模块5和同步采样模块10， 要求 触发信号Trig有效时与有效触发点在DATA_IN序列中所在位置对齐。 0043 定频采样模块5用于缓存由抽点模块3发送的波形数据， 当一帧波形采集完成后输 出定频采样数据存满标识Full_21至数据选择模块11。 本实施例的定频采样模块内部是 一个ACQ_FIFO， 当用户选择定。

28、频采样模式时， 定频采样模块5接收到时钟选择模块9输出的 参考时钟Clock1有效标识Clock1_valid1， 采样序列DATA_IN写入ACQ_FIFO中， ACQ_FIFO 工作在只写不读的状态； 当预触发深度写满时， ACQ_FIFO工作在边读边写的状态， 等待有效 触发信号到来； 当有效的Trig信号到来后， ACQ_FIFO工作在只写不读的状态直到ACQ_FIFO 写满， 然后ACQ_FIFO读写均关闭， 输出定频采样数据存满标识Full1至数据选择模块。 当 一帧波形采集完成后， 上位机打开ACQ_FIFO的读使能， 将一帧波形的有效数据DATA_1输出 至数据选择模块11。 。

29、当用户选择同步采样模式时， 首先需要完成基波频率测量， 因此时钟选 择模块9首先选择参考时钟Clock1输出， 同时参考时钟Clock1有效标识Clock1_valid1， 此时ADC模块2工作在定频采样模式下， ADC_DATA被同时送到数据入基波频率测量模块和抽 点模块， ADC_DATA经过抽点后被送入定频采样模块， 当ACQ_FIFO写满时输出定频采样数据 存满标识Full_11， 波形采样数据被传输至上位机模块12， 用户在选择同步采样时仍然能 够选择合适的时基档位观测采样波形。 当参考时钟Clock1有效标识Clock1_valid0时， 采 样序列DATA_IN不再写入ACQ_F。

30、IFO中。 0044 基波频率测量模块6用于对输入信号的基波频率进行精准测量。 图2是本发明中基 说明书 4/8 页 7 CN 110836992 A 7 波频率测量模块的结构图。 如图2所示， 本发明中基波频率测量模块6包括FFT运算模块61、 参考时钟选择模块62、 滤毛刺模块63和频率测量模块64。 0045 FFT运算模块61采用FFT分析法初步确定输入信号的频率， 具体方法为： 将接收到 的采集数据序列ADC_DATA进行FFT运算， 输出N点的频谱序列， 记每一点的频谱包括实部Re k和虚部Imk两部分， k1,2,N， 采用如下公式计算得到k点处的频率能量Xk： 0046 004。

31、7 找出频率能量Xk的最大值和其对应的点序号kmax， 将点序号kmax发送给参考时钟 选择模块62。 假设ADC模块2的采样频率为fs， 由于频谱函数以fs/2为对称轴左右对称， 因此 只需计算0k N/2-1范围内的频率能量Xk ， 即可以比较得到频率能量的最大值。 由于 频率分辨率ffs/N， 因此kmax对应的频率误差为f。 0048 参考时钟选择模块62用于选择一个参考时钟clk_fre作为滤毛刺模块中滤除毛刺 成分的时钟源。 为了更好地说明参考时钟选择模块62的工作过程， 首先对本发明中毛刺产 生及测频进行简单说明。 图3是本发明中毛刺产生及测频示意图。 如图3所示， 当输入信号中。

32、 含有谐波成分时， 通过比较器模块1输出的矩形波信号CARD_CNV中含有窄脉宽成分， 该窄脉 宽可以看成是一个毛刺， 其宽度记为Tpulse。 根据FFT运算模块中得到的基波对应的点序号 kmax， 则基波频率为由于频率分辨率ffs/N， 因此输入的周期信号基波频率 实际范围为(f1-f/2,f1+f/2)， 周期T1范围为二次谐波频率 对应的频率范围为(f2-f/2,f2+f/2)， 周期T2范围为 由于二次谐波的周期长度是所有谐波周期中最长的， 因此只需要将二次谐波所造成的毛刺 长度Tpulse滤除， 即可得到与输入信号同频同相的矩形波CARD_FREQ。 毛刺长度Tpulse范围为 需。

33、要据此选择参考时钟ref_clk的频率fref。 0049 假设m为滤除毛刺成分所需参考时钟的个数， 称之为掩码值， 则只需要m个参考时钟 的时间长度大于毛刺长度即可， 那么掩码值m和频率fref需要满足 但是由于掩码值m如果过大可能将矩形波信号CARD_CNV中的基波成分滤掉， 因此需要令 综上所述， 掩码值m和频率fref需要满足的条件为 由于掩码值m较大时会消耗FPGA内部较多的寄存 器资源， 因此需要根据基波频率f1的大小来设置不同的档位， 合理选择掩码值m和参考时钟 频率fref。 当基波频率f1较小时， 选择频率较低的参考时钟clk_fre； 当基波频率f1较大时， 选 择频率较高。

34、的参考时钟clk_fre。 参考时钟选择模块62确定掩码值m和参考时钟频率fref后， 说明书 5/8 页 8 CN 110836992 A 8 将掩码值m和参考时钟clk_fre发送给滤毛刺模块63。 0050 滤毛刺模块63用于根据掩码值m和参考时钟clk_fre将矩形波信号CARD_CNV中的 毛刺滤除， 得到矩形波信号CARD_FREQ并发送至频率测量模块。 图4是本发明毛刺滤除的原 理示意图。 如图4所示， 本发明中毛刺滤除的具体方法为： 构建一个长度为m、 值全为1的一维 数组作为滑动窗口， 在矩形波信号CARD_CNV按位滑动， 如果若相与后结果全为1或全为0， 如 图4(a)和。

35、4(b)所示， 则表示信号CARD_CNV中不存在缺口， CARD_FREQ仍然输出1或0， 若相与 后出现部分0和部分1的结果， 如图4(c)， 表示矩形波信号CARD_CNV出现缺口或为信号电平 跳转处， 信号CARD_FREQ输出前一刻的值， 经过滤除缺口后， 即可得到与输入信号同频同相 位的矩形波信号CARD_FREQ。 由于本实施例中在设置掩码值和参考时钟clk_fre频率时， 使m 个参考时钟的时间长度大于毛刺长度而小于基波长度， 那么在滑动窗口在遇到毛刺出现 时， 相与后便出现部分0和部分1的结果， 从而采用前一时刻值替换毛刺中的值， 实现对毛刺 的滤除， 而不会对基波造成影响。。

36、 0051 频率测量模块64用于基于测频法或测周法对矩形波信号CARD_FREQ进行测量， 将 输入信号中基波的精准频率fre1发送至倍频模块和上位机模块。 例如采用测周法时， 当形 波信号CARD_FREQ的上升沿到来时， 频率测量模块6开始对一个高频时钟信号CLK_SYS进行 时钟周期计数， 时钟信号CLK_SYS的时钟周期为Tsys， 当CNV_FREQ的上升沿第K次到来时， 计 数器停止工作， 从而得到脉冲计数结果COUNT_T。 在得到脉冲计数结果COUNT_T后， 则输入信 号的基波周期T1TsysCOUNT_T/K， 输入信号的基波频率fre11/T1。 0052 倍频模块7对基。

37、波频率fre1进行M倍倍频后输出参考时钟Clock2给时钟选择模块 9， 即时钟Clock2频率fClock2Mfre1。 0053 时钟源模块8用于输出一个固定频率的参考时钟Clock1给时钟选择模块9， 其频率 fClock1即为ADC工作在定频采样模式下的频率。 0054 时钟选择模块9用于根据接收到的工作模块指令Mode对输入的时钟信号进行选 择， 并输出参考时钟信号给ADC模块2。 当用户选择定频采样模式时， Mode2 b01， 时钟选择 模块9选择参考时钟Clock1并输出， 有fADC_CNVfClock1， 同时参考时钟Clock1有效标识 Clock1_valid1， 参考。

38、时钟Clock2有效标识Clock2_valid0； 当用户选择同步采样模式 时， Mode2 b10， 时钟选择模块9首先选择Clock1信号并输出， 有fADC_CNVfClock1， 同时参考 时钟Clock1有效标识Clock1_valid1， 参考时钟Clock2有效标识Clock2_valid0， 当基 波频率测量模块6完成频率测量并且倍频模块7完成信号倍频并输出参考时钟Clock2时， 时 钟选择模块9选择参考时钟Clock2并输出， 有fADC_CNVfClock2， 同时输出参考时钟Clock1有 效标识Clock1_valid0， 参考时钟Clock2有效标识Clock2_。

39、valid1至同步采样模块10。 0055 同步采样模块10用于缓存由ADC模块2发送的波形数据， 当一帧波形采集缓存完成 后输出同步采样数据存满标识Full_21至数据选择模块11。 本实施例中同步采样模块10 的内部是一个SY_FIFO， 当用户选择定频采样时且Clock2_valid1时， 采样序列ADC_DATA 写入SY_FIFO中， SY_FIFO工作在只写不读的状态； 当预触发深度写满时， SY_FIFO工作在边 读边写的状态， 等待有效触发信号到来； 当有效的Trig信号到来后， SY_FIFO工作在只写不 读的状态直到SY_FIFO写满， 然后SY_FIFO读写均关闭。 当一。

40、帧波形采集完成后， 输出同步采 样数据存满标识Full_21至数据选择模块11， 上位机打开SY_FIFO的读使能， 将一帧波形 的有效数据DATA_2输出至数据选择模块11。 说明书 6/8 页 9 CN 110836992 A 9 0056 数据选择模块11用于根据接收到的定频采样数据存满标识Full_1、 同步采样数据 存满标识Full_2和工作模式指令Mode对数据序列DATA_1和DATA_2进行选择， 并发送至上位 机模块12。 当用户选择定频采样模式时， 如果定频采样数据存满标识Full_11， 数据选择 模块11将DATA_1发送至上位机模块12， 即DoutDATA_1； 当。

41、用户选择同步采样模式时， 如果 定频采样数据存满标识Full_11时， 数据选择模块11将DATA_1发送至上位机模块12， 如果 同步采样数据存满标识Full_21， 数据选择模块将DATA_2发送至上位机模块12， 即Dout DATA_2。 0057 上位机模块12用于根据用户选择的工作模式生成工作模式指令Mode发送给时钟 选择模块9和数据选择模块11， 并将相应的预触发深度参数发送给定频采样模块5和同步采 样模块10； 接收数据选择模块11发送的数据Dout和基波频率测量模块6发送的基波频率 fre1， 进行相应的分析计算， 并将波形数据和测频结果发送至显示模块13进行显示， 该过程。

42、 为示波功率仪的基本功能， 具体过程在此不再赘述。 0058 显示模块13接收上位机模块12发送的波形数据和测频结果并进行显示。 0059 为了更好地说明本发明， 采用一个具体实施例对本发明的工作流程进行说明。 本 实施例中基于FPGA的示波功率仪采集系统的具体工作流程如下： 0060 步骤1： 当用户选择定频采样时， 上位机模块12首先对定频采样模块5中的ACQ_ FIFO和时钟选择模块9进行复位， 参考时钟Clock1有效标识Clock1_valid1， 参考时钟 Clock2有效标识Clock2_valid0。 示波功率仪中ADC模块2的采样率为1MSPS， 分辨率为 16bits， A。

43、CQ_FIFO位宽为16bits， 深度为1k。 上位机模块12将预触发深度pre_depth1500 发送至定频采样模块5， 将抽点系数发送至抽点模块3。 时钟源模块8输出1MHz的参考时钟 Clock1给时钟选择模块9， 时钟选择模块9选择Clock1作为ADC模块的参考时钟并输出到ADC 模块2。 0061 步骤2、 复位完成后， 经过抽点后的采样序列DATA_IN被写入ACQ_FIFO中， 当预触发 深度被写满后， ACQ_FIFO处于边读边写状态， 当有效触发Trig到来后， 将ACQ_FIFO写满。 ACQ_FIFO写满后， 一帧波形采样完成， 定频采样数据存满标识Full_11,。

44、上位机模块12将 ACQ_FIFO中的数据读出， 数据选择模块11将DATA_1发送至上位机柜12并由显示模块13进行 显示。 0062 步骤3、 当用户选择同步采样时， 上位机模块12首先对同步采样模块10中的SY_ FIFO、 时钟选择模块9和定频采样模块5中的ACQ_FIFO进行复位， 参考时钟Clock2有效标识 Clock2_valid0。 ADC模块2首先工作在1MHz的采样率下， SY_FIFO位宽为16bits， 深度为 8k。 上位机模块12将预触发深度pre_depth24k发送至同步采样模块10。 时钟源模块8输出 1MHz的参考时钟Clock1给时钟选择模块9， 时钟选。

45、择模块9选择Clock1作为ADC的参考时钟 并输出到ADC,参考时钟Clock1有效标识Clock1_valid1， 参考时钟Clock2有效标识 Clock2_valid0。 0063 步骤4、 复位完成后， 经过抽点后的采样序列DATA_IN被写入ACQ_FIFO中， 当一帧波 形采集完成后， 定频采样数据存满标识Full_11， 上位机将ACQ_FIFO中的数据读出并进行 显示， 用户在选择同步采样时仍然能够选择合适的时基档位观测采样波形。 同时， 输入信号 经过比较器模块1后输出矩形波CARD_CNV信号到基波频率测量模块6。 基波频率测量模块6 将测量结果fre166.7Hz发送至。

46、倍频模块7。 倍频模块7中倍频系数M8000， 因此倍频模块 说明书 7/8 页 10 CN 110836992 A 10 7中输出参考时钟Clock2的频率fClock2533600Hz给时钟选择模块9。 0064 步骤5、 时钟选择模块9选择参考时钟Clock2作为ADC模块2的参考时钟并输出到 ADC模块2， 同时输出参考时钟Clock1有效标识Clock1_valid0至定频采样模块5， 输出参 考时钟Clock2有效标识Clock2_valid1至同步采样模块10。 0065 步骤6、 当同步采样模块10判断到Clock2_valid1时， 采样序列ADC_DATA写入SY_ FIF。

47、O中， 当预触发深度被写满后， SY_FIFO处于边读边写状态， 当有效触发Trig到来后， 将 SY_FIFO写满。 SY_FIFO写满后， 一帧波形采样完成， 同步采样数据存满标识Full_21， 上位 机模块12将SY_FIFO中的数据读出， 数据选择模块11将DATA_2发送至上位机模块12并进行 相关功率参数的运算。 0066 步骤7、 返回步骤3， 开始下一次同步采样过程。 若用户关闭同步采样功能， 则FPGA 不再进行同步采样操作。 0067 尽管上面对本发明说明性的具体实施方式进行了描述， 以便于本技术领域的技术 人员理解本发明， 但应该清楚， 本发明不限于具体实施方式的范围， 对本技术领域的普通技 术人员来讲， 只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内， 这些 变化是显而易见的， 一切利用本发明构思的发明创造均在保护之列。 说明书 8/8 页 11 CN 110836992 A 11 图1 图2 说明书附图 1/2 页 12 CN 110836992 A 12 图3 图4 说明书附图 2/2 页 13 CN 110836992 A 13 。