阵列基板制备方法及阵列基板.pdf

《阵列基板制备方法及阵列基板.pdf》由会员分享，可在线阅读，更多相关《阵列基板制备方法及阵列基板.pdf（15页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201911231298.6 (22)申请日 2019.12.05 (71)申请人 深圳市华星光电半导体显示技术有 限公司 地址 518132 广东省深圳市光明新区公明 街道塘明大道9-2号 (72)发明人 周星宇 (74)专利代理机构 深圳紫藤知识产权代理有限 公司 44570 代理人 李新干 (51)Int.Cl. H01L 27/32(2006.01) H01L 27/12(2006.01) H01L 21/77(2017.01) (54)发明名称 一种阵列基板制备方法及阵。

2、列基板 (57)摘要 本揭示提供一种阵列基板制备方法及阵列 基板。 所述阵列基板制备方法中在所述衬底基板 上依次层叠制备遮光层、 缓冲层、 栅极绝缘层、 透 明导电层及第一金属层。 其中通过同一道半色调 光罩或灰阶色调光罩图案化所述第一金属层和 所述透明导电层， 形成栅极和像素电极。 从而可 以节省一道光罩， 节约成本。 权利要求书2页 说明书6页 附图6页 CN 111081737 A 2020.04.28 CN 111081737 A 1.一种阵列基板制备方法， 其特征在于， 所述阵列基板制备方法包括如下步骤： 步骤S10： 制备遮光层， 包括提供一衬底基板， 在所述衬底基板上沉积遮光层，。

3、 并图案 化； 步骤S20： 制备缓冲层， 包括在所述遮光层及所述衬底基板上沉积缓冲层； 步骤S30： 制备有源层， 包括在所述缓冲层上沉积有源层， 并图案化； 步骤S40： 制备栅极绝缘层， 包括在所述有源层及所述缓冲层上沉积栅极绝缘层； 步骤S50： 制备像素电极和栅极， 包括在所述栅极绝缘层上依次沉积透明导电层和第一 金属层， 并经同一道光罩制得栅极和像素电极； 步骤S60： 制备层间绝缘层， 包括在所述栅极及所述像素电极上沉积层间绝缘层， 并图 案化， 形成多个第一过孔； 步骤S70： 制备第二金属层， 包括在所述层间绝缘层上沉积第二金属层， 并图案化， 得到 源极和漏极； 以及 步骤。

4、S80： 制备钝化层和像素定义层， 包括在所述第二金属层上依次沉积钝化层和像素 定义层， 并图案化， 形成多个第二过孔。 2.根据权利要求1所述的阵列基板制备方法， 其特征在于， 在所述步骤S50中， 制得栅极 和像素电极包括以下步骤： 步骤S51： 制备光阻层， 包括在所述第一金属层上覆盖光阻层； 步骤S52： 图案化光阻层， 包括通过所述光罩对所述光阻层图案化， 去除待形成栅极和 像素电极以外区域的光阻， 得到位于待形成栅极区域的第一光阻段及位于待形成像素电极 区域的第二光阻段， 且所述第一光阻段的厚度大于所述第二光阻段的厚度； 步骤S53： 蚀刻第一金属层和透明导电层， 包括以所述第一光。

5、阻段和所述第二光阻段为 遮挡， 对所述第一金属层和所述透明导电层进行蚀刻， 去除待形成栅极和像素电极以外区 域的第一金属层和透明导电层； 步骤S54： 制得像素电极， 包括去除所述第二光阻段同时减薄所述第一光阻段， 去除待 形成像素电极区域上的第一金属层， 得到像素电极以及和所述像素电极同层的透明导电 部； 以及 步骤S55： 制得栅极， 包括去除所述减薄的第一光阻段， 得到栅极。 3.根据权利要求2所述的阵列基板制备方法， 其特征在于， 在步骤S52中， 所述光罩为半 色调光罩或灰阶色调光罩。 4.根据权利要求2所述的阵列基板制备方法， 其特征在于， 在步骤S54中， 在去除待形成 像素电极。

6、区域上的第一金属层的同时， 蚀刻所述减薄的第一光阻段下面的第一金属层， 使 所述减薄的第一光阻段下面的第一金属层宽度减小， 形成第一金属部。 5.根据权利要求4所述的阵列基板制备方法， 其特征在于， 在步骤S54制得像素电极后， 对所述栅极绝缘层进行蚀刻， 裸露出没被所述透明导电部和所述第一金属部遮挡的所述有 源层。 6.根据权利要求5所述的阵列基板制备方法， 其特征在于， 在步骤S55去除所述减薄的 第一光阻段之前， 对裸露出的所述有源层进行等离子处理， 形成掺杂区。 7.根据权利要求1所述的阵列基板制备方法， 其特征在于， 所述透明导电层的材料为氧 化铟锡。 权利要求书 1/2 页 2 C。

7、N 111081737 A 2 8.根据权利要求1所述的阵列基板制备方法， 其特征在于， 所述有源层的材料为铟镓锌 氧化物、 铟锌锡氧化物、 铟镓锌锡氧化物中的一种。 9.根据权利要求1所述的阵列基板制备方法， 其特征在于， 在对应制得的所述像素电极 上， 所述层间绝缘层的第一过孔的第一开口小于所述钝化层和所述像素定义层的第二过孔 的第二开口。 10.一种阵列基板， 其特征在于， 包括： 衬底基板； 遮光层， 形成在所述衬底基板上； 缓冲层， 形成在所述遮光层及所述衬底基板上； 有源层， 形成在所述缓冲层上； 栅极绝缘层， 形成在所述有源层及所述缓冲层上； 像素电极， 形成在所述栅极绝缘层的一。

8、侧上； 栅极， 形成在所述栅极绝缘层的另一侧上； 层间绝缘层， 形成在所述栅极和所述所述像素电极上； 第二金属层， 形成在所述层间绝缘层上； 钝化层， 形成在所述第二金属层及所述层间绝缘层上； 以及 像素定义层， 形成在所述钝化层上； 其中， 所述栅极包括和所述像素电极同层的透明导电部以及形成在所述透明导电部上 的第一金属部， 且所述像素电极和所述透明导电部的材料相同。 权利要求书 2/2 页 3 CN 111081737 A 3 一种阵列基板制备方法及阵列基板 技术领域 0001 本揭示涉及显示技术领域， 尤其涉及一种阵列基板制备方法及阵列基板。 背景技术 0002 薄膜晶体管(Thin F。

9、ilm Transistor， TFT)具有多种结构， 传统底栅结构的薄膜晶 体管， 由于栅极与源漏电极之间重叠面积较大， 产生了较大的寄生电容， 会导致信号的延 迟， 且制作出来的薄膜晶体管尺寸较大， 因而限制了其应用。 而顶栅(Top gate)型薄膜晶体 管， 由于源漏电极与栅极之间没有重叠， 因此具有更低的寄生电容和更好的延展性， 能够降 低信号传输过程中的延迟， 同时采用自对准的制备方法， 有利于制备短沟道器件， 提高器件 特性， 顶栅型薄膜晶体管结构就成为目前主要的发展方向。 0003 现有技术中， 顶栅型薄膜晶体管的正常制程需要较多的光罩数， 工艺流程复杂， 制 作成本较高。 0。

10、004 因此， 现有顶栅型阵列基板制备过程需要较多道光罩的问题需要解决。 发明内容 0005 本揭示提供一种阵列基板制备方法及阵列基板， 以缓解现有顶栅型阵列基板制备 过程需要较多道光罩的技术问题。 0006 为解决上述问题， 本揭示提供的技术方案如下： 0007 本揭示实施例提供一种阵列基板制备方法， 其包括如下步骤， 步骤S10： 制备遮光 层， 包括提供一衬底基板， 在所述衬底基板上沉积遮光层， 并图案化。 步骤S20： 制备缓冲层， 包括在所述遮光层及所述衬底基板上沉积缓冲层。 步骤S30： 制备有源层， 包括在所述缓冲 层上沉积有源层， 并图案化。 步骤S40： 制备栅极绝缘层， 包。

11、括在所述有源层及所述缓冲层上 沉积栅极绝缘层。 步骤S50： 制备像素电极和栅极， 包括在所述栅极绝缘层上依次沉积透明 导电层和第一金属层， 并经同一道光罩制得栅极和像素电极。 步骤S60： 制备层间绝缘层， 包 括在所述栅极及所述像素电极上沉积层间绝缘层， 并图案化， 形成多个第一过孔。 步骤S70： 制备第二金属层， 包括在所述层间绝缘层上沉积第二金属层， 并图案化， 得到源极和漏极。 步骤S80： 制备钝化层和像素定义层， 包括在所述第二金属层上依次沉积钝化层和像素定义 层， 并图案化， 形成多个第二过孔。 0008 在本揭示实施例提供的阵列基板制备方法中， 在所述步骤S50中， 制得栅。

12、极和像素 电极包括如下步骤， 步骤S51： 制备光阻层， 包括在所述第一金属层上覆盖光阻层。 步骤S52： 图案化光阻层， 包括通过所述光罩对所述光阻层图案化， 去除待形成栅极和像素电极以外 区域的光阻， 得到位于待形成栅极区域的第一光阻段及位于待形成像素电极区域的第二光 阻段， 且所述第一光阻段的厚度大于所述第二光阻段的厚度。 步骤S53： 蚀刻第一金属层和 透明导电层， 包括以所述第一光阻段和所述第二光阻段为遮挡， 对所述第一金属层和所述 透明导电层进行蚀刻， 去除待形成栅极和像素电极以外区域的第一金属层和透明导电层。 步骤S54： 制得像素电极， 包括去除所述第二光阻段同时减薄所述第一光。

13、阻段， 去除待形成 说明书 1/6 页 4 CN 111081737 A 4 像素电极区域上的第一金属层， 得到像素电极以及和所述像素电极同层的透明导电部。 步 骤S55： 栅极制得步骤， 包括去除所述减薄的第一光阻段， 得到栅极。 0009 在本揭示实施例提供的阵列基板制备方法中， 在步骤S52中， 所述光罩为半色调光 罩或灰阶色调光罩。 0010 在本揭示实施例提供的阵列基板制备方法中， 在步骤S54中， 在去除待形成像素电 极区域上的第一金属层的同时， 蚀刻所述减薄的第一光阻段下面的第一金属层， 使所述减 薄的第一光阻段下面的第一金属层宽度减小， 形成第一金属部。 0011 在本揭示实施。

14、例提供的阵列基板制备方法中， 在步骤S54制得像素电极后， 对所述 栅极绝缘层进行蚀刻， 裸露出没被所述透明导电部和所述第一金属部遮挡的所述有源层。 0012 在本揭示实施例提供的阵列基板制备方法中， 在步骤S55去除所述减薄的第一光 阻段之前， 对裸露出的所述有源层进行等离子处理， 形成掺杂区。 0013 在本揭示实施例提供的阵列基板制备方法中， 所述透明导电层的材料为氧化铟 锡。 0014 在本揭示实施例提供的阵列基板制备方法中， 所述有源层的材料为铟镓锌氧化 物、 铟锌锡氧化物、 铟镓锌锡氧化物中的一种。 0015 在本揭示实施例提供的阵列基板制备方法中， 在对应制得的所述像素电极上， 。

15、所 述层间绝缘层的第一过孔的第一开口小于所述钝化层和所述像素定义层的第二过孔的第 二开口。 0016 本揭示实施例还提供一种阵列基板， 其包括衬底基板、 遮光层、 缓冲层、 有源层、 栅 极绝缘层、 栅极、 像素电极、 层间绝缘层、 第二金属层、 钝化层、 像素定义层。 所述遮光层形成 在所述衬底基板上。 所述缓冲层形成在所述遮光层及所述衬底基板上。 所述有源层形成在 所述缓冲层上。 所述栅极绝缘层形成在所述有源层及所述缓冲层上。 所述像素电极形成在 所述栅极绝缘层的一侧上。 所述栅极形成在所述栅极绝缘层的另一侧上。 所述层间绝缘层 形成在所述栅极和所述所述像素电极上。 所述第二金属层形成在所。

16、述层间绝缘层上。 所述 钝化层形成在所述第二金属层及所述层间绝缘层上。 所述像素定义层形成在所述钝化层 上。 其中， 所述栅极包括和所述像素电极同层的透明导电部以及形成在所述透明透明导电 部上的第一金属部， 且所述像素电极和所述透明导电部的材料相同。 0017 本揭示的有益效果为： 本揭示提供的阵列基板制备方法及阵列基板中， 采用一道 半色调光罩或灰阶色调光罩图案化所述第一金属层和透明导电层， 形成栅极和像素电极。 通过一道光罩同时制得了栅极和像素电极， 节省了一道光罩， 简化了工艺流程， 节约成本。 附图说明 0018 为了更清楚地说明实施例或现有技术中的技术方案， 下面将对实施例或现有技术。

17、 描述中所需要使用的附图作简单介绍， 显而易见地， 下面描述中的附图仅仅是发明的一些 实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附 图获得其他的附图。 0019 图1为本揭示实施例提供的阵列基板制备方法的流程示意图； 0020 图2为本揭示实施例提供的栅极和像素电极制备方法的流程示意图； 0021 图3至图14为本揭示实施例提供的阵列基板制备方法中各步骤制得的膜层结构示 说明书 2/6 页 5 CN 111081737 A 5 意图； 0022 图15为本揭示实施例提供的阵列基板的膜层结构示意图。 具体实施方式 0023 以下各实施例的说明是参考附加的。

18、图示， 用以例示本揭示可用以实施的特定实施 例。 本揭示所提到的方向用语， 例如上、 下、 前、 后、 左、 右、 内、 外、 侧面 等， 仅是参考附加图式的方向。 因此， 使用的方向用语是用以说明及理解本揭示， 而非用以 限制本揭示。 在图中， 结构相似的单元是用以相同标号表示。 0024 在一种实施例中， 如图1所示， 提供一种阵列基板制备方法， 包括以下步骤： 0025 步骤S10： 制备遮光层， 包括提供一衬底基板10， 在所述衬底基板10上沉积遮光层 20， 并图案化， 如图3所示。 0026 具体的， 所述衬底基板10为透明基板。 0027 具体的， 所述遮光层20的材料为钼、 铝。

19、、 铜、 钛等金属中的一种或者多种的合金。 0028 步骤S20： 制备缓冲层， 包括在所述遮光层20及所述衬底基板10上沉积缓冲层30， 如图4所示。 0029 具体的， 所述缓冲层30的材料为氧化硅(SiOx)、 氮化硅(SiNx)、 氮氧化硅(SiON)等 无机材料中的一种或多种组合物。 0030 进一步的， 所述缓冲层用于阻隔水氧。 0031 步骤S30： 制备有源层， 包括在所述缓冲层30上沉积有源层40， 并图案化， 如图5所 示。 0032 具体的， 所述有源层40的材料为铟镓锌氧化物(indium gallium zinc oxide， IGZO)、 铟锌锡氧化物(indium。

20、 zinc tin oxide， IZTO)、 铟镓锌锡氧化物(indium gallium zinc tin oxide， IGZTO)等金属氧化物中的一种。 0033 步骤S40： 制备栅极绝缘层50， 包括在所述有源层40及所述缓冲层30上沉积栅极绝 缘层50， 如图6所示。 0034 具体的， 所述栅极绝缘层50的材料为氧化硅(SiOx)、 氮化硅(SiNx)、 氮氧化硅 (SiON)等无机材料中的一种或多种组合物。 0035 步骤S50： 制备像素电极和栅极， 包括在所述栅极绝缘层50上依次沉积透明导电层 60和第一金属层70， 并通过同一道光罩制得栅极71和像素电极61， 如图11。

21、所示。 0036 具体的， 如图2所示， 在步骤S50中， 制得所述栅极和所述像素电极包括以下步骤： 0037 步骤S51： 制备光阻层， 包括在第一金属层70上覆盖光阻层11， 如图7所示。 0038 具体的， 在所述栅极绝缘层50上依次制备透明导电层60和第一金属层70后， 通过 涂布工艺在所述第一金属层70上覆盖所述光阻层11。 0039 具体的， 所述第一金属层70的材料为钼、 铝、 铜、 钛等金属中的一种或者多种的合 金。 0040 具体的， 所述透明导电层60的材料为氧化铟锡(Indium Tin Oxide， ITO)等透明导 电电极材料。 0041 步骤S52： 图案化光阻层，。

22、 包括通过所述光罩对所述光阻层11进行图案化， 去除待 形成栅极和像素电极以外区域的光阻层， 得到位于待形成栅极区域的第一光阻段111及位 说明书 3/6 页 6 CN 111081737 A 6 于待形成像素电极区域的第二光阻段112， 且所述第一光阻段111的厚度大于所述第二光阻 段112的厚度， 如图8所示。 0042 具体的， 在所述步骤S52中通过一道半色调光罩(Half tone mask， HTM)或一道灰 阶色调光罩(Gray tone mask， GTM)图案化所述光阻层11。 0043 具体地， 根据光阻层11的正负性质选择对所述待形成栅极的区域上的光阻层不曝 光或完全曝光。

23、形成第一光阻段111， 对于待形成像素电极的区域上的光阻层进行半曝光形 成第二光阻段112， 对其余区域的光阻层完全曝光或不曝光， 以在显影后去除所述待形成栅 极和像素电极区域以外的光阻层。 0044 步骤S53： 蚀刻第一金属层和透明导电层， 包括以所述第一光阻段111和所述第二 光阻段112为遮挡， 对所述第一金属层70和所述透明导电层60进行蚀刻， 去除待形成栅极和 像素电极以外区域的第一金属层和透明导电层， 如图9所示。 0045 具体地， 所述步骤S53中对所述透明导电层和所述第一金属层进行蚀刻的过程包 括： 进行第一次蚀刻， 去除待形成栅极和像素电极的区域以外的第一金属层。 进行第。

24、二次蚀 刻， 去除待形成栅极和像素电极的区域以外的透明导电层。 0046 步骤S54： 制得像素电极， 包括去除所述第二光阻段同时减薄所述第一光阻段111， 去除待形成像素电极区域上的第一金属层， 得到像素电极61以及和所述像素电极61同层的 透明导电部62， 如图10所示。 0047 具体的， 在步骤S54中， 采用等离子工艺对所述第一光阻段111和第二光阻段112进 行灰化， 以去除所述第二光阻112段同时减薄所述第一光阻段111， 形成所述减薄的第一光 阻段111 。 0048 具体的， 在步骤S54中， 采用铜的双氧水系酸蚀刻液蚀刻待形成像素电极区域上的 第一金属层， 以去除待形成像素。

25、电极区域上的第一金属层同时保留待形成像素电极的区域 上的透明导电层。 0049 进一步的， 在步骤S54中， 在去除待形成像素电极区域上第一金属层的同时， 蚀刻 所述减薄的第一光阻段111 下面的第一金属层， 使所述减薄的第一光阻段111 下面的第一 金属层宽度减小， 形成第一金属部72。 0050 具体的， 使所述减薄的第一光阻段111 下面的第一金属部72的宽度小于所述第一 金属部72下面的所述透明导电部62的宽度。 0051 进一步的， 在在步骤S54中， 制得像素电极61后， 以所述减薄的第一光阻段111 为 遮挡， 继续对所述栅极绝缘层50进行蚀刻。 裸露出没被所述透明导电部62和所。

26、述第一金属 部72遮挡的部分所述有源层40。 0052 进一步的， 采用等离子工艺对裸露出的部分所述有源层40进行处理， 形成掺杂区。 被所述透明导电部62和所述第一金属部72遮挡的部分所述有源层作为沟道区。 0053 步骤S55： 制得栅极， 包括去除所述减薄的第一光阻段111 ， 得到栅极71， 如图11所 示。 0054 具体地， 在步骤S55中， 采用光阻剥离液去除所述减薄的第一光阻段111 。 0055 步骤S60： 制备层间绝缘层， 包括在所述栅极71及所述像素电极61上沉积层间绝缘 层80， 并图案化， 形成多个第一过孔， 如图12所示。 0056 具体的， 所述层间绝缘层80的。

27、材料为氧化硅(SiOx)、 氮化硅(SiNx)、 氮氧化硅 说明书 4/6 页 7 CN 111081737 A 7 (SiON)等无机材料中的一种或多种组合物。 0057 具体的， 采用黄光和蚀刻工艺对所述层间绝缘层80图案化， 形成多个第一过孔。 0058 具体的， 如图12所示， 所述层间绝缘层80形成的多个所述第一过孔包括贯穿至所 述有源层40掺杂区的第一通孔81和第二通孔82， 以及贯穿至所述遮光层20的第三通孔83， 还有贯穿至像素电极61的第四通孔84以及为裸露像素电极61而设置的第一开口85。 0059 步骤S70： 制备第二金属层， 包括在所述层间绝缘层80上沉积第二金属层9。

28、0， 并图 案化得到源极91和漏极92， 如图13所示。 0060 具体的， 所述第二金属层90的材料为钼、 铝、 铜、 钛等金属中的一种或者多种的合 金。 0061 具体的， 在所述层间绝缘层80上沉积第二金属层90为整面的， 包括沉积在所述层 间绝缘层80的多个所述第一过孔内。 0062 进一步的， 在图案化所述第二金属层90的过程中， 包括去除像素电极61上方的所 述第二金属层， 保持所述第一过孔的第一开口85。 0063 具体的， 图案化得到的所述源极91和所述漏极92， 其中， 所述源极91通过所述第一 通孔连接所述有源层的掺杂区。 所述漏极92通过所述第二通孔连接所述有源层40的掺。

29、杂 区， 通过第三通孔连接所述遮光层， 通过第四通孔连接所述像素电极61。 0064 步骤S80： 制备钝化层和像素定义层， 包括在所述第二金属层90上依次沉积钝化层 12和像素定义层13， 并图案化， 形成多个第二过孔， 如图14所示。 0065 具体的， 采用一道光罩对所述钝化层12和所述像素定义层13进行图案化。 形成的 所述第二过孔包括贯穿至所述源极和所述漏极的通孔， 以及为裸露所述像素电极61而设置 的第二开口133。 0066 进一步的， 所述第一过孔的第一开口85小于所述第二过孔的第二开口133。 0067 在本实施例的阵列基板制备方法中， 通过同一道光罩对第一金属层和透明导电层。

30、 进行图案化， 形成栅极和像素电极， 节省了一道光罩。 0068 在一种实施例中， 如图15所示， 提供一种阵列基板100， 其包括衬底基板10、 遮光层 20、 缓冲层30、 有源层40、 栅极绝缘层50、 像素电极61、 栅极71、 层间绝缘层80、 第二金属层 90、 钝化层12、 像素定义层13。 所述遮光层20形成在所述衬底基板10上。 所述缓冲层30形成 在所述遮光层20及所述衬底基板10上。 所述有源层40形成在所述缓冲层30上。 所述栅极绝 缘层50形成在所述有源层40及所述缓冲层30上。 所述像素电极61形成在所述栅极绝缘层50 的一侧上。 所述栅极71形成在所述栅极绝缘层5。

31、0的另一侧上。 所述层间绝缘层80形成在所 述栅极71和所述像素电极61上。 所述第二金属层90形成在所述层间绝缘层80上。 所述钝化 层12形成在所述第二金属层90及所述层间绝缘层80上。 所述像素定义层13形成在所述钝化 层12上。 其中， 所述栅极71包括和所述像素电极61同层的透明导电部62以及形成在所述透 明透明导电部62上的第一金属部72， 且所述像素电极61和所述透明导电部62的材料相同。 0069 具体的， 在所述栅极绝缘层50上依次沉积透明导电层和第一金属层， 采用一道半 色调光罩或灰阶色调光罩对所述透明导电层和所述第一金属层图案化， 形成所述栅极71和 所述像素电极61。 。

32、0070 具体的， 所述透明导电层最终形成像素电极61和透明导电部62， 所述第一金属层 最终形成所述第一金属部72。 说明书 5/6 页 8 CN 111081737 A 8 0071 进一步的， 在制得所述像素电极61的同时得到所述透明导电部62和第一金属部 72， 所述透明导电部62和第一金属部72共同构成栅极71。 0072 具体的， 所述透明导电层的材料为氧化铟锡等透明导电电极材料。 0073 具体的， 如图15所示， 在对应制得的所述像素电极上， 所述层间绝缘层80的第一通 孔的第一开口85小于所述钝化层12和所述像素定义层13的第二通孔的第二开口133。 0074 进一步的， 如。

33、图15所示的阵列基板100可用于底发射OLED显示面板上， 底发射OLED 显示面板的发光层向下出光， 无需再经过层间绝缘层80和钝化层12， 穿透率增加。 同时， 在 像素开口区， 所述层间绝缘层80的第一通孔的第一开口85小于所述钝化层12和所述像素定 义层13的第二通孔的第二开口133， 对于采用喷墨打印发光层来讲， 更利于墨水的铺展， 增 强均一性。 0075 根据上述实施例可知： 0076 本揭示提供的阵列基板制备方法及阵列基板中， 采用一道半色调光罩或灰阶色调 光罩图案化所述第一金属层和透明导电层， 形成栅极和像素电极。 通过一道光罩同时制得 了栅极和像素电极， 节省了一道光罩， 。

34、简化了工艺流程， 节约成本。 同时本揭示的阵列基板 用于底发射OLED显示面板时， 可以提高穿透率， 还可以增强喷墨打印发光层膜层的均一性。 0077 综上所述， 虽然本揭示已以优选实施例揭露如上， 但上述优选实施例并非用以限 制本揭示， 本领域的普通技术人员， 在不脱离本揭示的精神和范围内， 均可作各种更动与润 饰， 因此本揭示的保护范围以权利要求界定的范围为准。 说明书 6/6 页 9 CN 111081737 A 9 图1 说明书附图 1/6 页 10 CN 111081737 A 10 图2 图3 图4 说明书附图 2/6 页 11 CN 111081737 A 11 图5 图6 图7 图8 说明书附图 3/6 页 12 CN 111081737 A 12 图9 图10 图11 说明书附图 4/6 页 13 CN 111081737 A 13 图12 图13 图14 说明书附图 5/6 页 14 CN 111081737 A 14 图15 说明书附图 6/6 页 15 CN 111081737 A 15 。