制造垂直存储器装置的方法.pdf

《制造垂直存储器装置的方法.pdf》由会员分享，可在线阅读，更多相关《制造垂直存储器装置的方法.pdf（31页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910884495.1 (22)申请日 2019.09.19 (30)优先权数据 10-2018-0130092 2018.10.29 KR (71)申请人 三星电子株式会社 地址 韩国京畿道水原市 (72)发明人 金一宇罗相虎崔炳德金益秀 吴民在 (74)专利代理机构 北京铭硕知识产权代理有限 公司 11286 代理人 刘灿强韩芳 (51)Int.Cl. H01L 27/1157(2017.01) H01L 27/11582(2017.01) (54)发明名称 制造垂直存。

2、储器装置的方法 (57)摘要 公开了一种制造垂直存储器装置的方法， 该 方法包括： 在基底上形成第一牺牲层， 第一牺牲 层包括第一绝缘材料； 形成包括绝缘层和第二牺 牲层的模制体， 绝缘层和第二牺牲层交替地且重 复地堆叠在第一牺牲层上， 绝缘层和第二牺牲层 分别包括与第一绝缘材料不同的第二绝缘材料 和第三绝缘材料； 穿过模制体和第一牺牲层形成 沟道； 穿过模制体和第一牺牲层形成开口以暴露 基底的上表面； 通过开口去除第一牺牲层以形成 第一间隙； 形成沟道连接图案以填充第一间隙； 以及用栅电极替换第二牺牲层。 权利要求书3页 说明书8页 附图19页 CN 111106125 A 2020.05.。

3、05 CN 111106125 A 1.一种制造垂直存储器装置的方法， 所述方法包括以下步骤： 在基底上形成第一牺牲层， 第一牺牲层包括第一绝缘材料； 形成包括绝缘层和第二牺牲层的模制体， 绝缘层和第二牺牲层交替地且重复地堆叠在 第一牺牲层上， 绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三 绝缘材料； 穿过模制体和第一牺牲层形成沟道； 穿过模制体和第一牺牲层形成开口以暴露基底的上表面； 通过开口去除第一牺牲层以形成第一间隙； 形成沟道连接图案以填充第一间隙； 以及 用栅电极替换第二牺牲层。 2.根据权利要求1所述的方法， 其中， 第一绝缘材料包括氧化锗或掺杂有锗的氧化硅。 。

4、3.根据权利要求2所述的方法， 其中， 第二绝缘材料包括氧化物， 并且第三绝缘材料包 括氮化物。 4.根据权利要求1所述的方法， 其中， 形成沟道连接图案的步骤包括： 形成沟道连接层以填充第一间隙并覆盖开口的侧壁； 以及 去除沟道连接层的在开口中的部分。 5.根据权利要求1所述的方法， 其中， 沟道连接图案包括掺杂有杂质的多晶硅。 6.根据权利要求1所述的方法， 所述方法还包括： 形成覆盖沟道的外侧壁的电荷存储结构； 以及 在去除第一牺牲层之后， 去除电荷存储结构的被第一间隙暴露的部分。 7.根据权利要求6所述的方法， 其中， 电荷存储结构包括顺序地堆叠在沟道的外侧壁上 的隧道绝缘图案、 电荷。

5、存储图案和阻挡图案。 8.根据权利要求7所述的方法， 其中， 隧道绝缘图案和阻挡图案包括氧化硅， 并且电荷 存储图案包括氮化硅。 9.根据权利要求1所述的方法， 所述方法还包括： 形成具有上表面的支撑图案， 所述上 表面与第一牺牲层的上表面基本共面， 支撑图案包括与第一绝缘材料不同的材料。 10.根据权利要求9所述的方法， 其中， 支撑图案包括未掺杂的多晶硅。 11.根据权利要求9所述的方法， 其中， 当去除第一牺牲层时， 不去除支撑图案。 12.根据权利要求9所述的方法， 其中， 开口至少部分地暴露支撑图案的上表面。 13.根据权利要求9所述的方法， 所述方法还包括： 在形成模制体之前， 在。

6、第一牺牲层和 支撑图案上形成支撑层。 14.根据权利要求13所述的方法， 其中， 支撑层包括未掺杂的多晶硅。 15.根据权利要求1所述的方法， 其中， 用栅电极替换第二牺牲层的步骤包括： 通过开口去除第二牺牲层以形成第二间隙； 以及 形成栅电极以填充第二间隙。 16.一种制造垂直存储器装置的方法， 所述方法包括以下步骤： 在基底上形成第一牺牲层； 形成包括绝缘层和第二牺牲层的模制体， 绝缘层和第二牺牲层交替地且重复地堆叠在 第一牺牲层上； 权利要求书 1/3 页 2 CN 111106125 A 2 穿过模制体和第一牺牲层形成沟道； 穿过模制体和第一牺牲层形成开口以暴露基底的上表面； 通过开口。

7、去除第一牺牲层以形成间隙； 形成沟道连接图案以填充间隙； 以及 用栅电极替换第二牺牲层， 其中， 第一牺牲层相对于绝缘层的蚀刻选择性大于第二牺牲层相对于绝缘层的蚀刻选 择性。 17.根据权利要求16所述的方法， 其中， 第一牺牲层包括氧化锗或掺杂有锗的氧化硅， 绝缘层包括氧化硅， 并且第二牺牲层包括氮化硅。 18.根据权利要求16所述的方法， 其中： 穿过模制体和第一牺牲层形成开口的步骤包括形成平行于沟道并垂直于基底的垂直 开口； 以及 通过开口去除第一牺牲层的步骤包括将第一牺牲层、 绝缘层和第二牺牲层直接暴露于 开口的内部， 使得第一牺牲层、 绝缘层和第二牺牲层中的仅第一牺牲层被去除。 19。

8、.根据权利要求16所述的方法， 所述方法还包括： 形成覆盖沟道的外侧壁的电荷存储结构； 以及 在去除第一牺牲层之后， 去除电荷存储结构的被间隙暴露的部分。 20.一种制造垂直存储器装置的方法， 所述方法包括： 在基底上形成第一牺牲层， 第一牺牲层包括第一氧化物； 形成包括绝缘层和第二牺牲层的模制体， 绝缘层和第二牺牲层交替地且重复地堆叠在 第一牺牲层上， 绝缘层和第二牺牲层分别包括第二氧化物和氮化物； 穿过模制体和第一牺牲层形成垂直沟道； 穿过模制体和第一牺牲层形成垂直开口以暴露基底的上表面； 通过垂直开口去除第一牺牲层以形成间隙； 形成沟道连接图案以填充间隙； 以及 用栅电极替换第二牺牲层。。

9、 21.根据权利要求20所述的方法， 其中， 第一牺牲层包括氧化锗或掺杂有锗的氧化硅， 绝缘层包括氧化硅， 并且第二牺牲层包括氮化硅。 22.一种制造垂直存储器装置的方法， 所述方法包括： 在基底上形成电路图案； 在电路图案上形成基体图案； 在基体图案上形成第一牺牲层， 第一牺牲层包括第一绝缘材料； 形成包括绝缘层和第二牺牲层的模制体， 绝缘层和第二牺牲层交替地且重复地堆叠在 第一牺牲层上， 绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三 绝缘材料； 穿过模制体和第一牺牲层形成沟道； 穿过模制体和第一牺牲层形成开口以暴露基体图案的上表面； 通过开口去除第一牺牲层以形成第一间隙。

10、； 形成沟道连接图案以填充第一间隙； 以及 权利要求书 2/3 页 3 CN 111106125 A 3 用栅电极替换第二牺牲层。 23.根据权利要求22所述的方法， 其中， 第一绝缘材料包括氧化锗或掺杂有锗的氧化 硅。 24.根据权利要求22所述的方法， 所述方法还包括： 形成具有上表面的支撑图案， 所述 上表面与第一牺牲层的上表面基本共面， 支撑图案包括与第一绝缘材料不同的材料。 25.根据权利要求24所述的方法， 其中， 当去除第一牺牲层时， 不去除支撑图案。 权利要求书 3/3 页 4 CN 111106125 A 4 制造垂直存储器装置的方法 0001 于2018年10月29日在韩国。

11、知识产权局提交的名称为 “Methods of Manufacturing a Vertical Memory Device(制造垂直存储器装置的方法)” 的第10-2018-0130092号韩国 专利申请通过引用全部包含于此。 技术领域 0002 实施例涉及一种制造垂直存储器装置的方法。 背景技术 0003 在VNAND快闪存储器装置的制造过程中， 为了将沟道连接到基底， 可以穿过模制体 形成沟道孔以暴露基底的上表面， 可以使用基底的暴露的上表面作为种子执行选择性外延 生长(SEG)工艺以形成半导体图案， 并且可以在半导体图案上形成沟道。 然而， 半导体图案 的特性会具有根据其高度的分布。 。

12、另外， 在其中电路图案形成在存储器单元阵列下方的COP 结构中， 可以在电路图案上方使用多晶硅层执行SEG工艺， 并且因此， 形成具有均匀特性的 半导体图案是不容易的。 发明内容 0004 根据实施例的一方面， 提供了一种制造垂直存储器装置的方法。 在该方法中， 可以 在基底上形成包括第一绝缘材料的第一牺牲层。 可以形成包括绝缘层和第二牺牲层的模制 体， 绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三绝缘材料， 绝缘层和第二牺牲层交替地且重复地堆叠在第一牺牲层上。 可以穿过模制体和第一牺牲层 形成沟道。 可以穿过模制体和第一牺牲层形成开口以暴露基底的上表面。 可以通过开口去 。

13、除第一牺牲层以形成第一间隙。 可以形成沟道连接图案以填充第一间隙。 可以用栅电极替 换第二牺牲层。 0005 根据实施例的一方面， 提供了一种制造垂直存储器装置的方法。 在该方法中， 可以 在基底上形成第一牺牲层。 可以在第一牺牲层上形成包括绝缘层和第二牺牲层的模制体， 绝缘层和第二牺牲层交替地且重复地堆叠。 可以穿过模制体和第一牺牲层形成沟道。 可以 穿过模制体和第一牺牲层形成开口以暴露基底的上表面。 可以通过开口去除第一牺牲层以 形成间隙。 可以形成沟道连接图案以填充间隙。 可以用栅电极替换第二牺牲层。 第一牺牲层 相对于绝缘层的蚀刻选择性可以大于第二牺牲层相对于绝缘层的蚀刻选择性。 00。

14、06 根据实施例的一方面， 提供了一种制造垂直存储器装置的方法。 在该方法中， 可以 在基底上形成包括第一氧化物的第一牺牲层。 可以在第一牺牲层上形成包括绝缘层和第二 牺牲层的模制体， 绝缘层和第二牺牲层分别包括第二氧化物和氮化物， 绝缘层和第二牺牲 层交替地且重复地堆叠。 可以穿过模制体和第一牺牲层形成沟道。 可以穿过模制体和第一 牺牲层形成开口以暴露基底的上表面。 可以通过开口去除第一牺牲层以形成间隙。 可以形 成沟道连接图案以填充间隙。 可以用栅电极替换第二牺牲层。 0007 根据实施例的一方面， 提供了一种制造垂直存储器装置的方法。 在该方法中， 可以 说明书 1/8 页 5 CN 1。

15、11106125 A 5 在基底上形成电路图案。 可以在电路图案上形成基体图案。 可以在基体图案上形成包括第 一绝缘材料的第一牺牲层。 可以在第一牺牲层上形成包括绝缘层和第二牺牲层的模制体， 绝缘层和第二牺牲层分别包括与第一绝缘材料不同的第二绝缘材料和第三绝缘材料， 绝缘 层和第二牺牲层交替地且重复地堆叠。 可以穿过模制体和第一牺牲层形成沟道。 可以穿过 模制体和第一牺牲层形成开口以暴露基体图案的上表面。 可以通过开口去除第一牺牲层以 形成第一间隙。 可以形成沟道连接图案以填充第一间隙。 可以用栅电极替换第二牺牲层。 附图说明 0008 通过参照附图详细描述示例性实施例， 对于本领域技术人员而。

16、言， 特征将变得明 显， 在附图中： 0009 图1至图16示出了根据示例实施例的制造垂直存储器装置的方法中的阶段的平面 图和剖视图； 并且 0010 图17至图21示出了根据示例实施例的制造垂直存储器装置的方法中的阶段的剖 视图。 具体实施方式 0011 通过下面参照附图进行的详细描述， 根据示例实施例的垂直存储器装置和制造垂 直存储器装置的方法的上述和其他方面和特征将变得容易理解。 在下文中， 基本垂直于基 底的上表面的方向可以被定义为第一方向， 并且基本平行于基底的上表面并且彼此交叉的 两个方向可以分别被定义为第二方向和第三方向。 在示例实施例中， 第二方向和第三方向 可以基本彼此垂直。。

17、 0012 图1至图16是示出根据示例实施例的制造垂直存储器装置的方法中的阶段的平面 图和剖视图。 具体地， 图1、 图4、 图7和图15是平面图， 图2至图3、 图5至图6、 图8至图14和图16 分别是相应平面图的沿线A-A截取的剖视图。 0013 参照图1和图2， 可以在基底100上顺序地堆叠垫层110和第一牺牲层120。 然后， 可 以从基底100部分地去除垫层110和第一牺牲层120以在基底100上形成支撑图案130。 可以 在第一牺牲层120和支撑图案130上形成支撑层140， 例如， 以覆盖第一牺牲层120和支撑图 案130。 0014 基底100可以包括例如硅、 锗、 硅锗或者。

18、诸如GaP、 GaAs、 GaSb等的III-V化合物。 在 一些实施例中， 基底100可以为例如绝缘体上硅(SOI)基底或者绝缘体上锗(GOI)基底。 0015 垫层110可以包括氧化物， 例如氧化硅。 0016 第一牺牲层120可以包括与稍后将描述的绝缘层160和第二牺牲层170的材料不同 的材料。 在示例实施例中， 第一牺牲层120可以包括相对于绝缘层160和第二牺牲层170中分 别包括的氧化物和氮化物具有蚀刻选择性的材料。 因此， 第一牺牲层120可以包括例如氧化 锗(GeO2)或掺杂有锗的氧化硅(Ge掺杂的SiO2)。 0017 当第一牺牲层120包括氧化锗(GeO2)时， 第一牺牲。

19、层120相对于包括例如氧化硅 (SiO2)的绝缘层160的第一蚀刻比可以大于包括例如氮化硅的第二牺牲层170相对于绝缘 层160的第二蚀刻比。 0018 在示例实施例中， 支撑图案130和支撑层140可以包括相对于第一牺牲层120具有 说明书 2/8 页 6 CN 111106125 A 6 蚀刻选择性的材料。 例如， 支撑图案130和支撑层140可以包括未掺杂的多晶硅。 0019 可以通过去除垫层110和第一牺牲层120的部分以形成穿过它们的第一开口并且 例如完全地填充第一开口来形成支撑图案130。 因此， 支撑图案130的上表面可以具有与包 括垫层110和第一牺牲层120的结构的上表面基本。

20、共面的高度， 并且支撑图案130的侧壁可 以接触垫层110和第一牺牲层120的侧壁。 例如， 如图2中所示， 支撑图案130和第一牺牲层 120的上表面可以共面。 0020 支撑图案130可以与其处可以形成第二开口290的区域叠置， 如参照图7和图8将详 细描述的。 因此， 根据第二开口290的构造(并且如图1中所示)， 在第二方向上可以形成一个 或多个支撑图案130， 并且在第三方向上可以形成多个支撑图案130。 0021 参照图3， 可以在支撑层140上交替地且重复地形成绝缘层160和第二牺牲层170以 形成模制体。 在示例实施例中， 绝缘层160可以包括氧化物， 例如氧化硅， 并且第二牺。

21、牲层 170可以包括相对于绝缘层160具有蚀刻选择性的材料， 例如， 诸如氮化硅的氮化物。 绝缘层 160和第二牺牲层170可以通过例如化学气相沉积(CVD)工艺、 等离子体增强化学气相沉积 (PECVD)工艺、 原子层沉积(ALD)工艺等来形成。 0022 参照图4和图5， 可以在绝缘层160中最上面的绝缘层160上形成第一绝缘中间层 180， 并且可通过干蚀刻工艺穿过第一绝缘中间层180、 模制体、 支撑层140、 第一牺牲层120 和垫层110形成沟道孔190。 第一绝缘中间层180可以包括氧化物， 例如氧化硅。 0023 在示例实施例中， 可以执行干蚀刻工艺直到暴露基底100的上表面，。

22、 并且在干蚀刻 工艺中可以进一步去除基底100的上部。 在示例实施例中， 可以执行干蚀刻工艺以在第二方 向和第三方向中的每个方向上形成多个沟道孔190， 因此可以限定沟道孔阵列。 0024 参照图6， 可以在沟道孔190中形成电荷存储结构230、 沟道240、 填充图案250和盖 图案260。 0025 例如， 可以在沟道孔190的侧壁、 基底100的暴露的上表面和第一绝缘中间层180的 上表面上顺序地形成电荷存储结构层和沟道层。 可以在沟道层上形成填充层以填充沟道孔 190的剩余部分， 并且可以将填充层、 沟道层和电荷存储结构层平坦化， 直到暴露第一绝缘 中间层180的上表面。 0026 在。

23、示例实施例中， 平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。 通过平坦化工艺， 可以形成顺序地堆叠在沟道孔190的侧壁和基底100的上表面上的电荷存 储结构230和沟道240， 并且填充图案250可以填充由沟道240形成的内部空间。 0027 当其中形成有沟道240的沟道孔190可以限定沟道孔阵列时， 在沟道孔190中的沟 道240也可以限定沟道阵列。 0028 在示例实施例中， 电荷存储结构230可以包括顺序地堆叠的第一阻挡图案200、 电 荷存储图案210和隧道绝缘图案220。 例如， 第一阻挡图案200、 电荷存储图案210和隧道绝缘 图案220可以分别包括氧化硅、 氮化。

24、硅和氧化硅。 0029 可以去除填充图案250、 沟道240和电荷存储结构230的上部以形成凹陷。 可以在第 一绝缘中间层180上形成盖层以填充凹陷， 并且可以将盖层平坦化， 直到可以暴露第一绝缘 中间层180的上表面， 以形成盖图案260。 0030 参照图7和图8， 可以在第一绝缘中间层180和盖图案260上形成第二绝缘中间层 270， 并且可以通过干蚀刻工艺穿过第一绝缘中间层180和第二绝缘中间层270、 模制体、 支 说明书 3/8 页 7 CN 111106125 A 7 撑层140、 第一牺牲层120和垫层110形成第二开口290。 如图7中所示， 多个沟道孔(由其中的 盖图案26。

25、0表示)可以布置在两个相邻的第二开口290之间。 0031 在示例实施例中， 可以执行干蚀刻工艺直到暴露基底100的上表面， 并且也可以暴 露支撑图案130的上表面。 另外， 在干蚀刻工艺过程中， 还可以去除基底100和支撑图案130 的上部。 当形成第二开口290时， 第一牺牲层120以及模制体的绝缘层160和第二牺牲层170 可以被暴露。 0032 在示例实施例中， 第二开口290在平面图中可以在第二方向上延伸， 例如， 以具有 在第二方向上的纵向方向， 并且在第三方向上可以形成多个第二开口290， 例如， 以在第三 方向上彼此间隔开。 如前面讨论的， 第二开口290可以在平面图中与一个支。

26、撑图案130或多 个支撑图案130叠置。 当形成第二开口290时， 绝缘层160可以转变为在第二方向上延伸的绝 缘图案165， 并且第二牺牲层170可以转变为在第二方向上延伸的第二牺牲图案175。 0033 参照图9， 可以去除通过第二开口290暴露的第一牺牲层120以形成第一间隙310。 因此， 支撑图案130的侧壁和电荷存储结构230的一部分侧壁可以通过第一间隙310被暴露。 0034 在示例实施例中， 可以使用包括SC1的溶液通过湿法蚀刻工艺去除第一牺牲层 120。 第一牺牲层120可以包括相对于模制体的绝缘图案165和第二牺牲图案175具有高蚀刻 选择性的材料， 并且因此， 在湿法蚀刻。

27、工艺过程中， 模制体的暴露部分不会被损坏。 即， 因为 第一牺牲层120相对于模制体的绝缘图案165和第二牺牲图案175的高蚀刻选择性， 所以即 使在第一牺牲层120去除过程中， 模制体的绝缘图案165和第二牺牲图案175例如直接地暴 露于第二开口290的内部， 模制体的绝缘图案165和第二牺牲图案175也不被损坏。 因此， 可 以容易地去除第一牺牲层120， 而无需在第二开口290的侧壁上的蚀刻停止图案。 0035 例如， 包括在第一牺牲层120中的氧化锗(GeO2)可以具有相对于包括在绝缘图案 165中的氧化硅(SiO2)的高蚀刻选择性。 包括氧化锗(GeO2)的第一牺牲层120相对于氧化。

28、硅 (SiO2)的蚀刻选择比可以大于包括氮化硅的牺牲层相对于氧化硅(SiO2)的蚀刻选择比。 因 此， 例如由于高蚀刻选择比， 所以即使没有蚀刻停止图案， 在第一牺牲层120(其包括氧化 锗)的湿法蚀刻工艺过程中也不会损坏模制体的绝缘图案165(其包括氧化硅)。 0036 另外， 第一牺牲层120可以包括氧化物而不是氮化物， 因此， 不会产生碳-氮(C-N) 残余物， 其中， 如果第一牺牲层120包括氮化物则会产生碳-氮(C-N)残余物。 因此， 不会由于 碳-氮(C-N)残余物而降低例如沟道240的相邻层结构的特性。 0037 在示例性实施例中， 当通过湿法蚀刻工艺形成第一间隙310时， 模。

29、制体由于其被支 撑图案130和支撑层140支撑而不会坍塌。 例如， 如图9中所示， 支撑图案130在第三方向上的 宽度可以大于第二开口290在第三方向上的宽度， 因此支撑图案130的部分在第二开口290 的底部周围可以与支撑层140的底部接触， 例如， 支撑图案130可以从基底100延伸到支撑层 140， 同时围绕第二开口290的底部。 0038 可以去除电荷存储结构230的通过第一间隙310暴露的部分， 以暴露被电荷存储结 构230覆盖的沟道240的外侧壁。 也可以去除在基底100上的垫层110。 0039 可以通过例如湿法蚀刻工艺去除电荷存储结构230的暴露部分。 电荷存储结构230 和垫。

30、层110可以具有薄的厚度， 因此， 当执行湿法蚀刻工艺时， 不会损坏其他层结构， 例如模 制体的绝缘图案165和第二牺牲图案175。 0040 湿法蚀刻工艺可以具有各向同性特性， 因此不仅电荷存储结构230的通过第一间 说明书 4/8 页 8 CN 111106125 A 8 隙310暴露的部分， 而且电荷存储结构230的与支撑层140的侧壁(该侧壁面对沟道240的外 侧壁)接触的部分可以被部分地去除。 然而， 电荷存储结构230的与支撑层140的上侧壁接触 的部分以及电荷存储结构230的可以与支撑层140的侧壁相邻并接触沟道240的部分可以保 留。 通过湿法蚀刻工艺， 电荷存储结构230的穿。

31、过基底100的上部的部分可以与电荷存储结 构230的穿过模制体的部分分开。 0041 参照图10， 可以形成沟道连接层320以填充第一间隙310。 沟道连接层320可以填充 第一间隙310， 并且还可形成在第二开口290的侧壁和底部以及第二绝缘中间层270的上表 面上。 沟道连接层320可以包括例如掺杂有n型杂质的多晶硅。 0042 参照图11， 可以部分地去除沟道连接层320以仅在第一间隙310中形成沟道连接图 案325。 在示例实施例中， 可以通过回蚀工艺去除沟道连接层320的在第二开口290中的部分 来形成沟道连接图案325， 例如， 可以从第二开口290完全地去除沟道连接层320。 当。

32、形成沟 道连接图案325时， 形成沟道阵列的沟道240可以经由沟道连接图案325彼此关联。 0043 可以将杂质注入到基底100的通过第二开口290暴露的上部中以形成杂质区105。 在示例实施例中， 杂质区105可以接触沟道连接图案325的下表面， 因此， 可以电连接到包括 掺杂多晶硅的沟道连接图案325。 0044 参照图12， 可以去除通过第二开口290暴露的第二牺牲图案175， 以在多个水平处 在绝缘图案165之间形成第二间隙340， 并且第一阻挡图案200的外侧壁可以通过第二间隙 340部分地暴露。 在示例实施例中， 可以使用包括磷酸或硫酸的蚀刻溶液通过湿法蚀刻工艺 去除第二牺牲图案1。

33、75。 0045 参照图13， 可以在第一阻挡图案200的暴露的外侧壁、 第二间隙340的内壁、 绝缘图 案165的表面、 基底100的上表面、 支撑图案130的上表面和第二绝缘中间层270的上表面上 形成第二阻挡图案350。 可以在第二阻挡图案350上形成栅电极层。 0046 栅电极层可以包括顺序地堆叠的栅极阻挡层和栅极导电层。 栅极导电层可以包括 低电阻金属， 例如钨、 钛、 钽、 铂等， 栅极阻挡层可以包括金属氮化物， 例如氮化钛、 氮化钽 等。 0047 可以部分地去除栅电极层以在第二间隙340的每个中形成栅电极。 在示例实施例 中， 可以通过湿法蚀刻工艺部分地去除栅电极层， 因此栅电。

34、极可以完全地或者部分地填充 第二间隙340中的每个。 0048 栅电极可以在第二方向上延伸， 并且多个栅电极可以在第三方向上形成。 即， 其中 的每个可以在第二方向上延伸的多个栅电极可以通过第二开口290彼此间隔开。 0049 在示例实施例中， 栅电极可以形成在在第一方向上彼此间隔开的多个水平处， 并 且在多个水平处的栅电极可以形成栅电极结构。 栅电极结构可以包括至少一个第一栅电极 382、 多个第二栅电极384和至少一个第三栅电极386。 第一栅电极382、 第二栅电极384和第 三栅电极386所形成的水平的数量可以根据第二牺牲层170的水平数来改变。 0050 参照图14， 可以在第二阻挡。

35、图案350上形成间隔物层， 并且可以各向异性地蚀刻间 隔物层以在第二开口290的侧壁上形成间隔物390。 因此， 第二阻挡图案350的上表面可以被 部分地暴露。 0051 可以蚀刻第二阻挡图案350的未被间隔物390覆盖的部分， 并且也可以蚀刻第二阻 挡图案350的在第二绝缘中间层270的上表面上的部分。 另外， 可以去除基底100和支撑图案 说明书 5/8 页 9 CN 111106125 A 9 130的上部。 0052 可以在基底100的上表面、 支撑图案130的上表面、 间隔物390和第二绝缘中间层 270上形成导电层以填充第二开口290的剩余部分， 并且可以将导电层平坦化， 直到第二。

36、绝 缘中间层270的上表面被暴露， 以形成共源极线(CSL)400。 CSL 400可以包括金属， 例如钨。 0053 在示例实施例中， CSL 400可以在第一方向上延伸， 并且也可以在第二方向上延 伸。 CSL 400的下表面可以被基底100(即杂质区105)和支撑图案130覆盖。 因此， 由从CSL 400施加的电压产生的电流可以通过杂质区105和沟道连接图案325流到沟道240。 0054 参照图15和图16， 在第二绝缘中间层270、 CSL 400、 间隔物390和第二阻挡图案350 上形成第三绝缘中间层410之后， 可以穿过第二绝缘中间层270和第三绝缘中间层410形成 接触塞4。

37、20以接触盖图案260的上表面。 可以在第三绝缘中间层410和接触塞420上形成第四 绝缘中间层430， 并且可以穿过第四绝缘中间层430形成位线440以接触接触塞420的上表 面。 0055 如上所述， 可以通过以下步骤制造垂直存储器装置： 在基底100上形成包括第一绝 缘材料的第一牺牲层120； 形成具有绝缘层160和第二牺牲层170的模制体， 绝缘层160和第 二牺牲层170交替地且重复地堆叠， 绝缘层160和第二牺牲层170分别包括与第一绝缘材料 不同的第二绝缘材料和第三绝缘材料； 穿过模制体和第一牺牲层120形成沟道240； 穿过模 制体和第一牺牲层120形成第二开口290以暴露基底。

38、100的上表面； 通过第二开口290去除第 一牺牲层120以形成第一间隙310； 形成沟道连接图案325以填充第一间隙310； 并且用栅电 极替换第二牺牲层170。 0056 在示例实施例中， 第一牺牲层120可以包括相对于模制体的绝缘图案165和第二牺 牲图案175具有蚀刻选择性的材料。 例如， 第一牺牲层120可以包括氧化锗或者掺杂有锗的 氧化硅， 其相对于绝缘图案165和第二牺牲图案175中分别包括的氧化硅和氮化硅， 可以具 有高蚀刻选择性。 0057 在示例实施例中， 可以使用包括SC1的蚀刻溶液通过湿法蚀刻工艺去除第一牺牲 层120， 包括SC1的蚀刻溶液所具有的相对于第一牺牲层12。

39、0的蚀刻选择性可以大于相对于 绝缘图案165和第二牺牲图案175的蚀刻选择性。 因此， 在湿法蚀刻工艺过程中， 通过第二开 口290暴露的绝缘图案165和第二牺牲图案175不会被损坏。 因此， 可以去除第一牺牲层120， 而无需在第二开口290的侧壁上的蚀刻停止图案。 0058 具体地， 包括在第一牺牲层120中的氧化锗(GeO2)可以具有相对于包括在绝缘图 案165中的氧化硅(SiO2)的高蚀刻选择性。 包括氧化锗(GeO2)的第一牺牲层120相对于氧化 硅(SiO2)的蚀刻选择性可以大于包括氮化硅的牺牲层相对于氧化硅(SiO2)的蚀刻选择性。 因此， 即使没有蚀刻停止图案， 在湿法蚀刻工艺。

40、过程中也不会损坏模制体的绝缘图案165。 0059 另外， 第一牺牲层120可以包括氧化物而不是氮化物， 因此， 不会产生碳-氮(C-N) 残余物， 其中， 如果第一牺牲层120包括氮化物则会产生碳-氮(C-N)残余物。 因此， 不会由于 碳-氮(C-N)残余物而降低例如沟道240的相邻层结构的特性。 0060 在示例实施例中， 当通过湿法蚀刻工艺形成第一间隙310时， 由于支撑图案130和 支撑层140， 所以模制体不会坍塌。 0061 图17至图21是示出根据示例实施例的制造垂直存储器装置的方法中的阶段的剖 视图。 该方法可以包括与参照图1至图16说明的工艺基本相同或相似的工艺， 因此， 。

41、在此省 说明书 6/8 页 10 CN 111106125 A 10 略其详细描述。 0062 参照图17， 可以在基底500上形成电路图案， 并且可以在基底500上形成第一下绝 缘中间层560和第二下绝缘中间层630以覆盖电路图案。 0063 垂直存储器装置可具有外围上单元(COP， cell over peri)结构。 即， 电路图案区 和单元阵列区可以垂直地堆叠在基底500上。 基底500可以包括有源区(active region)和 其上具有隔离图案510的场区(field region)。 0064 电路图案可以包括晶体管、 下接触塞、 下布线、 下通孔等。 在示例实施例中， 可以形。

42、 成晶体管， 晶体管包括下栅极结构550和在基底500的有源区的上部处与下栅极结构550相 邻的下杂质区505。 下栅极结构550可以包括顺序地堆叠在基底500上的下栅极绝缘图案 520、 下栅电极530和下栅极掩模540。 0065 第一下绝缘中间层560可以形成在基底500上以覆盖晶体管， 并且下接触塞570可 以穿过第一下绝缘中间层560延伸以接触下杂质区505。 0066 第一下布线580可以形成在第一下绝缘中间层560上以接触下接触塞570的上表 面。 第一下通孔590、 第二下布线600、 第二下通孔610和第三下布线620可以顺序地堆叠在第 一下布线580上。 0067 第二下绝。

43、缘中间层630可以形成在第一下绝缘中间层560上以覆盖第一下布线 580、 第二下布线600和第三下布线620以及第一下通孔590和第二下通孔610。 第二下绝缘中 间层630可以与第一下绝缘中间层560合并。 0068 参照图18， 可以在第二下绝缘中间层630上形成基体图案700。 可以通过在第二下 绝缘中间层630上形成基体层并且将基体层图案化从而保留在预定区域上(例如， 在基底 500的单元阵列区上)来形成基体图案700。 基体图案700可以包括半导体材料， 例如多晶硅。 0069 可以执行与参照图1和图2说明的工艺基本相同或相似的工艺。 因此， 垫层110和第 一牺牲层120可以顺序。

44、地堆叠在基体图案700上， 穿过垫层110和第一牺牲层120延伸的支撑 图案130可以形成在基体图案700上， 并且支撑层140可以形成在第一牺牲层120和支撑图案 130上。 0070 参照图19， 可以执行与参照图3至图9说明的工艺基本相同或相似的工艺。 因此， 可 以在支撑层140上形成包括顺序地堆叠的绝缘层160和第二牺牲层170的模制体， 可以形成 穿过模制体延伸的沟道240以及覆盖沟道240的下表面和侧壁的电荷存储结构230， 可以形 成穿过模制体、 支撑层140和第一牺牲层120延伸以暴露基体图案700的上表面的第二开口 290， 并且可以通过第二开口290去除电荷存储结构230。

45、的一部分和第一牺牲层120。 另外， 可 以在基体图案700的通过第二开口290暴露的上部处形成杂质区105。 0071 参照图20， 可以执行与参照图10和图11说明的工艺基本相同或相似的工艺， 因此， 可以形成填充第一间隙310的沟道连接图案325， 使得沟道240可以彼此连接。 0072 参照图21， 可以执行与参照图12至图16说明的工艺基本相同或相似的工艺以完成 垂直存储器装置的制造。 0073 垂直存储器装置可以具有COP结构， 因此， 可以在电路图案上方形成包括例如多晶 硅的基体图案700， 可以在基体图案700上形成模制体， 并且可以穿过模制体形成沟道240。 基体图案700可。

46、以不包括单晶半导体材料， 因此通过使用基体图案700作为种子的SEG工艺 可能不能形成具有均匀特性的半导体图案， 并且通过半导体图案， 沟道240可能不能均匀地 说明书 7/8 页 11 CN 111106125 A 11 连接到基体图案700。 然而， 根据示例实施例， 在基体图案700上的沟道240可以通过沟道连 接图案325来彼此连接(沟道连接图案325可以通过去除第一牺牲层120而形成)， 因此， 可以 不通过SEG工艺形成半导体图案。 0074 通过总结和回顾， 示例实施例提供了一种制造具有改善的特性的垂直存储器装置 的方法。 即， 在制造垂直存储器装置的方法中， 当通过开口(该开口。

47、穿过模制体延伸)去除用 于形成沟道连接图案的牺牲层时， 牺牲层可以包括相对于其他层结构(例如， 氧化物和氮化 物层)具有高蚀刻选择性的材料(例如， 氧化锗)， 从而不需要覆盖开口侧壁的蚀刻停止图案 或者间隔物。 因此， 可以通过数量减少的工艺来形成沟道连接图案。 此外， 由于牺牲层不包 括氮化物(例如， 包括氧化锗)， 所以当去除牺牲层时， 不会产生碳-氮(C-N)残余物， 从而可 以防止由C-N残余物引起的沟道特性劣化。 0075 这里已经公开了示例实施例， 并且尽管采用了特定的术语， 但是它们仅以一般的 和描述性的含义来使用和解释， 而不是出于限制的目的。 在一些情况下， 对于截止到本申请。

48、 提交时的本领域普通技术人员将明显的是， 除非另外明确指出， 否则结合具体实施例描述 的特征、 特性和/或元件可以单独使用， 或与结合其他实施例描述的特征、 特性和/或元件组 合使用。 因此， 本领域技术人员将理解的是， 在不脱离权利要求中阐述的本发明的精神和范 围的情况下， 可以在形式上和细节上进行各种改变。 说明书 8/8 页 12 CN 111106125 A 12 图1 图2 说明书附图 1/19 页 13 CN 111106125 A 13 图3 说明书附图 2/19 页 14 CN 111106125 A 14 图4 说明书附图 3/19 页 15 CN 111106125 A 1。

49、5 图5 说明书附图 4/19 页 16 CN 111106125 A 16 图6 说明书附图 5/19 页 17 CN 111106125 A 17 图7 说明书附图 6/19 页 18 CN 111106125 A 18 图8 说明书附图 7/19 页 19 CN 111106125 A 19 图9 说明书附图 8/19 页 20 CN 111106125 A 20 图10 说明书附图 9/19 页 21 CN 111106125 A 21 图11 说明书附图 10/19 页 22 CN 111106125 A 22 图12 说明书附图 11/19 页 23 CN 111106125 A 。

50、23 图13 说明书附图 12/19 页 24 CN 111106125 A 24 图14 说明书附图 13/19 页 25 CN 111106125 A 25 图15 说明书附图 14/19 页 26 CN 111106125 A 26 图16 说明书附图 15/19 页 27 CN 111106125 A 27 图17 图18 说明书附图 16/19 页 28 CN 111106125 A 28 图19 说明书附图 17/19 页 29 CN 111106125 A 29 图20 说明书附图 18/19 页 30 CN 111106125 A 30 图21 说明书附图 19/19 页 31。