基于APB总线的OWI通讯设备.pdf

《基于APB总线的OWI通讯设备.pdf》由会员分享，可在线阅读，更多相关《基于APB总线的OWI通讯设备.pdf（8页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201911269809.3 (22)申请日 2019.12.11 (71)申请人 北京工业大学 地址 100124 北京市朝阳区平乐园100号 (72)发明人 万培元谢隆陈志杰杨子聪 白涛 (74)专利代理机构 北京思海天达知识产权代理 有限公司 11203 代理人 沈波 (51)Int.Cl. G06F 13/38(2006.01) (54)发明名称 基于APB总线的OWI通讯设备 (57)摘要 本发明公开了基于APB总线的OWI通讯设备， 所述OWI装置包括APB总线接口模。

2、块和OWI通讯接 口模块； 本设计为实现基于APB总线上的单线通 讯方法， 通过APB总线模块对OWI模块进行控制， 解决了APB总线上多线的通讯方式， 将TX和RX合 并在一根线上， 从而实现了APB总线上单线通讯。 本设计中在片选信号拉高后， APB接口模块通过 控制模块控制OWI接口接收或发送数据， 将TX与 RX都通过一根线进行传输数据， 实现一种单线的 通讯方式。 权利要求书2页 说明书3页 附图2页 CN 111026691 A 2020.04.17 CN 111026691 A 1.基于APB总线OWI装置， 其特征在于： 所述OWI装置包括APB总线接口模块和OWI通讯接 口模。

3、块； APB总线接口模块， 包括一根中断申请信号以及AMBA APB总线定义的所有信号线， 负责 与APB主机通信， 将APB总线上传来的要发送数据交给OWI的接收缓存模块， 负责将OWI接收 到的数据传到APB总线上； OWI通讯接口模块， 包括用以接收RXD与发送TXD一根信号线， 支持与其他OWI主机通信； 每帧数据有起始位、 5到8位的数据位和可选择的奇偶校验位以及12位的停止位， 其中起 始位为低电平， 停止位为高电平。 2.根据权利要求1所述的基于APB总线OWI装置， 其特征在于： OWI模块包含了OWI控制模 块， 接收发送缓存模块， 波特率发生器模块， 接收发送模块， APB。

4、总线接口模块拥有一根中断 申请信号以及AMBAAPB总线定义的所有信号线， 负责与APB主机通信， APB模块通过控制信号 和数据通道将APB总线上传来的控制命令与要发送的数据交给OWI控制模块或将收到的数 据交给APB总线接口模块， 之后OWI控制模块控制波特率发生器模块产生接收发送发送模块 和接收发送模块所需的时钟， 同时接收发送缓存模块和接收发送缓存模块开始工作， 接收 数据时接收发送模块将接收到的数据放入接收缓存模块， 发送数据时读取发送缓存模块中 数据发送给从机。 3.根据权利要求1所述的基于APB总线OWI装置， 其特征在于： APB总线接口模块通过使 能信号控制OWI通讯模块接收。

5、、 发送数据， 同时APB通过专门的接收、 发送通道实现进行数据 交换与OWI模块； 其中OWI控制模块用于接收APB模块的控制信号和控制波特率发生器工作 模式， 以及控制OWI模块接收还是发送数据并将接收数据上传到APB模块或将要发送的数据 存入发送缓存模块； OWI接收发送缓存模块受控制模块控制， 用于将接收或发送的数据暂时 放在缓存模块内， 缓存模块使用FIFO存储器结构可以对连续数据流进行缓存； 波特率发生 器作用是从输入时钟转换出需要的波特率clk， 即波特率时钟频率， 为接收发送模块提供时 钟； 接收发送模块用于与其他设备连接， 接收控制模块控制信号实现与其他设备进行数据 交换。 。

6、4.根据权利要求1所述的基于APB总线OWI装置， 其特征在于： APB总线接口模块拥有一 根中断申请信号以及AMBAAPB总线定义的所有信号线， 负责与APB主机通信， 将APB总线上传 来的控制命令与要发送的数据交给OWI控制模块负责将控制模块的状态信号与接收到的数 据传到APB总线上； 中断申请信号在没有中断请求时保持低电平， 当发生中断请求时保持高 电平。 5.根据权利要求1所述的基于APB总线OWI装置， 其特征在于： APB总线读写具体工作原 理， 发生一次APB写操作时， 在准备周期主机将数据PDATA， 地址PADDR准备好， 同时置位选通 信号PSEL， 在使能周期置位使能信。

7、号PENABLE； 这些信号必须保持到使能周期末的上升沿， 在此上升沿， 数据将根据地址写入相应寄存器。 6.根据权利要求1所述的基于APB总线OWI装置， 其特征在于： 发生一次APB读操作时， 在 准备周期主机将地址PADDR准备好， 同时置位选通信号PSEL， 在使能周期置位使能信号 PENABLE， 同时APB接口模块根据地址将数据PRDATA准备好； 这些信号必须保持到使能周期 末的上升沿， 在此上升沿， 主机将读走数据。 7.根据权利要求1所述的基于APB总线OWI装置， 其特征在于： OWI总线接口模块通过一 权利要求书 1/2 页 2 CN 111026691 A 2 根信号线。

8、实现接收RXD与发送TXD， 支持与其OWI主机通信； 每帧数据有起始位、 5到8位的数 据位和可选择的奇偶校验位以及12位的停止位， 其中起始位为低电平， 停止位为高电平。 8.根据权利要求7所述的基于APB总线OWI装置， 其特征在于： 芯片上电或soft reset后 的10ms至20ms为OWI进入窗口， 在此窗口内通过OWI引脚连续输入特定的OWI进入命令可以 使芯片进入OWI通讯模式； 进入OWI通讯模式后， 没有任何通信正在进行时， OWI总线处于空闲状态； 空闲状态时， OWI脚处于输入状态， 由外部上拉电阻上拉至高电平； 在OWI总线处于空闲状态时， OWI主机发送一个20u。

9、s的低电平脉冲标志一次OWI通讯的 开始； 任何OWI通信必须由一个开始条件引导， 且OWI主机只能在OWI总线处于空闲状态时发 送开始脉冲。 9.根据权利要求7所述的基于APB总线OWI装置， 其特征在于： OWI主机在发送开始条件 后需要发送寻址和读写控制信息， 包含n位的寄存器地址， 字节数控制位和1位读写控制位； 寄存器地址指示读写寄存器的首地址； 字节数控制位指示连续读写的字节数； 读写控制位 指示是读操作还是写操作， 0:写操作， 1:读操作。 10.根据权利要求7所述的基于APB总线OWI装置， 其特征在于： 在写操作中， OWI主机发 送完读写控制位后， 继续发送n个字节， 数。

10、据将被依次写入指定的寄存器地址及其后续地 址； 在读操作中， OWI主机发送完读写控制位后， 将OWI线拉高一段时间后(2bit)， 再将引脚 设为输入状态； 芯片会在OWI为高后， 开始连续发送指定寄存器地址开始的字节的内容及其 1位奇偶校验码(C1)， OWI主机在接收到全部数据后重新获得总线控制权； OWI主机可以根据 该奇偶校验位判断读取的数据是否正确。 权利要求书 2/2 页 3 CN 111026691 A 3 基于APB总线的OWI通讯设备 技术领域 0001 本发明涉及嵌入式系统安全通信领域， 具体来说是一个挂载在APB总线上的OWI装 置。 背景技术 0002 OWI通信协议。

11、是可以在不增加任何额外引线的情况下在0-5V， 0-10V， 4-20mA等各 种输出模式下完成数据读取和芯片配置。 OWI通讯协议在每次OWI总线的上升沿识别数据， 每个上升沿到上升沿的周期代表一个数据位， 数值由当前周期的高电平和低电平的时间比 例决定(高电平在前， 低电平在后)， 占空比大于1/8周期且小于3/8周期代表数据 0 ， 占空 比大于5/8周期小于7/8周期的代表数据 1 。 发明内容 0003 本发明提供了一种基于OWI的通信方法， 目的在于解决如何在APB总线上实现单线 通讯的问题。 本设计中在片选信号拉高后， APB接口模块通过控制模块控制OWI接口接收或 发送数据， 。

12、将TX与RX都通过一根线进行传输数据， 实现一种单线的通讯方式。 0004 为实现上述目的， 本发明采用的技术方案为基于APB总线OWI装置， 所述OWI装置包 括： 0005 APB总线接口模块， 包括一根中断申请信号以及AMBA APB总线定义的所有信号线， 负责与APB主机通信， 将APB总线上传来的要发送数据交给OWI的接收缓存模块， 负责将OWI 接收到的数据传到APB总线上。 0006 OWI通讯接口模块， 包括用以接收RXD与发送TXD一根信号线， 支持与其他OWI主机 通信； 每帧数据有起始位、 5到8位的数据位和可选择的奇偶校验位以及12位的停止位， 其 中起始位为低电平， 。

13、停止位为高电平。 0007 如图1所示， 本设计包含APB总线接口模块与OWI通讯模块， 其中OWI模块包含了OWI 控制模块， 接收发送缓存模块， 波特率发生器模块， 接收发送模块， APB总线接口模块拥有一 根中断申请信号以及AMBAAPB总线定义的所有信号线， 负责与APB主机通信， APB模块通过控 制信号和数据通道将APB总线上传来的控制命令与要发送的数据交给OWI控制模块或将收 到的数据交给APB总线接口模块， 之后OWI控制模块控制波特率发生器模块产生接收发送发 送模块和接收发送模块所需的时钟， 同时接收发送缓存模块和接收发送缓存模块开始工 作， 接收数据时接收发送模块将接收到的。

14、数据放入接收缓存模块， 发送数据时读取发送缓 存模块中数据发送给从机。 0008 APB总线接口模块通过使能信号控制OWI通讯模块接收、 发送数据， 同时APB通过专 门的接收、 发送通道实现进行数据交换与OWI模块。 其中OWI控制模块用于接收APB模块的控 制信号和控制波特率发生器工作模式， 以及控制OWI模块接收还是发送数据并将接收数据 上传到APB模块或将要发送的数据存入发送缓存模块； OWI接收发送缓存模块受控制模块控 制， 用于将接收或发送的数据暂时放在缓存模块内， 缓存模块使用FIFO存储器结构可以对 说明书 1/3 页 4 CN 111026691 A 4 连续数据流进行缓存；。

15、 波特率发生器作用是从输入时钟转换出需要的波特率clk， 即波特率 时钟频率， 为接收发送模块提供时钟； 接收发送模块用于与其他设备连接， 接收控制模块控 制信号实现与其他设备进行数据交换。 0009 本设计为实现基于APB总线上的单线通讯方法， 通过APB总线模块对OWI模块进行 控制， 解决了APB总线上多线的通讯方式， 将TX和RX合并在一根线上， 从而实现了APB总线上 单线通讯。 附图说明 0010 图1为整体框图。 0011 图2为APB读时序图。 0012 图3为APB写时序图。 0013 图4为OWI接收数据格式。 0014 图5为OWI发送数据格式。 具体实施方式 0015 。

16、下面结合附图15对本发明作进一步描述。 0016 一种基于APB总线的OWI通讯装置， 包含APB总线模块， OWI总线模块， 控制模块。 0017 APB总线接口模块拥有一根中断申请信号以及AMBAAPB总线定义的所有信号线， 负 责与APB主机通信， 将APB总线上传来的控制命令与要发送的数据交给OWI控制模块负责将 控制模块的状态信号与接收到的数据传到APB总线上。 中断申请信号在没有中断请求时保 持低电平， 当发生中断请求时保持高电平。 0018 下面结合图2、 图3， 简要描述APB总线读写具体工作原理， 具体可参见ARM公司AMBA 总线规范。 空闲时选通信号(PSEL)与使能信号。

17、(PENABLE)均为低， 数据(PDATA)与地址 (PADDR)无效。 发生一次APB写操作时， 如图， 在准备周期主机将数据(PDATA)， 地址(PADDR) 准备好， 同时置位选通信号(PSEL)， 在使能周期置位使能信号(PENABLE)。 这些信号必须保 持到使能周期末的上升沿， 在此上升沿， 数据将根据地址写入相应寄存器。 0019 发生一次APB读操作时， 如图2所示， 在准备周期主机将地址(PADDR)准备好， 同时 置位选通信号(PSEL)， 在使能周期置位使能信号(PENABLE)， 同时APB接口模块根据地址将 数据(PRDATA)准备好。 这些信号必须保持到使能周期。

18、末的上升沿， 在此上升沿， 主机将读走 数据。 0020 OWI总线接口模块通过一根信号线实现接收RXD与发送TXD， 支持与其OWI主机通 信。 具体通信格式如图4、 图5所示， 每帧数据有起始位、 5到8位的数据位和可选择的奇偶校 验位以及12位的停止位， 其中起始位为低电平， 停止位为高电平。 0021 具体实现时可采用以下方案： 0022 芯片上电或soft reset后的10ms至20ms为OWI进入窗口， 在此窗口内通过OWI引脚 连续输入特定的OWI进入命令可以使芯片进入OWI通讯模式。 0023 进入OWI通讯模式后， 没有任何通信正在进行时， OWI总线处于空闲状态。 空闲状。

19、态 时， OWI脚处于输入状态， 由外部上拉电阻上拉至高电平。 0024 在OWI总线处于空闲状态时， OWI主机发送一个20us的低电平脉冲标志一次OWI通 说明书 2/3 页 5 CN 111026691 A 5 讯的开始。 任何OWI通信必须由一个开始条件引导， 且OWI主机只能在OWI总线处于空闲状态 时发送开始脉冲。 0025 OWI主机在发送开始条件后需要发送寻址和读写控制信息， 包含n位的寄存器地 址， 字节数控制位和1位读写控制位。 寄存器地址指示读写寄存器的首地址。 字节数控制位 指示连续读写的字节数。 读写控制位指示是读操作还是写操作， 0:写操作， 1:读操作。 0026。

20、 在写操作中， OWI主机发送完读写控制位后， 继续发送n个字节(由字节数控制位决 定)， 数据将被依次写入指定的寄存器地址及其后续地址， 如图5所示。 0027 在读操作中， OWI主机发送完读写控制位后， 将OWI线拉高一段时间后(2bit)， 再将 引脚设为输入状态。 芯片会在OWI为高后， 开始连续发送指定寄存器地址开始的(由字节数 控制位决定)字节的内容及其1位奇偶校验码(C1)， OWI主机在接收到全部数据后重新获得 总线控制权， 如图4所示。 OWI主机可以根据该奇偶校验位判断读取的数据是否正确。 说明书 3/3 页 6 CN 111026691 A 6 图1 图2 说明书附图 1/2 页 7 CN 111026691 A 7 图3 图4 图5 说明书附图 2/2 页 8 CN 111026691 A 8 。