正装集成单元二极管芯片.pdf

《正装集成单元二极管芯片.pdf》由会员分享，可在线阅读，更多相关《正装集成单元二极管芯片.pdf（16页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201911252635.X (22)申请日 2019.03.15 (62)分案原申请数据 201910198993.0 2019.03.15 (71)申请人 深圳第三代半导体研究院 地址 518000 广东省深圳市龙华区观湖街 道虎地排121号锦绣大地11号楼 (72)发明人 蒋振宇闫春辉 (74)专利代理机构 深圳市威世博知识产权代理 事务所(普通合伙) 44280 代理人 李庆波 (51)Int.Cl. H01L 25/075(2006.01) H01L 33/06(201。

2、0.01) H01L 33/32(2010.01) H01L 33/62(2010.01) (54)发明名称 一种正装集成单元二极管芯片 (57)摘要 本发明涉及半导体材料和器件工艺领域， 特 别是半导体光电器件。 本发明提供一种正装集成 单元二极管芯片， 包括多个二极管单元、 N型电极 线条型电极线以及P型电极线条型电极线， 其中 二极管单元的面积从P型电极线条型电极线彼此 汇总的一侧向另一侧逐渐变小。 本发明解决了现 有技术存在的二极管结构在流明效率、 流明密度 输出、 流明成本三个重要的参数上极大局限性的 技术问题， 提高了单位面积单元二极管芯片的流 明输出， 降低了流明成本。 权利要求。

3、书1页 说明书7页 附图7页 CN 111048494 A 2020.04.21 CN 111048494 A 1.一种正装集成单元二极管芯片， 其特征在于， 包括多个二极管单元、 N型电极线条型 电极线以及P型电极线条型电极线， 其中所述二极管单元的面积从所述P型电极线条型电极 线彼此汇总的一侧向另一侧逐渐变小。 2.根据权利要求1所述的正装集成单元二极管芯片， 其特征在于， 沿所述P型电极线条 型电极线的长度方向的宽度从所述P型电极线条型电极线彼此汇总的一侧向另一侧逐渐变 小。 3.根据权利要求1所述的正装集成单元二极管芯片， 其特征在于， 所述二极管单元沿所 述P型电极线条型电极线的长度。

4、方向的宽度满足以下公式： 其中， 沿所述P型电极线条型电极线的长度方向从所述P型电极线条型电极线彼此汇总 的一侧向另一侧依次设置M+1个所述二极管单元， L0为第0个所述二极管单元的宽度， LN为第 N个所述二极管单元的宽度， Rdiode为所述二极管单元的电阻， 并近似为常数， R0为所述P型电 极线条型电极线到第0个所述二极管单元的量子阱有源区的电阻， Ri为所述P型电极线条型 电极线到第i个所述二极管单元的量子阱有源区的电阻， RM-i为所述N型电极线条型电极线 到第M-i个所述二极管单元的量子阱有源区的电阻。 4.根据权利要求1所述的正装集成单元二极管芯片， 其特征在于， 所述P型电极。

5、线条型 电极线的电阻小于所述N型电极线条型电极线的电阻。 5.根据权利要求4所述的正装集成单元二极管芯片， 其特征在于， 所述P型电极线条型 电极线的宽度和/或厚度大于所述N型电极线条型电极线的宽度和/或厚度。 6.根据权利要求1所述的正装集成单元二极管芯片， 其特征在于， 所述P型电极线条型 电极线的电流扩散接触点的数量和/或欧姆接触面积大于所述N型电极线条型电极线的电 流扩散接触点和/或欧姆接触面积。 7.根据权利要求1所述的正装集成单元二极管芯片， 其特征在于， 所述N型电极线条型 电极线和所述P型电极线条型电极线彼此平行且间隔设置。 8.根据权利要求1所述的正装集成单元二极管芯片， 其。

6、特征在于， 所述二极管单元设置 有至少一孔。 9.根据权利要求8所述的正装集成单元二极管芯片， 其特征在于， 所述正装集成单元二 极管芯片包括第一导电类型层、 量子阱有源区以及第二导电类型层， 所述第二导电类型层 和所述量子阱有源区位于所述第一导电类型半导体层上， 所述第二导电类型位于所述量子 阱有源区上， 所述孔从所述第二导电类型层延伸至所述第一导电类型层。 10.根据权利要求1所述的正装集成单元二极管芯片， 其特征在于， 在150A/cm2以上的大 电流注入下， 所述多个二极管单元中的电流注入最小的区域不小于最大区域的80。 权利要求书 1/1 页 2 CN 111048494 A 2 一。

7、种正装集成单元二极管芯片 技术领域 0001 本申请涉及半导体材料和器件工艺领域， 特别是涉及半导体光电器件。 背景技术 0002 常规的正装集成单元二极管芯片， 电流扩散不均匀， 导致发光效率的损失， 现有结 构下的二极管单元二极管芯片散热通过蓝宝石衬底实现， 散热性较差， 从而影响单元二极 管芯片的效率和稳定性， 因此通常正装发光二极管单元二极管芯片主要的应用领域为0.5 瓦以下的中小功率单元二极管芯片市场， 无法提供单位面积流明输出高的产品。 电流扩散 的不均匀、 热扩散的不均匀和光提取的不均匀， 导致其在流明效率、 流明密度输出、 流明成 本三个重要的参数上有极大的局限性， 目前市场上。

8、的整装二极管技术无法提供有效的解决 方案。 0003 现有技术一为专利公开号为US6614056B1的美国专利申请， 如图1所示， 21/23为N 型电极， 19/20ab为P型电极。 电流的扩散的机理如下： ITO(氧化铟锡)与p-GaN形成欧姆接触 后， 在ITO上沉积19/20ab金属， 通过电极线的方式， 将空穴扩散到p-GaN， 到达量子阱有源 区， 在量子阱有源区与21/22N型电极扩散过来的电子通过辐射复合发光， 获得发光的LED器 件。 采用ITO透明导电欧姆接触， 加金属引线的电流扩散方式， 由于ITO电阻率大， 且p型GaN 材料电导率也不佳， 因此总体电流扩散非常不均匀。。

9、 此外由于LED单元二极管芯片的电流扩 散长度与电流密度的平方根成反比， 因此在大电流的注入下， 电流的扩散长度更短， 导致单 元二极管芯片的电流扩散更加的不均匀， 效率更低， 散热更加困难。 0004 正装集成单元二极管芯片电流扩散的不均匀导致发光效率的损失。 现有结构下的 二极管单元二极管芯片散热通过蓝宝石衬底实现， 散热性较差， 从而影响单元二极管芯片 的效率和稳定性， 因此通常正装发光二极管单元二极管芯片主要的应用领域为0.5瓦以下 的中小功率单元二极管芯片市场， 无法提供单位面积流明输出高的产品。 电流扩散的不均 匀、 热扩散的不均匀和光提取的不均匀， 导致其在流明效率、 流明密度输。

10、出、 流明成本三个 重要的参数上有极大的局限性， 目前市场上的正装发光二极管技术无法提供有效的解决方 案。 0005 现有技术二为Proc.of SPIE Vol.10021 100210X-1 2016的会议论文， 如图2所 示， 正装LED芯片的近场分析图(上)和中线上归一化的电流分布图(下)， 芯片的尺寸为 1.2mm1.2mm。 近场分析图中的光强分布， 与电流扩散的分布成正比。 图中可见， 在7A/cm2 的小电流下， 边缘某些区域的电流密度不到中间区域的80， 当电流增大70A/cm2到时， 边 缘某些区域的电流密度甚至不到中间区域的50。 因此， 大电流下的LED光效、 散热和稳。

11、定 性都会受到严重的限制。 发明内容 0006 本发明为解决现有技术存在的二极管结构流明效率、 流明密度输出、 流明成本三 个重要的参数上有极大局限性的技术问题， 提出一种流明效率高、 流明密度输出大的正装 说明书 1/7 页 3 CN 111048494 A 3 集成单元二极管芯片。 0007 一方面， 本申请提供了一种正装集成单元二极管芯片， 包括多个二极管单元、 N型 电极线条型电极线以及P型电极线条型电极线， 其中二极管单元的面积从P型电极线条型电 极线彼此汇总的一侧向另一侧逐渐变小。 0008 其中， 沿P型电极线条型电极线的长度方向的宽度从P型电极线条型电极线彼此汇 总的一侧向另一。

12、侧逐渐变小。 0009 其中， 二极管单元沿P型电极线条型电极线的长度方向的宽度满足以下公式： 0010 0011 其中， 沿P型电极线条型电极线的长度方向从P型电极线条型电极线彼此汇总的一 侧向另一侧依次设置M+1个二极管单元， L0为第0个二极管单元的宽度， LN为第N个二极管单 元的宽度， Rdiode为二极管单元的电阻， 并近似为常数， R0为P型电极线条型电极线到第0个二 极管单元的量子阱有源区的电阻， Ri为P型电极线条型电极线到第i个二极管单元的量子阱 有源区的电阻， RM-i为N型电极线条型电极线到第M-i个二极管单元的量子阱有源区的电 阻。 0012 其中， P型电极线条型电。

13、极线的电阻小于N型电极线条型电极线的电阻。 0013 其中， P型电极线条型电极线的宽度和/或厚度大于N型电极线条型电极线的宽度 和/或厚度。 0014 其中， P型电极线条型电极线的电流扩散接触点的数量和/或欧姆接触面积大于N 型电极线条型电极线的电流扩散接触点和/或欧姆接触面积。 0015 其中， N型电极线条型电极线和P型电极线条型电极线彼此平行且间隔设置。 0016 其中， 二极管单元设置有至少一孔。 0017 其中， 正装集成单元二极管芯片包括第一导电类型层、 量子阱有源区以及第二导 电类型层， 第二导电类型层和量子阱有源区位于第一导电类型半导体层上， 第二导电类型 位于量子阱有源区。

14、上， 孔从第二导电类型层延伸至第一导电类型层。 0018 其中， 在150A/cm2以上的大电流注入下， 多个二极管单元中的电流注入最小的区 域不小于最大区域的80。 0019 本发明所采用的正装集成单元二极管芯片， 通过纳微米尺寸结构效应， 在光、 电、 热三个层面突破现有正装LED技术的局限性。 单元二极管芯片的尺寸设计控制在电流扩散 长度以内， 其较高自由度的几何优化设计方式， 可同时解决困扰LED单元二极管芯片设计的 n-电极和p-电极电流扩散不均匀的问题， 从而得到更高的光电转换效率/流明效率； 每个二 极管单元的纳微结构， 以及台面内部的孔结构可增加侧壁的出光面积， 从而提升光萃取。

15、效 率； 单元二极管芯片尺寸的缩小和台面内部的孔结构， 带来更大的侧壁散热面积， 具备更佳 的散热性能， 可以允许超大电流密度的注入而不影响其稳定性， 从而极大的提高单位面积 单元二极管芯片的流明输出， 降低流明成本。 附图说明 0020 图1是现有技术的二极管单元结构图； 说明书 2/7 页 4 CN 111048494 A 4 0021 图2是现有技术的二极管单元结构图； 0022 图3是本发明实施例二提供的正装集成单元二极管芯片电路图； 0023 图4是本发明的一种正装集成单元二极管芯片正面剖视图； 0024 图5是本发明实施例三提供的正装集成单元二极管芯片正面剖视图； 0025 图6是。

16、本发明实施例三提供的正装集成单元二极管芯片侧面剖视图； 0026 图7是本发明实施例三提供的正装集成单元二极管芯片侧面剖视图； 0027 图8是本发明实施例四提供的正装集成单元二极管芯片侧面剖视图； 0028 图9是本发明实施例四提供的正装集成单元二极管芯片侧面剖视图； 0029 图10是本发明实施例五提供的正装集成单元二极管芯片侧面剖视图； 0030 图11是本发明实施例六提供的正装集成单元二极管芯片正面剖视图； 0031 图12是本发明实施例一提供的正装集成单元发光二极管电路图； 0032 图13是本发明实施例一提供的正装集成单元发光二极管正面剖视； 0033 N型电极1， P型电极2， 。

17、ITO3， 绝缘层4， p型氮化镓材料(p-GaN)5， 量子阱有源区 (MQM)6， n型氮化镓材料(n-GaN)7， 本征氮化镓材料(u-GaN)8， 衬底9， 反射镜(DBR或铝)10， 孔11， N型电极线条型电极线12， P型电极线条型电极线13。 具体实施方式 0034 下面结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完整 地描述， 显然， 所描述的实施例仅是本发明一部分实施例， 而不是全部的实施例。 基于本发 明中的实施例， 本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施 例， 都属于本发明保护范围。 0035 鉴于现有的二极管结构流明效率。

18、、 流明密度输出、 流明成本三个重要的参数上极 大的局限性， 本发明实施例提供一种流明效率高、 流明密度输出大的正装集成单元二极管， 以下结合附图对本发明进行详细说明。 0036 实施例一 0037 本实施例提供一种6V高压集成单元发光二极管芯片设计， 如图12-13所示， 其中每 两颗芯片单元之间相互串联， 形成6V的高压芯片单元， 每个6V的高压芯片单元之间相互并 联， 此时串并联关系比例为1:1， 也可以其中两颗芯片单元之间相互串联， 然后和其他N个芯 片单元之间并联， 此时串并联关系比例为1:N， 其电路图如图12所示。 0038 如图13所示， 6V高压芯片单元， 每个单元之间相互绝。

19、缘， 其中n型氮化镓材料(n- GaN)平台7处为每个单元所露出的， 通过中间的桥接金属串联连接左侧芯片的n电极和右侧 芯片的p电极。 各6V芯片单元之间相互并联， 因此即便其中某一组单元出现坏死， 也不会影 响整体芯片的发光； 且芯片单元的数目越多， 某坏死点对于集成单元发光二极管(ic-LED) 整体的影响越小， 从而大大增强了芯片的鲁棒性。 0039 通过以上的6V高压集成单元发光二极管芯片的设计， 也同时可以扩展到9V为三个 单元串联、 12V为四个单元串联， 直到36V， 直到108V， 直到216V等各种高压集成单元发光二 极管芯片， 覆盖所有引申出的串、 并联的芯片结构设计。 0。

20、040 线条型电极线可以是n型电极线或p型电极线。 0041 实施例二 说明书 3/7 页 5 CN 111048494 A 5 0042 本实施例提供一种正装集成设计方法， 图3为本发明单元二极管芯片串联结构的 电路图示意图。 0043 0044 其中R0,R1,R2,R3,R4为多个单元二极管芯片之间的P型电极电极线到量子阱有源 区的电阻； R0， R1， R2， R3， R4为多个单元二极管芯片之间的N型电极电极线到量子阱有 源区的电阻。 通常第N个单元二极管芯片中， RNRNM+RNc+RNp-GaN， 其中RNM为P型电极电极线电 阻， RNc为p型欧姆接触的接触电阻， RNp-Ga。

21、N为p-GaN材料的电阻； 同样， 第N个单元二极管芯片 中， RNRNM+RNc+RNn-GaN， 其中RNM为N型电极电极线电阻， RNc为n型欧姆接触的接触电 阻， RNn-GaN为n-GaN材料的电阻。 根据欧姆定律， 有如下方程： 0045 其中V为电路的总输出电压； 单元二极管芯片总个数为M+1个； Rdiode为单元二极管 芯片电阻。 Rdiode与单元二极管芯片台面结构面积SN相关。 在多个单元二极管芯片台面结构 面积不同的情况下， 两者为复杂的迭代函数关系。 当RdiodeR0， R1， R2， R3， R4， R0， R1， R2， R3， R4时， Rdiode可以近似为。

22、常数。 0046 单元二极管芯片的输入电流密度JNIN/SN， 其中， IN为单元二极管芯片的输入电 流(N0,1,2,)。 若设计每个单元二极管芯片的电流密度相同， 即J0J1J2时， 对应 每个单元二极管芯片的台面结构面积SN满足以下方程： 0047 0048 当R0R1R2R3R4R0R1R2R3R4时， SNS0， 即， 单元二极 管芯片台面结构面积相同时， 可获得相同的电流密度。 实际情况中， 通常出现RNpc+RNp-GaN RNpc+RNn-GaN， 即R0， R1， R2， R3， R4R0， R1， R2， R3， R4， 此时SN与SN1的关系满足以下 方程： 0049 0。

23、050 由上述公式可知， 单元二极管芯片的面积SN随N的增大而变小， 变小幅度由公式： 决定。 根据上述方程计算单元二极管芯片面积， 实现 单元二极管芯片具备相同的电流密度。 0051 本实施例的单元二极管芯片， 可以根据n/P型电极和接触电阻的设计分布， 改变每 个单元二极管芯片的面积， 获得均匀的电流注入； 或在单元二极管芯片面积不变的前提下， 改变n/P型电极和接触电阻的设计分布， 从而得到均匀的电流注入； 或同时改变每个单元二 极管的面积， 并改变n/P型电极和接触电阻的设计分布， 从而得到均匀的电流注入。 在 150A/cm2以上的大电流注入下， 电流注入最小的区域， 不小于最大区域。

24、的80， 这远超过正 装50左右的电流均匀性。 0052 实施例三 说明书 4/7 页 6 CN 111048494 A 6 0053 本实施例提供一种正装集成单元二极管芯片， 其台面结构面积根据电流确定， 如 图5至图7所示， 包括N型电极1， P型电极2， ITO3， 孔11， N型电极线条型电极线12， P型电极线 条型电极线13。 0054 单元二极管芯片中， 二极管单元行长度固定为L， 依序定义由P型电极向右的二极 管单元， 定义其宽度分别为L0， L1， L2， L3,LNLM； 其中二极管单元宽度满足L0L1L2L3 LNLM， 最优化的设计近似值为： 0055 0056 根据L。

25、N及面积计算公式计算台面结构面积。 0057 本实施例中增设孔结构的正面剖视图如图5所示， 孔结构包括多个孔单元， 孔单元 数量设计为1个10000个， 孔单元直径为1nm20微米。 0058 单一二极管单元内可含有一个或多个孔。 如图6所示， 为单一二极管单元含有一个 孔的实施例； 如图7所示， 为单一二极管单元含有两个孔的实施例。 孔单元数量设计为1 10000个， 孔单元直径为1nm20微米。 0059 实施例四 0060 本实施例提供一种正装集成单元二极管芯片， 其台面结构面积为恒定常数， 电极 宽度根据电流确定， 如图89所示， 包括N型电极1， P型电极2， ITO3， 孔11， 。

26、N型电极线条型电 极线12， P型电极线条型电极线13。 单元二极管芯片的台面结构面积S N满足： 0061 当R0R1R2R3R4R0R1R2R3R4时， 则SNS0， 单元二极管 芯片只需要面积相同就可以获得相同的电流密度。 实际情况中， 通常出现RNc+RNp-GaNRNc+ RNn-GaN， 即R0， R1， R2， R3， R4R0， R1， R2， R3， R4。 为使得RNRNM+RNc+RNp-GaNRN RNM+RNc+RNn-GaN， 在单元二极管芯片的设计中， 需减少P型电极线的电阻RNM， 增加N型电极 线的电阻RNM。 例如， 加宽加厚P型电极电极线， 减宽减厚N型电。

27、极电极线； 或同时增加P型电 极的电流扩散接触点， 以减少p型欧姆的接触电阻RNc。 最终通过非均匀的电极排布设计， 使 得每个单元获得相同的注入电流密度。 0062 如图8所示， N型电极线的宽度为Ln， P型电极线的宽度为Lp， 其中LnRNM， 从而补偿n/p两极电阻不均衡的状态， 达到R0R1R2R3R4R0 R1R2R3R4， 使每个单元二极管芯片获得相同的电流注入。 0063 如图9所示， N型电极线的宽度为Ln， P型电极线的宽度为Lp， 其中LnRNM； 同时P型电极的接触注入点增加为三个， 减少p型欧姆接触的接触电阻 RNc， 增加设计的窗口， 最终补偿n/p两极电阻不均衡的。

28、状态， 达到R0R1R2R3R4R0 R1R2R3R4， 使每个单元二极管芯片获得相同的电流注入。 0064 实施例五 0065 本实施例提供一种正装集成单元二极管芯片， 其台面结构面积及电极宽度根据电 流确定， 如图10所示， 包括N型电极1， P型电极2， ITO3， 孔11， N型电极线条型电极线12， P型电 极线条型电极线13。 0066 单元二极管芯片中， 二极管单元行长度固定为L， 依序定义由P型电极向右的二极 说明书 5/7 页 7 CN 111048494 A 7 管单元， 定义其宽度分别为L0， L1， L2， L3,LNLM； 其中二极管单元宽度满足L0L1L2L3 LN。

29、LM； N型电极线的宽度为Ln， P型电极线的宽度为Lp， 其中LnRNM； 同时P型电极的接触注入点增加为三个， 且P型电极的欧姆接触面积也灵活可调， 从而 减少p型欧姆接触的接触电阻RNc。 图10展示了单独一个孔的设计结构， 实际单元二极管芯片 设计中， 孔的数量设计可以从010000个， 孔的直径在1nm到20微米之间。 0067 在正装集成单元二极管的结构设计中， 其他如三角形， 如图3所示、 圆形、 长方形、 五边形、 六边形以及其他不同多边形的设计， 所构成的台面面积不同的非均匀性设计、 n/p 电极线不同粗细和空间布线、 以及n/p欧姆接触点方式和面积的不同设计方式， 都包含在。

30、本 发明要求保护的范围内。 0068 实施例六 0069 本实施例提供一种正装集成单元二极管芯片， 如图11所示， 包括： 0070 P型电极1， N型电极2， 二极管台面结构3， 绝缘介质层4， p型氮化镓材料(p-GaN)5， 量子阱有源区(MQW)6， n型氮化镓材料(n-GaN)7， 本征氮化镓材料(u-GaN)8， 衬底9， 反射镜 (DBR或铝)10， 孔结构11， N型电极线条型电极线12， P型电极线条型电极线13。 0071 所述单元二极管芯片光波为UVC、 UVB、 UVA、 紫光、 蓝光、 绿光、 黄光、 红光时： 所述单 元二极管芯片材料为Alx1Iny1Gaz1N， 。

31、1x1,y1,z10； 所述衬底为平面衬底， 或图形化衬底； 所述衬底材料为蓝宝石、 碳化硅、 氮化镓、 氮化铝、 氧化镓、 硅。 0072 所述单元二极管芯片光波为黄光、 红光、 红外光时， 所述单元二极管芯片材料为 Alx2Iny2Gaz2P， 1x2,y2,z20， Alx3Iny3Gaz3As， 1x3,y3,z30， Alx4Iny4Gaz4AsuPv， 1x4,y4, z4,u,v0； 所述衬底为平面衬底， 或图形化衬底； 所述衬底材料为磷化铟、 砷化镓、 蓝宝石 或硅。 0073 0.5W常规的正装集成单元发光二极管产品， 驱动电流通常为150mA， 驱动电流密度 在70A/cm。

32、2左右。 本发明中， 由于每个单元尺寸小于电流的扩散长度， 且通过超均匀的电流 分布设计， 可以使得0.5W的正装集成单元发光二极管的驱动电流将在150A/cm2以上， 每个 发光二极管单元可以承受的电流密度是常规正装发光二极管产品的2倍以上。 比如典型的 0.5W正装LED芯片， 当驱动电流超过150mA时， 由于电流扩散的不均匀， 正装LED芯片的电压 VF急剧上升， 热效应非常显著， 因此芯片无法承受大电流的驱动； 而对应的集成单元发光二 极管芯片驱动电流可以增加到600mA以上， 同时对比电压VF增加较小。 因此集成单元发光二 极管可以承受的电流密度是正装LED的好几倍以上， 带来了巨。

33、大的流明密度和流明成本的 优势。 0074 此处以0.5W LED芯片举例， 说明了集成单元发光二极管芯片的巨大流明密度和流 明成本的优势。 另外需要强调的一点是正装LED芯片由于电流扩散和散热的困难， 只能做 0.5W输出的产品。 但同等尺寸下的集成单元发光二极管产品， 由于可以驱动到600mA以上的 电流， 实际上已经达到了2W的驱动功率， 因此芯片的流明输出可以是正装产品的4倍以上， 实现了正装中小功率LED产品所不具备的超高流明密度输出。 0075 本发明的实施例提供的正装集成单元二极管芯片， 具有以下有益效果： 0076 (1)本发明的二极管单元的长度设计控制在电流扩散长度以内， 优。

34、化的具备一定 自由度的几何设计可以更进一步的提升出光效率， 可同时解决困扰LED单元二极管芯片设 计的n型电极和p型电极电流扩散不均匀的问题， 从而得到更高的光电转换效率/流明效率； 说明书 6/7 页 8 CN 111048494 A 8 0077 (2)本发明的每个二极管单元的微纳结构增加侧壁的出光面积， 从而提升光萃取 效率； 0078 (3)本发明的集成单元二极管芯片尺寸的优化， 带来更大的侧壁散热面积， 具备更 佳的散热性能， 允许超大电流密度的注入而不影响其稳定性， 极大的提高单位面积单元二 极管芯片的流明输出， 降低流明成本； 0079 (4)本发明的集成单元二极管单元二极管芯片。

35、的设计， 可以实现超均匀的电流注 入， 因此而获得更高的效率、 更好的波长均匀性、 发光谱更窄的半高宽、 更好的散热均匀性 和更好的器件稳定性， 电流注入均匀性远超过正装50左右的电流注入均匀性； 0080 (5)本发明的集成单元二极管芯片适于UVC、 UVA、 UVB、 紫光、 蓝光、 绿光、 黄光、 红 光、 红外光等各色系的LED产品， 可用于LED照明， 背光， 显示， 植物照明， 医疗和其他半导体 发光器件应用领域。 0081 以上所述的具体实施例， 对本发明的目的， 技术方案和有益效果进行了进一步详 细说明， 所应理解的是， 以上所述仅为本发明的具体实施例， 并不用于限定本发明的保。

36、护范 围， 凡在本发明的精神和原则之内， 所做的任何修改、 等同替换、 改进等， 均应包含在本发明 的保护范围之内。 说明书 7/7 页 9 CN 111048494 A 9 图1 说明书附图 1/7 页 10 CN 111048494 A 10 图2 说明书附图 2/7 页 11 CN 111048494 A 11 图3 图4 说明书附图 3/7 页 12 CN 111048494 A 12 图5 图6 说明书附图 4/7 页 13 CN 111048494 A 13 图7 图8 说明书附图 5/7 页 14 CN 111048494 A 14 图9 图10 说明书附图 6/7 页 15 CN 111048494 A 15 图11 图12 图13 说明书附图 7/7 页 16 CN 111048494 A 16 。