数据校准装置及其校准数据存写方法.pdf

《数据校准装置及其校准数据存写方法.pdf》由会员分享，可在线阅读，更多相关《数据校准装置及其校准数据存写方法.pdf（18页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201911419467.9 (22)申请日 2019.12.31 (71)申请人 苏州普源精电科技有限公司 地址 215163 江苏省苏州市高新区科灵路8 号 (72)发明人 李建伟王悦王铁军李维森 (74)专利代理机构 广州华进联合专利商标代理 有限公司 44224 代理人 陈金普 (51)Int.Cl. G11C 29/18(2006.01) G11C 7/22(2006.01) H03K 19/20(2006.01) (54)发明名称 数据校准装置及其校准数据存写方法 (。

2、57)摘要 本发明涉及一种数据校准装置及其校准数 据存写方法， 在待校准芯片上电时， 第一受控开 关模块导通， 读写控制模块将OTP存储器存储的 校准数据写入待写入寄存器中， 在校准数据被写 入待写入寄存器后， 第一受控开关模块关断而第 二受控开关模块导通， 总线控制接口恢复控制 权。 基于此， 无需了解OTP存储器的读写过程和数 据结构， 也无需上位机的控制， 读写控制模块可 自动将校准数据写入待写入寄存器， 完成待校准 芯片的校准工作， 以降低芯片校准的难度和复杂 程度。 同时， 通过数据校准装置的校准数据存写 方法， 在读取数据时可根据存储数据的记录， 准 确获取到对应的校准数据， 降低。

3、对OTP存储器的 要求， 提高数据存储的容错率。 权利要求书2页 说明书8页 附图7页 CN 111179996 A 2020.05.19 CN 111179996 A 1.一种数据校准装置， 其特征在于， 包括： OTP存储器， 用于存储待校准芯片的校准数据； 读写控制模块， 所述读写控制模块连接所述OTP存储器， 用于获取所述校准数据； 第一受控开关模块， 所述第一受控开关模块的一开关端连接所述读写控制模块， 所述 第一受控开关模块的另一开关端用于连接待写入寄存器； 其中， 在所述待校准芯片上电时 所述第一受控开关模块导通， 所述读写控制模块用于将所述校准数据写入所述待写入寄存 器中； 在。

4、所述校准数据被写入所述待写入寄存器后， 所述第一受控开关模块关断； 第二受控开关模块， 所述第二受控开关模块的一开关端用于连接总线控制接口， 所述 第二受控开关模块的另一开关端用于连接所述待写入寄存器； 其中， 所述第二受控开关模 块用于在所述校准数据被写入所述待写入寄存器后导通， 否则关断。 2.根据权利要求1所述的数据校准装置， 其特征在于， 所述第一受控开关模块的另一开 关端用于通过所述第二受控开关模块连接所述总线控制接口， 以实现所述第一受控开关模 块的另一开关端与所述待写入寄存器的连接。 3.根据权利要求1所述的数据校准装置， 其特征在于， 还包括： 第三受控开关， 所述第三受控开关。

5、的一开关端用于接入复位信号， 所述第三受控开关 的另一开关端用于连接所述待写入寄存器的复位端； 其中， 第三受控开关与所述第二受控 开关模块同步导通或关断。 4.根据权利要求1所述的数据校准装置， 其特征在于， 还包括： 控制模块， 连接所述读写控制模块， 用于向所述读写控制模块发送复位信号； 其中， 在 所述读写控制模块接收到所述复位信号时， 所述第一受控开关模块导通。 5.根据权利要求4所述的数据校准装置， 其特征在于， 所述控制模块包括主寄存器； 其 中， 所述主寄存器用于将传输至所述总线控制接口的复位信号输出至所述读写控制模块。 6.根据权利要求5所述的数据校准装置， 其特征在于， 所。

6、述OTP存储器还用于连接所述 待写入寄存器。 7.根据权利要求1至6任意一项所述的数据校准装置， 其特征在于， 所述第一受控开关 模块包括多个第一三态门； 其中， 所述第一三态门串接在对应的所述读写控制模块与所述待写入寄存器的分支线 中。 8.根据权利要求1至6任意一项所述的数据校准装置， 其特征在于， 所述第二受控开关 模块包括多个第二三态门； 其中， 所述第二三态门串接在对应的所述总线控制接口与所述待写入寄存器的分支线 中。 9.一种数据校准装置的校准数据存写方法， 其特征在于， 包括步骤： 读写控制模块在OTP存储器的第一OTP地址上存储寄存器数据对应的待写入寄存器的 寄存器地址数据； 。

7、所述读写控制模块在所述OTP存储器的第二OTP地址上存储所述寄存器数据； 其中， 所 述第二OTP地址位于所述第一OTP地址之后； 所述读写控制模块将所述第一OTP地址和所述寄存器数据占用的OTP地址长度转换为 对应的存储数据， 并将各所述存储数据分别存储在所述OTP存储器的空闲的OTP地址上。 权利要求书 1/2 页 2 CN 111179996 A 2 10.根据权利要求9所述的数据校准装置的校准数据存写方法， 其特征在于， 还包括步 骤： 所述读写控制模块在第三OTP地址上存储的寄存器数据存在错误时， 将所述第三OTP地 址对应的校验位标志为高电平。 权利要求书 2/2 页 3 CN 1。

8、11179996 A 3 数据校准装置及其校准数据存写方法 技术领域 0001 本发明涉及数据处理方法领域， 特别是涉及一种数据校准装置及其校准数据存写 方法。 背景技术 0002 芯片作为各种小型化电路的集合， 是各种设备数据处理的核心。 常见的各种芯片， 如温度芯片、 电源芯片或模数转换芯片等， 在使用前需要进行校准， 即通过控制寄存器进行 校准。 一般的， 校准数据会存储在OTP(One Time Programmable， 一次性可编程)存储器中。 其中， 校准数据包括寄存器地址和寄存器数据。 在校准过程中， 需要先读取寄存器地址， 然 后将寄存器地址对应的寄存器数据写入到寄存器地址对。

9、应的寄存器中， 在所有的寄存器数 据写入寄存器后， 输出状态标志位以指示校准完成。 0003 在传统的芯片校准的过程中， 需要上位机的支持。 具体的， 上位机向SPI(Serial Peripheral Interface， 串行外设接口)发送操作命令， SPI再通过寄存器直接控制OTP存储 器， 从OTP存储器中读取校准数据， 最后通过SPI将校准数据中的寄存器数据写入到对应寄 存器地址的寄存器中。 然而， 使用传统的芯片校准方法， 芯片校准人员不仅需要使用上位 机， 还需要了解OTP存储器的读写过程和数据结构， 增大了芯片校准的复杂度和不便性。 发明内容 0004 基于此， 有必要针对使用。

10、传统的芯片校准方法， 芯片校准人员不仅需要使用上位 机， 还需要了解OTP存储器的读写过程和数据结构， 增大了芯片校准的复杂度和不便性的缺 陷， 提供一种数据校准装置及其校准数据存写方法。 0005 一种数据校准装置， 包括： 0006 OTP存储器， 用于存储待校准芯片的校准数据； 0007 读写控制模块， 读写控制模块连接OTP存储器， 用于获取校准数据； 0008 第一受控开关模块， 第一受控开关模块的一开关端连接读写控制模块， 第一受控 开关模块的另一开关端用于连接待写入寄存器； 其中， 在待校准芯片上电时第一受控开关 模块导通， 读写控制模块用于将校准数据写入待写入寄存器中； 在校准。

11、数据被写入待写入 寄存器后， 第一受控开关模块关断； 0009 第二受控开关模块， 第二受控开关模块的一开关端用于连接总线控制接口， 第二 受控开关模块的另一开关端用于连接待写入寄存器； 其中， 第二受控开关模块用于在校准 数据被写入待写入寄存器后导通， 否则关断。 0010 上述的数据校准装置， 在待校准芯片上电时， 第一受控开关模块导通， 读写控制模 块将OTP存储器存储的校准数据写入待写入寄存器中， 在校准数据被写入待写入寄存器后， 第一受控开关模块关断而第二受控开关模块导通， 总线控制接口恢复控制权。 基于此， 无需 了解OTP存储器的读写过程和数据结构， 也无需上位机的控制， 读写控。

12、制模块可自动将校准 数据写入待写入寄存器， 完成待校准芯片的校准工作， 以降低芯片校准的难度和复杂程度。 说明书 1/8 页 4 CN 111179996 A 4 0011 在其中一个实施例中， 第一受控开关模块的另一开关端用于通过第二受控开关模 块连接总线控制接口， 以实现第一受控开关模块的另一开关端与待写入寄存器的连接。 0012 在其中一个实施例中， 还包括： 0013 第三受控开关， 第三受控开关的一开关端用于接入复位信号， 第三受控开关的另 一开关端用于连接待写入寄存器的复位端； 其中， 第三受控开关与第二受控开关模块同步 导通或关断。 0014 在其中一个实施例中， 还包括： 00。

13、15 控制模块， 连接读写控制模块， 用于向读写控制模块发送复位信号； 其中， 在读写 控制模块接收到复位信号时， 第一受控开关模块导通。 0016 在其中一个实施例中， 控制模块包括主寄存器； 其中， 主寄存器用于将传输至总线 控制接口的复位信号输出至读写控制模块。 0017 在其中一个实施例中， OTP存储器还用于连接待写入寄存器。 0018 在其中一个实施例中， 读写控制模块还用于连接待写入寄存器的状态标志位输出 端。 0019 在其中一个实施例中， 第一受控开关模块包括多个第一三态门； 0020 其中， 第一三态门串接在对应的读写控制模块与待写入寄存器的分支线中。 0021 在其中一个。

14、实施例中， 第二受控开关模块包括多个第二三态门； 0022 其中， 第二三态门串接在对应的总线控制接口与待写入寄存器的分支线中。 0023 一种数据校准装置的校准数据存写方法， 包括步骤： 0024 读写控制模块在OTP存储器的第一OTP地址上存储寄存器数据对应的待写入寄存 器的寄存器地址数据； 其中， 校准数据包括寄存器数据和寄存器地址数据； 0025 读写控制模块在OTP存储器的第二OTP地址上存储寄存器数据； 其中， 第二OTP地址 位于第一OTP地址之后； 0026 读写控制模块将第一OTP地址和寄存器数据占用的OTP地址长度转换为对应的存 储数据， 并将各存储数据分别存储在OTP存储。

15、器的空闲的OTP地址上。 0027 上述的数据校准装置的校准数据存写方法， 读写控制模块在OTP存储器的第一OTP 地址上存储寄存器数据对应的待写入寄存器的寄存器地址数据， 且在OTP存储器的第二OTP 地址上存储寄存器数据后， 将第一OTP地址和寄存器数据占用的OTP地址长度转换为对应的 存储数据， 并将各存储数据分别存储在OTP存储器的空闲的OTP地址上。 基于此， 在读取数据 时可根据存储数据的记录， 准确获取到对应的校准数据， 降低对OTP存储器的要求， 提高数 据存储的容错率。 0028 在其中一个实施例中， 还包括步骤： 0029 读写控制模块在OTP存储器的第三OTP地址上存储的。

16、寄存器数据存在错误， 将第三 OTP地址对应的校验位标志为高电平。 附图说明 0030 图1为一实施方式的数据校准装置模块结构图； 0031 图2为一实施方式的数据校准装置连接示意图； 0032 图3为另一实施方式的数据校准装置模块结构图； 说明书 2/8 页 5 CN 111179996 A 5 0033 图4为另一实施方式的数据校准装置连接示意图； 0034 图5为一实施方式的数据校准装置的校准数据存写方法流程图； 0035 图6为另一实施方式的数据校准装置的校准数据存写方法流程图； 0036 图7为一实施方式的数据校准装置的校准数据存写装置模块结构图。 具体实施方式 0037 为了更好地。

17、理解本发明的目的、 技术方案以及技术效果， 以下结合附图和实施例 对本发明进行进一步的讲解说明。 同时声明， 以下所描述的实施例仅用于解释本发明， 并不 用于限定本发明。 0038 本发明实施例提供了一种数据校准装置。 0039 图1为一实施方式的数据校准装置模块结构图， 如图1所示， 一实施方式的数据校 准装置模块包括OTP存储器100、 读写控制模块101、 第一受控开关模块102和第二受控开关 模块103， 其中， 0040 OTP存储器100， 用于存储待校准芯片的校准数据； 0041 读写控制模块101， 读写控制模块101连接OTP存储器100， 用于获取校准数据； 0042 第一。

18、受控开关模块102， 第一受控开关模块102的一开关端连接读写控制模块101， 第一受控开关模块102的另一开关端用于连接待写入寄存器； 其中， 在待校准芯片上电时第 一受控开关模块102导通， 读写控制模块101用于将校准数据写入待写入寄存器中； 在校准 数据被写入待写入寄存器后， 第一受控开关模块102关断； 0043 第二受控开关模块103， 第二受控开关模块103的一开关端用于连接总线控制接 口， 第二受控开关模块103的另一开关端用于连接待写入寄存器； 其中， 第二受控开关模块 103用于在校准数据被写入待写入寄存器后导通， 否则关断。 0044 其中， 总线控制接口包括串行外设接口。

19、和芯片内部接口。 0045 如图1所示， 读写控制模块101连接OTP存储器100， 直接获取OTP存储器100存储的 校准数据。 在其中一个实施例中， 图2为一实施方式的数据校准装置连接示意图， 如图2所 示， 读写控制模块101与OTP存储器100通过总线连接， 读写控制模块101通过总线内的各分 支线读取OTP存储器100对应的存储数据。 0046 在其中一个实施例中， 读写控制模块101选用读写器。 0047 其中， 第一受控开关模块102的一开关端连接读写控制模块101， 第一受控开关模 块102的另一开关端用于连接待写入寄存器。 在待校准芯片上电时， 第一受控开关模块102 导通，。

20、 即一开关端与另一开关端导通， 读写控制模块101将校准数据写入到待写入寄存器 中。 在其中一个实施例中， 读写控制模块101与待写入寄存器通过总线连接。 在第一受控开 关模块102导通时， 读写控制模块101与待写入寄存器间总线的各分支线均为通路， 在第一 受控开关模块102关断时， 读写控制模块101与待写入寄存器间总线的各分支线均为断路。 0048 在其中一个实施例中， 第一受控开关模块102的另一开关端用于通过第二受控开 关模块103连接总线控制接口， 以实现第一受控开关模块100的另一开关端与待写入寄存器 的连接。 0049 其中， 第二受控开关模块103用于控制总线控制接口与代写入。

21、寄存器间通路的导 通或关断。 作为其中的一实施方式， 总线控制接口、 第二受控开关模块103与代写入寄存器 说明书 3/8 页 6 CN 111179996 A 6 间通过总线实现连接。 第一受控开关102的另一开关端通过第二受控开关模块103连接总线 控制接口， 即第一受控开关102的另一开关端连接第二受控开关模块的另一开关端。 作为其 中的一实施方式， 第一受控开关102的另一开关端连接第二受控开关模块的另一开关端与 待写入寄存器间的总线， 以实现第一受控开关模块的另一开关端与所述待写入寄存器的连 接。 0050 在其中一个实施例中， 第一受控开关模块102包括多个第一受控开关， 各第一受。

22、控 开关用于控制读写控制模块101与待写入寄存器间总线的对应分支线的通断。 其中， 第一受 控开关包括继电器、 开关管或门电路等。 作为一个较优的实施方式， 如图2所示， 第一受控开 关模块102包括多个第一三态门。 0051 其中， 第一三态门串接在对应的读写控制模块101与待写入寄存器的分支线中。 0052 在其中一个实施例中， 如图2所示， 在待校准芯片上电时， 待校准芯片的上电信号 被处理为第一使能信号， 第一使能信号被输出至第一三态门的使能端， 使第一三态门的输 入端与输出端导通， 串接有该第一三态门的分支线导通。 0053 在其中一个实施例中， 如图2所示， 在校准数据被写入待写入。

23、寄存器后， 读写控制 模块101通过输出第二使能信号至第一三态门的使能端使第一三态门的输入端与输出端关 断。 在另一实施方式中， 将待写入寄存器的状态标志位输出端输出的状态标志位转换为第 二使能信号， 使第一三态门的输入端与输出端关断。 0054 基于此， 通过第一受控开关模块102的设置， 便于将读写控制模块101与待写入寄 存器连接， 降低对数据校准装置的版图布线要求。 0055 其中， 在读写控制模块101将校准数据写入到待写入寄存器后， 第一受控开关模块 102关断， 第二受控开关模块103导通。 总线控制接口与待写入寄存器建立连接。 在其中一个 实施例中， 如图2所示， 总线控制接口。

24、与待写入寄存器建立总线连接。 第二受控开关模块103 导通时， 总线控制接口与待写入寄存器间总线的各分支线均为通路。 在第二受控开关模块 103关断时， 总线控制接口与待写入寄存器间总线的各分支线均为断路。 在第二受控开关模 块103导通后， 总线控制接口恢复对总线控制接口与待写入寄存器间总线的控制权。 0056 在其中一个实施例中， 第二受控开关模块103包括多个第二受控开关， 各第二受控 开关用于控制总线控制接口与待写入寄存器间总线的对应分支线的通断。 其中， 第二受控 开关包括继电器、 开关管或门电路等。 作为一个较优的实施方式， 如图2所示， 第二受控开关 模块103包括多个第二三态门。

25、。 0057 其中， 第二三态门串接在对应的总线控制接口与待写入寄存器间总线的分支线 中。 0058 在其中一个实施例中， 如图2所示， 在读写控制模块101将校准数据写入到待写入 寄存器后， 读写控制模块101通过输出第三使能信号至第二三态门的使能端使第二三态门 的输入端与输出端导通。 在另一实施方式中， 将待写入寄存器的状态标志位输出端输出的 状态标志位转换为第三使能信号， 使第二三态门的输入端与输出端导通。 0059 在其中一个实施例中， 读写控制模块101还用于连接待写入寄存器的状态标志位 输出端。 如图2所示， 待写入寄存器的状态标志位输出端与总线控制接口已建立连接， 在待 写入寄存。

26、器被写入校准数据后， 状态标志位输出端输出状态标志位至总线控制接口。 同时， 读写控制模块101也连接待写入寄存器的状态标志位输出端， 以便于通过获取状态标志位， 说明书 4/8 页 7 CN 111179996 A 7 实现对校准数据的读写控制， 以及对第一受控开关模块102和/或第二受控开关模块103的 通断控制。 0060 在其中一个实施例中， 如图1所示， 一实施方式的数据校准装置还包括： 0061 第三受控开关模块104， 第三受控开关模块104的一开关端用于接入复位信号， 第 三受控开关模块104的另一开关端用于连接待写入寄存器的复位端； 其中， 第三受控开关模 块104与第二受控。

27、开关模块103同步导通或关断。 0062 其中， 第三受控开关模块104的一开关端接入的复位信号为传输至总线控制接口 的复位信号。 0063 其中， 第三受控开关模块104的通断逻辑与第二受控开关模块103的通断逻辑同步 一致， 在第二受控开关模块103导通时， 第三受控开关模块104同步导通以建立复位信号与 待写入寄存器的复位端间的通路， 完善待写入寄存器的总线线路。 0064 在其中一个实施例中， 第三受控开关模块104包括继电器、 开关管或门电路等。 作 为一个较优的实施方式， 如图2所示， 第三受控开关模块104模块包括第三三态门。 其中， 第 三三态门与第二三态门保持同步一致， 第三。

28、三态门的使能端接收第三使能信号以完成导 通。 0065 上述一实施方式的数据校准装置， 在待校准芯片上电时， 第一受控开关模块102导 通， 读写控制模块101将OTP存储器100存储的校准数据写入待写入寄存器中， 在校准数据被 写入待写入寄存器后， 第一受控开关模块102关断而第二受控开关模块103导通， 总线控制 接口恢复控制权。 基于此， 无需了解OTP存储器100的读写过程和数据结构， 也无需上位机的 控制， 读写控制模块101可自动将校准数据写入待写入寄存器， 完成待校准芯片的校准工 作， 以降低芯片校准的难度和复杂程度。 0066 在其中一个实施例中， 图3为另一实施方式的数据校准。

29、装置模块结构图， 如图3所 示， 另一实施方式的数据校准装置还包括： 0067 控制模块200， 连接读写控制模块101， 用于向读写控制模块101发送复位信号； 其 中， 在读写控制模块101接收到复位信号时， 第一受控开关模块102导通。 0068 其中， 向读写控制模块101发送复位信号， 其信号逻辑与传输至总线控制接口的复 位信号的信号逻辑一致。 在读写控制模块101接收到复位信号时， 第一受控开关模块102导 通， 读写控制模块101完成将校准数据写入待写入寄存器中， 以完成一次复位操作。 0069 在其中一个实施例中， 控制模块200包括信号发生器或寄存器。 作为一个较优的实 施方。

30、式， 控制模块200包括主寄存器； 其中， 主寄存器用于将传输至总线控制接口的复位信 号输出至读写控制模块101。 0070 图4为另一实施方式的数据校准装置连接示意图， 如图4所示， 主寄存器与总线控 制接口总线连接。 同时， 主寄存器的状态标志位输出端还用于连接总线控制接口， 与待写入 寄存器的状态标志位输出端并为同一路输出。 基于此， 外部软件可通过主寄存器向读写控 制模块101发送复位信号。 0071 在其中一个实施例中， OTP存储器100还用于连接待写入寄存器。 作为一个较优的 实施方式， 如图4所示， OTP存储器100与待写入寄存器总线连接。 通过OTP存储器100与待写 入寄。

31、存器的连接， 使另一实施方式的数据校准装置支持上位机进行数据校准。 在上位机进 行数据校准时， 第一受控开关模块102关断， 第二受控开关模块103与第三受控开关模块104 说明书 5/8 页 8 CN 111179996 A 8 导通， 上位机依次通过总线控制接口和待写入寄存器控制OTP存储器100， 将OTP存储器100 存储的校准数据读取到上位机， 再通过总线控制接口将校准数据写入到待写入寄存器中。 基于此， 实现上位机对芯片的数据校准。 0072 本发明实施例还提供一种数据校准装置的校准数据存写方法。 0073 图5为一实施方式的数据校准装置的校准数据存写方法流程图， 如图5所示， 一。

32、实 施方式的数据校准装置的校准数据存写方法包括步骤S100至S102： 0074 S100， 读写控制模块101在OTP存储器100的第一OTP地址上存储寄存器数据对应的 待写入寄存器的寄存器地址数据； 其中， 校准数据包括寄存器数据和寄存器地址数据； 0075 S101， 读写控制模块101在OTP存储器100的第二OTP地址上存储寄存器数据； 其中， 第二OTP地址位于第一OTP地址之后； 0076 S102， 读写控制模块101将第一OTP地址和寄存器数据占用的OTP地址长度转换为 对应的存储数据， 并将各存储数据分别存储在OTP存储器100的空闲的OTP地址上。 0077 其中， 在O。

33、TP存储器100中， 一个OTP地址对应一个校验位和八个数据位。 数据位用 于存储校准数据和存储数据。 寄存器数据存储在数据位上， 为用于写入待写入寄存器的数 据。 寄存器地址数据用于表征该寄存器数据所存储的OTP地址。 通过读取寄存器地址数据， 可确定准备向待写入寄存器写入的寄存器数据所存储的数据位对应的OTP地址。 0078 基于此， 将第一OTP地址和寄存器数据占用的OTP地址长度转换为对应的存储数 据， 并将各存储数据分别存储在空白的OTP地址上。 在读取OTP存储器100的存储数据时， 可 根据存储数据确定寄存器数据所存储的OTP地址和数据长度。 作为一个较优的实施方式， 寄 存器数。

34、据包括出厂校准数据和模式校准数据。 不同类型的寄存器数据被存储在不同的OTP 地址上。 通过读取OTP寄存器， 可准确确定所需类型的寄存器数据， 便于不同状态下的芯片 校准。 0079 在其中一个实施例中， 读写控制模块101将第一OTP地址、 寄存器数据占用的OTP地 址长度和寄存器数据的起始OTP地址转换为对应的存储数据， 并将各存储数据分别存储在 OTP存储器100的空闲的OTP地址上。 基于此， 通过读取存储数据可准确确定寄存器数据的位 置。 0080 在其中一个实施例中， 读写控制模块101将第一OTP地址、 寄存器数据占用的OTP地 址长度和寄存器数据的终止OTP地址转换为对应的存。

35、储数据， 并将各存储数据分别存储在 OTP存储器100的空闲的OTP地址上。 基于此， 通过读取存储数据可准确确定寄存器数据的位 置。 0081 上述一实施方式的数据校准装置的校准数据存写方法， 读写控制模块101在OTP存 储器100的第一OTP地址上存储寄存器数据对应的待写入寄存器的寄存器地址数据， 且在 OTP存储器100的第二OTP地址上存储寄存器数据后， 将第一OTP地址和寄存器数据占用的 OTP地址长度转换为对应的存储数据， 并将各存储数据分别存储在OTP存储器100的空闲的 OTP地址上。 基于此， 在读取数据时可根据存储数据的记录， 准确获取到对应的校准数据， 降 低对OTP存。

36、储器100的要求， 提高数据存储的容错率。 0082 在其中一个实施例中， 图6为另一实施方式的数据校准装置的校准数据存写方法 流程图， 如图6所示， 另一实施方式的数据校准装置的校准数据存写方法还包括步骤S200： 0083 S200， 读写控制模块101在OTP存储器100的第三OTP地址上存储的寄存器数据存在 说明书 6/8 页 9 CN 111179996 A 9 错误， 将第三OTP地址对应的校验位标志为高电平。 0084 其中， 在以编程方式将寄存器数据存储进OTP存储器100时， 若编程存在错误， 则编 程后的寄存器数据与预先确定的寄存器数据存在差异， 即OTP存储器100上存储。

37、的寄存器数 据存在错误。 在寄存器数据存在错误时， 将存储该寄存器数据的OTP地址对应的校验位标志 为高电平， 正确的寄存器数据的OTP地址对应的校验位标志为低电平， 以区分正确与错误的 寄存器数据。 基于此， 即便在存储校准数据时存在误编程， 也不影响OTP存储器100的使用。 0085 在其中一个实施例中， 在步骤S200之后， 还包括步骤： 0086 读写控制模块101在在第三OTP地址的下一个地址寄存编程正确的数据。 0087 基于此， 在第三OTP地址的存储的寄存器数据存在错误时， 在读取数据时可根据校 验位电平确定寄存器数据出错， 并在第三OTP地址的下一个地址读取正确的寄存器数据。

38、。 0088 在其中一个实施例中， 如图6所示， 另一实施方式的数据校准装置的校准数据存写 方法还包括步骤S201： 0089 S201， 读写控制模块101将待校准芯片的基本信息转换为存储数据并存储在空闲 的OTP地址上。 0090 其中， 待校准芯片的基本信息包括芯片序列号和OTP数据结构版本号。 0091 为了更好地解释本发明实施例所提供的数据校准装置的校准数据存写方法， 以下 以一具体应用例的OTP数据结构为例， 详细解释本发明实施例。 需要注意的是， 以下的具体 应用例仅为数据校准装置的校准数据存写方法的一具体实施方式， 不代表对数据校准装置 的校准数据存写方法的唯一限定， 参见下表。

39、1： 0092 表1 OTP数据结构表 说明书 7/8 页 10 CN 111179996 A 10 0093 0094 如上表1， OTP地址(0-4)用于存储芯片序列号对应的存储数据， OTP地址(5)用于存 储OTP数据结构版本号对应的存储数据， OTP地址(6-7)用于存储出厂校准数据起始地址对 应的存储数据， OTP地址(8)用于存储出厂校准数据长度对应的存储数据， OTP地址(9-10)用 于存储模式校准数据起始地址、 长度对应的存储数据， OTP地址(11-12)用于存储模式校准 数据终止地址对应的存储数据， OTP地址(16、 20)用于存储待写入寄存器的寄存器地址数 据， O。

40、TP地址(17-19、 21-22)用于存储对应寄存器地址的数据。 OTP地址(17)对应校验位 “1” 表示高电平， 即OTP地址(17)存储的数据存在误编程。 0095 如上表1， 通过读取OTP存储器100的数据， 即可确定出厂校准数据或模式校准数据 的存储位置和长度， 便于灵活准确地获取到相关数据。 0096 以上实施例的各技术特征可以进行任意的组合， 为使描述简洁， 未对上述实施例 中的各个技术特征所有可能的组合都进行描述， 然而， 只要这些技术特征的组合不存在矛 盾， 都应当认为是本说明书记载的范围。 0097 以上实施例仅表达了本发明的几种实施方式， 其描述较为具体和详细， 但并。

41、不能 因此而理解为对发明专利范围的限制。 应当指出的是， 对于本领域的普通技术人员来说， 在 不脱离本发明构思的前提下， 还可以做出若干变形和改进， 这些都属于本发明的保护范围。 因此， 本发明专利的保护范围应以所附权利要求为准。 说明书 8/8 页 11 CN 111179996 A 11 图1 说明书附图 1/7 页 12 CN 111179996 A 12 图2 说明书附图 2/7 页 13 CN 111179996 A 13 图3 说明书附图 3/7 页 14 CN 111179996 A 14 图4 说明书附图 4/7 页 15 CN 111179996 A 15 图5 说明书附图 5/7 页 16 CN 111179996 A 16 图6 说明书附图 6/7 页 17 CN 111179996 A 17 图7 说明书附图 7/7 页 18 CN 111179996 A 18 。