对位结构及封装切割方法.pdf

《对位结构及封装切割方法.pdf》由会员分享，可在线阅读，更多相关《对位结构及封装切割方法.pdf（8页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201911358850.8 (22)申请日 2019.12.25 (71)申请人 华天科技 （昆山） 电子有限公司 地址 215300 江苏省苏州市昆山市经济开 发区龙腾路112号 (72)发明人 王策何青青 (74)专利代理机构 苏州国诚专利代理有限公司 32293 代理人 韩凤 (51)Int.Cl. H01L 23/544(2006.01) H01L 21/78(2006.01) (54)发明名称 对位结构及封装切割方法 (57)摘要 本发明提供一种对位结构及封装切割方法。

2、， 其中， 相邻的两个待分离的单颗芯片之间形成切 割道， 所述对位结构分布于任一条切割道的两 端， 并与所述切割道保持连通， 任一端的对位结 构由多个待分离的单颗芯片的金属线路层的边 缘围成， 且该对位结构的尺寸大于所述切割道的 尺寸， 且为与所述切割道的形状相异的圆形、 椭 圆形、 多边形以及异形中的一种或几种。 本发明 在进行重布线时， 在不影响芯片性能情况下， 在 每个切割道中心处做出特殊图形， 作为切割对位 的特殊标记， 此特殊标记能够有效改善切割对位 偏移的问题， 降低切割造成的异常， 提高产品良 率。 权利要求书1页 说明书3页 附图3页 CN 111128966 A 2020.0。

3、5.08 CN 111128966 A 1.一种对位结构， 其特征在于， 相邻的两个待分离的单颗芯片之间形成切割道， 所述对 位结构分布于任一条切割道的两端， 并与所述切割道保持连通， 任一端的对位结构由多个 待分离的单颗芯片的金属线路层的边缘围成， 且该对位结构的尺寸大于所述切割道的尺 寸， 且为与所述切割道的形状相异的圆形、 椭圆形、 多边形以及异形中的一种或几种。 2.根据权利要求1所述的对位结构， 其特征在于， 所述对位结构为由四个相邻的单颗芯 片的金属线路层边角处轮廓围成的菱形结构或者正方形。 3.一种封装切割方法， 其特征在于， 所述封装切割方法包括如下步骤： 按照金属线路层的布线。

4、形状及如权利要求1或2所述的对位结构设计掩膜板的镂空区 域； 通过设计的掩膜板对晶圆上的各单颗芯片进行重布线设计， 在切割道的两端形成适于 识别的所述对位结构； 通过对位结构的指示， 沿着切割道将各个单颗芯片切割分离。 4.根据权利要求3所述的封装切割方法， 其特征在于， 所述掩膜板上与单颗芯片金属线 路层相对应的区域的四角被剪掉一直角， 形成适于制造出对位结构的倒角形状。 5.根据权利要求3所述的封装切割方法， 其特征在于， 借助设计的掩膜板， 通过涂布、 曝 光、 显影、 金属刻蚀的方式对晶圆上的单颗芯片进行重布线设计。 6.根据权利要求3所述的封装切割方法， 其特征在于， 所述单颗芯片为。

5、CIS芯片。 权利要求书 1/1 页 2 CN 111128966 A 2 对位结构及封装切割方法 技术领域 0001 本发明涉及半导体技术领域， 尤其涉及一种对位结构及封装切割方法。 背景技术 0002 如图1所示， 是一种CIS芯片封装结构。 将晶圆90与玻璃基板100键合， 通过硅通孔 技术在晶圆背面进行重布线70， 完成信号输出， 最后切割成单颗芯片。 目前的切割方式采用 两步切割， 预切割与终切， 预切割是沿着切割道对晶圆进行第一次刀切至围堰50， 在完成整 体封装后进行终切， 及将剩余围堰及玻璃基板100切割分离成单颗芯片。 0003 如图2所示， 其为一种常规的金属线路层70重布。

6、线平面图， 该设计通过重布线方式 将芯片上的Pad 30信号引出到球， 从而实现其功能。 为使设计美观且符合工艺要求， 覆盖 Pad 30的金属线路层70尾端均是平齐的， 芯片四角的重布线均成直角状。 如果金属线路层 掩盖了下面的沟槽结构， 尾端金属线路层分布在切割道的槽结构内， 使芯片在切割过程中 对位标记模糊， 甚至没有对位标记， 从而导致对位偏移， 切割到芯片有效区域， 造成功能失 效。 0004 因此， 针对上述问题， 有必要提出进一步的解决方案。 发明内容 0005 本发明旨在提供一种对位结构及封装切割方法， 以克服现有技术中存在的不足。 0006 为解决上述技术问题， 本发明的技术。

7、方案是： 0007 一种对位结构， 相邻的两个待分离的单颗芯片之间形成切割道， 所述对位结构分 布于任一条切割道的两端， 并与所述切割道保持连通， 任一端的对位结构由多个待分离的 单颗芯片的金属线路层的边缘围成， 且该对位结构的尺寸大于所述切割道的尺寸， 且为与 所述切割道的形状相异的圆形、 椭圆形、 多边形以及异形中的一种或几种。 0008 作为本发明的对位结构的改进， 所述对位结构为由四个相邻的单颗芯片的金属线 路层边角处轮廓围成的菱形结构或者正方形。 0009 为解决上述技术问题， 本发明的技术方案是： 0010 一种封装切割方法， 其包括如下步骤： 0011 按照金属线路层的布线形状及。

8、如上所述的对位结构设计掩膜板的镂空区域； 0012 通过设计的掩膜板对晶圆上的各单颗芯片进行重布线设计， 在切割道的两端形成 适于识别的所述对位结构； 0013 通过对位结构的指示， 沿着切割道将各个单颗芯片切割分离。 0014 作为本发明的封装切割方法的改进， 所述掩膜板上与单颗芯片金属线路层相对应 的区域的四角被剪掉一直角， 形成适于制造出对位结构的倒角形状。 0015 作为本发明的封装切割方法的改进， 借助设计的掩膜板， 通过涂布、 曝光、 显影、 金 属刻蚀的方式对晶圆上的单颗芯片进行重布线设计。 0016 作为本发明的封装切割方法的改进， 所述单颗芯片为CIS芯片。 说明书 1/3 。

9、页 3 CN 111128966 A 3 0017 与现有技术相比， 本发明的有益效果是： 本发明在进行重布线时， 在不影响芯片性 能情况下， 在每个切割道中心处做出特殊图形， 作为切割对位的特殊标记， 此特殊标记能够 有效改善切割对位偏移的问题， 降低切割造成的异常， 提高产品良率。 附图说明 0018 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本 发明中记载的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。 0019 图。

10、1为现有技术中， 一种CIS芯片封装结构的结构示意图； 0020 图2为现有技术中， 一种常规的金属线路层重布线平面图； 0021 图3为本发明一实施例中由单颗芯片星辰固定对位结构的平面图； 0022 图4、 5为本发明一实施例中封装切割方法的原理图。 具体实施方式 0023 下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完 整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。 基于 本发明中的实施例， 本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例， 都属于本发明保护的范围。 0024 本发明提供一种从布线设计上改。

11、善切割对位的方法。 在进行重布线时， 在不影响 芯片性能情况下， 在每个切割道中心处做出特殊图形， 作为切割对位的特殊标记， 此特殊标 记能够有效改善切割对位偏移的问题， 降低切割造成的异常， 提高产品良率。 0025 如图3所示， 本发明的一个实施例中， 相邻的两个待分离的单颗芯片300之间形成 切割道， 对位结构100分布于任一条切割道的两端， 并与切割道保持连通， 通过设置该对位 结构100能够指示切割道的位置， 作为切割时的定位标记使用。 0026 为了形成上述对位结构100， 需要对单颗芯片300的金属线路层200进行设计， 使得 任一端的对位结构100由多个待分离的单颗芯片300的。

12、金属线路层200的边缘围成。 同时， 为 了使得该对位结构100易于识别， 该对位结构100的尺寸大于切割道的尺寸， 且为与切割道 的形状相异的圆形、 椭圆形、 多边形以及异形中的一种或几种。 例如， 对位结构100为由四个 相邻的单颗芯片300的金属线路层200边角处轮廓围成的菱形结构或者正方形。 此时， 通过 剪掉的金属线路层200边角处的直角形成上述菱形结构或者正方形。 0027 本发明还提供一种封装切割方法。 该封装切割方法包括如下步骤： 0028 按照金属线路层的布线形状及如上所述对位结构设计掩膜板的镂空区域； 通过设 计的掩膜板对晶圆上的各单颗芯片进行重布线设计， 在切割道的两端形。

13、成适于识别的对位 结构； 通过对位结构的指示， 沿着切割道将各个单颗芯片切割分离。 0029 本发明一实施例的封装切割方法包括如下步骤： 0030 如图4所示， 按照金属线路层的布线形状及菱形的对位结构设计掩膜板的镂空区 域。 此时， 通过剪掉掩膜板上与单颗芯片金属线路层相对应的区域的四角， 形成适于制造出 对位结构的倒角形状。 说明书 2/3 页 4 CN 111128966 A 4 0031 如图5所示， 通过设计的掩膜板对晶圆500上的各单颗芯片300进行重布线设计， 在 切割道的两端形成适于识别的上述形状的对位结构100。 其中， 各单颗芯片300在晶圆500上 以阵列形式进行排列。 。

14、一个实施方式中， 借助设计的掩膜板， 通过涂布、 曝光、 显影、 金属刻 蚀的方式对晶圆500上的单颗芯片300进行重布线设计。 本实施例中， 单颗芯片300为CIS芯 片。 0032 通过对位结构100的指示， 沿着切割道将各个单颗芯片300切割分离， 并执行后续 的封装步骤。 0033 综上所述， 本发明在进行重布线时， 在不影响芯片性能情况下， 在每个切割道中心 处做出特殊图形， 作为切割对位的特殊标记， 此特殊标记能够有效改善切割对位偏移的问 题， 降低切割造成的异常， 提高产品良率。 0034 对于本领域技术人员而言， 显然本发明不限于上述示范性实施例的细节， 而且在 不背离本发明的。

15、精神或基本特征的情况下， 能够以其他的具体形式实现本发明。 因此， 无论 从哪一点来看， 均应将实施例看作是示范性的， 而且是非限制性的， 本发明的范围由所附权 利要求而不是上述说明限定， 因此旨在将落在权利要求的等同要件的含义和范围内的所有 变化囊括在本发明内。 不应将权利要求中的任何附图标记视为限制所涉及的权利要求。 0035 此外， 应当理解， 虽然本说明书按照实施方式加以描述， 但并非每个实施方式仅包 含一个独立的技术方案， 说明书的这种叙述方式仅仅是为清楚起见， 本领域技术人员应当 将说明书作为一个整体， 各实施例中的技术方案也可以经适当组合， 形成本领域技术人员 可以理解的其他实施方式。 说明书 3/3 页 5 CN 111128966 A 5 图1 图2 说明书附图 1/3 页 6 CN 111128966 A 6 图3 图4 说明书附图 2/3 页 7 CN 111128966 A 7 图5 说明书附图 3/3 页 8 CN 111128966 A 8 。