串行总线通信系统及通信方法.pdf

《串行总线通信系统及通信方法.pdf》由会员分享，可在线阅读，更多相关《串行总线通信系统及通信方法.pdf（9页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010367630.8 (22)申请日 2020.04.30 (71)申请人 中国科学院长春光学精密机械与物 理研究所 地址 130033 吉林省长春市经济技术开发 区东南湖大路3888号 (72)发明人 黄良胡长虹韩诚山薛旭成 孙铭贾平 (74)专利代理机构 深圳市科进知识产权代理事 务所(普通合伙) 44316 代理人 曹卫良 (51)Int.Cl. H04N 5/232(2006.01) H04N 5/14(2006.01) (54)发明名称 串行总线通信系统及通信方。

2、法 (57)摘要 本发明公开一种串行总线通信系统及通信 方法， 其中的方法包括： S1、 相机控制器主FPGA与 相机控制器备FPGA同时向相机配电器FPGA发送 信号； S2、 相机配电器FPGA的数据收发模块接收 识别两路信号， 并选择一路作为有效信号发送至 相机配电器FPGA的数据处理模块、 与该相机配电 器FPGA对应的CCD的左半焦面处理FPGA和右半焦 面处理FPGA； S3、 数据处理模块、 左半焦面处理 FPGA和右半焦面处理FPGA分别对接收到的有效 信号进行处理， 并将返回信号发送至相机配电器 FPGA的与逻辑模块； S4、 与逻辑模块在将接收到 的三路返回信号取与逻辑后发。

3、送至数据收发模 块； S5、 数据收发模块将接收到的返回信号返回 至相机控制器主FPGA或相机控制器备FPGA。 本发 明既能够提高系统的工作效率又可以提高系统 的可靠性。 权利要求书1页 说明书5页 附图2页 CN 111510633 A 2020.08.07 CN 111510633 A 1.一种串行总线通信系统， 其特征在于， 包括： 一片相机控制器主FPGA、 一片相机控制 器备FPGA、 至少一片CCD以及与所述CCD数量相同的相机配电器FPGA； 每片CCD的焦面处理板分别包括左半焦面处理FPGA和右半焦面处理FPGA； 所述相机控制器主FPGA与所述相机控制器备FPGA之间连接有。

4、心跳线， 所述相机控制器 主FPGA与所述相机控制器备FPGA分别用于向每片相机配电器FPGA发送信号； 每片相机配电器FPGA均包括数据处理模块、 与逻辑模块和数据收发模块； 其中， 所述数据收发模块用于接收识别两路信号， 并选择一路作为有效信号发送至所述数据 处理模块、 与该相机配电器FPGA对应的CCD的左半焦面处理FPGA和右半焦面处理FPGA； 所述数据处理模块、 所述左半焦面处理FPGA和所述右半焦面处理FPGA分别用于对接收 到的有效信号进行数据处理， 并将返回信号发送至所述与逻辑模块； 所述与逻辑模块用于接收三路返回信号， 在取与逻辑后发送至所述数据收发模块； 所述数据收发模块。

5、还用于将接收到的返回信号发送至所述相机控制器主FPGA或所述 相机控制器备FPGA。 2.根据权利要求1所述的串行总线通信系统， 其特征在于， 在所述相机控制器主FPGA、 所述相机控制器备FPGA与每片相机配电器FPGA内分别集成有差分接口芯片， 所述相机控制 器主FPGA的差分接口芯片与所述相机控制器备FPGA的差分接口芯片分别通过串行总线与 每片相机配电器FPGA的差分接口芯片连接， 实现全双工异步串行通信。 3.一种串行总线通信方法， 其特征在于， 包括如下步骤： S1、 相机控制器主FPGA与相机控制器备FPGA同时向相机配电器FPGA发送信号； S2、 所述相机配电器FPGA的数据。

6、收发模块接收识别两路信号， 并选择一路作为有效信 号发送至所述相机配电器FPGA的数据处理模块、 与该相机配电器FPGA对应的CCD的左半焦 面处理FPGA和右半焦面处理FPGA； S3、 所述数据处理模块、 所述左半焦面处理FPGA和所述右半焦面处理FPGA分别对接收 到的有效信号进行数据处理， 并将返回信号发送至所述相机配电器FPGA的与逻辑模块； S4、 所述与逻辑模块在将接收到的三路返回信号取与逻辑后发送至所述数据收发模 块； S5、 所述数据收发模块将接收到的返回信号返回至所述相机控制器主FPGA或所述相机 控制器备FPGA。 4.根据权利要求3所述的串行总线通信方法， 其特征在于，。

7、 所述相机控制器主FPGA与所 述相机控制器备FPGA采用分时轮询方式访问所述相机配电器FPGA、 所述左半焦面处理FPGA 和所述右半焦面处理FPGA。 5.根据权利要求3所述的串行总线通信方法， 其特征在于， 所述相机控制器主FPGA或所 述相机控制器备FPGA向所述相机配电器FPGA发送的信号中携带主机标识， 所述相机配电器 FPGA的数据收发模块将携带主机标识的信号作为有效信号。 权利要求书 1/1 页 2 CN 111510633 A 2 串行总线通信系统及通信方法 技术领域 0001 本发明涉及通信技术领域， 特别涉及一种串行总线通信系统及通信方法。 背景技术 0002 CCD相机。

8、由CCD控制器控制进行成像， CCD控制器是CCD相机的关键的部分， 完成对 CCD的驱动和信号的读出， CCD控制器的性能直接决定了CCD相机的成像性能。 目前， CCD控制 器与CCD相机的通信架构具有以下两点问题： 0003 1、 只能实现CCD控制器对CCD相机的一对一控制， 无法实现CCD控制器对CCD相机的 一对多控制， 工作效率有待提高； 0004 2、 CCD控制器不具有冗余设计， 当CCD控制器出现故障时， 会造成CCD相机瘫痪， 可 靠性不佳。 发明内容 0005 本发明旨在解决现有的CCD控制器与CCD相机的通信架构导致工作效率低， 可靠性 差的技术问题， 提供一种串行总。

9、线通信系统及通信方法。 本发明可以实现CCD控制器对CCD 相机的一对多控制， 并且CCD控制器具有冗余设计， 可以提高可靠性。 0006 为实现上述目的， 本发明采用以下具体技术方案： 0007 本发明提供一种串行总线通信系统， 包括： 一片相机控制器主FPGA、 一片相机控制 器备FPGA、 至少一片CCD以及与CCD数量相同的相机配电器FPGA； 每片CCD的焦面处理板分别 包括左半焦面处理FPGA和右半焦面处理FPGA； 相机控制器主FPGA与相机控制器备FPGA之间 连接有心跳线， 相机控制器主FPGA与相机控制器备FPGA分别用于向每片相机配电器FPGA发 送主信号； 每片相机配电。

10、器FPGA均包括数据处理模块、 与逻辑模块和数据收发模块； 其中， 数据收发模块用于接收识别两路信号， 并选择一路作为有效信号发送至数据处理模块、 与 该相机配电器FPGA对应的CCD的左半焦面处理FPGA和右半焦面处理FPGA； 数据处理模块、 左 半焦面处理FPGA和右半焦面处理FPGA分别用于对接收到的有效信号进行数据处理， 并将返 回信号发送至与逻辑模块； 与逻辑模块用于接收三路返回信号， 在取与逻辑后发送至数据 收发模块； 数据收发模块还用于将接收到的返回信号发送至相机控制器主FPGA或相机控制 器备FPGA。 0008 优选地， 在相机控制器主FPGA、 相机控制器备FPGA与每片。

11、相机配电器FPGA内分别 集成有差分接口芯片， 相机控制器主FPGA的差分接口芯片与相机控制器备FPGA的差分接口 芯片分别通过串行总线与每片相机配电器FPGA的差分接口芯片连接， 实现全双工异步串行 通信。 0009 本发明还提供一种串行总线通信方法， 包括以下步骤： 0010 S1、 相机控制器主FPGA与相机控制器备FPGA同时向相机配电器FPGA发送信号； 0011 S2、 相机配电器FPGA的数据收发模块接收识别两路信号， 并选择一路作为有效信 号发送至相机配电器FPGA的数据处理模块、 与该相机配电器FPGA对应的CCD的左半焦面处 说明书 1/5 页 3 CN 111510633。

12、 A 3 理FPGA和右半焦面处理FPGA； 0012 S3、 数据处理模块、 左半焦面处理FPGA和右半焦面处理FPGA分别对接收到的有效 信号进行数据处理， 并将返回信号发送至相机配电器FPGA的与逻辑模块； 0013 S4、 与逻辑模块在将接收到的三路返回信号取与逻辑后发送至数据收发模块； 0014 S5、 数据收发模块将接收到的返回信号返回至相机控制器主FPGA或相机控制器备 FPGA。 0015 优选地， 相机控制器主FPGA与相机控制器备FPGA采用分时轮询方式访问相机配电 器FPGA、 左半焦面处理FPGA和右半焦面处理FPGA。 0016 优选地， 相机控制器主FPGA或相机控。

13、制器备FPGA向相机配电器FPGA发送的信号中 携带主机标识， 相机配电器FPGA的数据收发模块将携带主机标识的信号作为有效信号。 0017 本发明能够取得以下技术效果： 0018 1、 相机控制器FPGA与多台CCD相机的相机配电器FPGA、 焦面处理FPGA采用点对点 的串行通信方式， 能够实现相机控制器对CCD相机的一对多控制， 提高工作效率。 0019 2、 相机控制器FPGA采用主备方式保证串行总线通信系统的运行， 在相机控制器主 FPGA故障时， 切换到相机控制器备FPGA工作， 能够避免出现CCD相机瘫痪的问题， 可以提高 系统的可靠性。 附图说明 0020 图1是根据本发明一个。

14、实施例的串行总线通信系统的网络拓扑结构示意图； 0021 图2是根据本发明一个实施例的串行总线通信方法的流程示意图。 0022 其中的附图标记包括： 相机控制器主FPGA1、 相机控制器备FPGA1、 第一相机配电 器FPGA2、 数据收发模块201、 与逻辑模块202、 数据处理模块203、 第二相机配电器FPGA2、 数 据收发模块201、 与逻辑模块202、 数据处理模块203、 第一左半焦面处理FPGA301、 第一右 半焦面处理FPGA302、 第二左半焦面处理FPGA301、 第二右半焦面处理FPGA302。 具体实施方式 0023 为了使本发明的目的、 技术方案及优点更加清楚明白。

15、， 以下结合附图及具体实施 例， 对本发明进行进一步详细说明。 应当理解， 此处所描述的具体实施例仅用以解释本发 明， 而不构成对本发明的限制。 0024 本发明为了形成控制网络， 实现一台相机控制器对多台CCD相机的控制， 相机控制 器采用点对点方式与每一台CCD相机进行串行通信， 对CCD相机进行控制。 0025 更为具体地， 每台CCD相机均包括配电器FPGA和CCD焦面处理板， CCD焦面处理板包 括左半焦面处理FPGA和右半焦面处理FPGA， 相机控制器FPGA与每台CCD相机的配电器FPGA 分别进行点对点的串行通信， 每台CCD相机的配电器FPGA与左半焦面处理FPGA、 右半焦。

16、面处 理FPGA分别进行点对点的串行通信， 从而实现一台相机控制器对多台CCD相机的控制， 从而 提高工作效率。 0026 为了实现相机控制器的冗余设计， 相机控制器采用两个FPGA， 一个为相机控制器 主FPGA， 另一个为相机控制器备FPGA， 一旦相机控制器主FPGA出现故障， 相机控制器备FPGA 接替相机控制器主FPGA继续工作， 方式CCD相机瘫痪。 说明书 2/5 页 4 CN 111510633 A 4 0027 下面以两台CCD相机为例对本发明实施例提供的串行总线通信系统进行详细说 明， 更多台相机的通信方式同理可得。 0028 参考图1所示， 本发明实施例提供的串行总线通信。

17、系统， 包括： 相机控制器主 FPGA1、 相机控制器备FPGA1、 第一CCD相机和第二CCD相机。 0029 第一CCD相机包括第一相机配电器FPGA2和第一焦面处理板， 第一相机配电器 FPGA2包括数据收发模块201、 与逻辑模块202、 数据处理模块203， 第一焦面处理板包括第一 左半焦面处理FPGA301和第一右半焦面处理FPGA302。 0030 第二CCD相机包括第二相机配电器FPGA2和第二焦面处理板， 第二相机配电器 FPGA2包括数据收发模块201、 与逻辑模块202、 数据处理模块203， 第二焦面处理板包括 第二左半焦面处理FPGA301和第二右半焦面处理FPGA3。

18、02。 0031 在相机控制器主FPGA1、 相机控制器备FPGA1、 第一相机配电器FPGA2、 第二相机配 电器FPGA2、 第一左半焦面处理FPGA301、 第一右半焦面处理FPGA302、 第二左半焦面处理 FPGA301和第二右半焦面处理FPGA302内分别集成有差分接口芯片， 例如： SN65LVDS31D和 SN65LVDS32D等芯片， 采用FPGA完成主相机控制器、 备相机控制器、 相机配电器与焦面处理 板的全双工异步串行通信接口， 各通信接口之间通过串行总线连接， 实现主相机控制器与 相机配电器、 备相机控制器与相机配电器、 相机配电器与焦面处理板之间的点对点的全双 工异步。

19、串行通信。 0032 相机控制器主FPGA1作为主机， 相机控制器备FPGA1作为备机， 主机与备机之间连 接有一根心跳线， 该心跳线用于对相机控制器主FPGA1进行心跳检测， 实时监测相机控制器 主FPGA1的运行状态， 一旦正在工作的相机控制器主FPGA1发生故障， 心跳线会激活作为备 机的相机控制器备FPGA1， 代替相机控制器主FPGA1立即投入工作当中。 0033 相机控制器主FPGA1与相机控制器备FPGA1同时向第一相机配电器FPGA2发送信 号， 相机控制器主FPGA1发送的信号中携带主机标识， 第一相机配电器FPGA2在接收到两路 信号后， 会对两路信号进行识别， 将发送主机。

20、标识的相机控制器主FPGA1识别为主机， 以及 将相机控制器主FPGA1发送的携带主机标识的信号作为有效信号进行数据处理， 在处理完 数据后将返回信号返回至相机控制器主FPGA1。 0034 当心跳线检测到相机控制器主FPGA1发送故障时， 控制相机控制器主FPGA1停止向 第一相机配电器FPGA2发送信号， 并控制相机控制器备FPGA1继续向第一相机配电器FPGA2 发送信号， 且发送的信号中携带主机标识， 第一相机配电器FPGA2在接收到信号后根据主机 标识将相机控制器备FPGA1识别为主机， 以及将相机控制器备FPGA1发送的信号作为有效 信号进行处理， 在处理完数据后将返回信号返回至相。

21、机控制器备FPGA1。 0035 相机控制器主FPGA1与相机控制器备FPGA1同第二相机配电器FPGA2的通信方式 参照上述相机控制器主FPGA1与相机控制器备FPGA1同第一相机配电器FPGA2的通信方式， 同理可得。 0036 相机控制器主FPGA1、 相机控制器备FPGA1、 第一相机配电器FPGA2与第一焦面处 理板之间的交互过程为： 0037 首先、 在数据收发模块201接收相机控制器主FPGA1与相机控制器备FPGA1发送的 信号后， 根据主机标识识别主机， 并将主机发送的信号作为有效信号发送至数据处理模块 203、 第一左半焦面处理FPGA301和第一右半焦面处理FPGA302。

22、。 说明书 3/5 页 5 CN 111510633 A 5 0038 其次、 数据处理模块203、 第一左半焦面处理FPGA301和第一右半焦面处理FPGA302 在接收到有效信号后， 对有效信号进行处理， 并将返回信号发送至与逻辑模块202。 0039 然后、 与逻辑模块202在接收数据处理模块203、 第一左半焦面处理FPGA301、 第一 右半焦面处理FPGA302的返回信号后， 对三路返回信号取与逻辑， 并发送至数据收发模块 201； 0040 最后、 数据收发模块201将接收到的返回信号返回至主机。 0041 相机控制器主FPGA1、 相机控制器备FPGA1、 第二相机配电器FPG。

23、A2与第二焦面处 理板之间的交互过程， 同理可得。 0042 本发明采用主从方式将相机控制器主FPGA1或相机控制器备FPGA1作为通信主节 点， 将第一相机配电器FPGA2、 第二相机配电器FPGA2、 第一左半焦面处理FPGA301、 第一右 半焦面处理FPGA302、 第二左半焦面处理FPGA301、 第二右半焦面处理FPGA302作为通信从 节点， 信息交换采用应答方式进行， 各通信从节点处于接收状态， 相机控制器主FPGA1或相 机控制器备FPGA1采用分时轮询方式访问各通信从节点， 各通信从节点仅在被轮询后进行 应答。 0043 本发明以多个点对点的全双工异步串行通信方式实现相机控。

24、制器FPGA与各相机 配电器FPGA的通信及相机配电器FPGA与左半焦面处理FPGA、 右半焦面处理FPGA的通信， 从 而形成控制网络， 实现一台相机控制器对多台CCD相机的控制。 0044 另外， 本发明的相机控制器采用主备方式保证串行总线通信系统的运行， 在相机 控制器主FPGA故障时， 切换到相机控制器备FPGA工作， 能够避免出现CCD相机瘫痪的问题， 可以提高系统的可靠性。 0045 上述内容详细说明了本发明实施例提供的串行总线通信系统的结构， 与上述通信 系统相对应， 本发明还提供一种该串行总线通信系统的通信方法。 0046 参考图2所示， 本发明实施例提供的串行总线通信方法， 。

25、包括如下步骤： 0047 S1、 相机控制器主FPGA与相机控制器备FPGA同时向相机配电器FPGA发送信号。 0048 相机配电器FPGA的数量为至少一片， 各相机配电器FPGA与相机控制器主FPGA、 相 机控制器备FPGA之间的通信方式为点对点的全双工异步串行通信。 0049 相机控制器FPGA与多片相机配电器FPGA、 焦面处理FPGA采用点对点的全双工异步 串行通信方式， 能够实现一台相机控制器对多台CCD相机的控制， 提高工作效率。 0050 相机控制器主FPGA作为主机， 相机控制器备FPGA作为备机， 主机与备机同时向相 机配电器FPGA发送信号， 且主机发送的信号中携带主机标。

26、识。 0051 当相机控制器主FPGA故障时， 相机控制器备FPGA作为主机， 向相机配电器FPGA发 送携带主机标识的信号。 0052 S2、 相机配电器FPGA的数据收发模块接收识别两路信号， 并选择一路作为有效信 号发送至相机配电器FPGA的数据处理模块、 与该相机配电器FPGA对应的CCD的左半焦面处 理FPGA和右半焦面处理FPGA。 0053 数据收发模块根据主机标识识别出哪路信号为主机发送的信号， 将携带主机标识 的信号作为有效信号转发至各相机配电器FPGA的数据处理模块、 与各相机配电器FPGA对应 的CCD的左半焦面处理FPGA和右半焦面处理FPGA。 0054 S3、 数据。

27、处理模块、 左半焦面处理FPGA和右半焦面处理FPGA分别对接收到的有效 说明书 4/5 页 6 CN 111510633 A 6 信号进行处理， 并将返回信号发送至相机配电器FPGA的与逻辑模块。 0055 各相机配电器FPGA的数据处理模块、 各CCD的左半焦面处理FPGA和右半焦面处理 FPGA在接收到有效信号后进行数据处理， 并将返回信号返回至各相机配电器FPGA的与逻辑 模块。 0056 S4、 与逻辑模块在将接收到的三路返回信号取与逻辑后发送至数据收发模块。 0057 各相机配电器FPGA的与逻辑模块对数据处理模块、 左半焦面处理FPGA和右半焦面 处理FPGA的返回信号取与逻辑后。

28、， 发送至各相机配电器FPGA的数据收发模块。 0058 S5、 数据收发模块将接收到的返回信号返回至相机控制器主FPGA或相机控制器备 FPGA。 0059 由于数据收发模块在接收信号时识别出主机， 因此在接收到返回信号后， 将返回 信号发送至主机。 0060 本发明的相机控制器FPGA采用主备方式保证串行总线通信系统的运行， 在相机控 制器主FPGA故障时， 切换到相机控制器备FPGA工作， 继续对CCD相机进行控制， 能够避免出 现CCD相机瘫痪的问题， 可以提高系统的可靠性。 0061 在本说明书的描述中， 参考术语 “一个实施例” 、“一些实施例” 、“示例” 、“具体示 例” 、 。

29、或 “一些示例” 等的描述意指结合该实施例或示例描述的具体特征、 结构、 材料或者特 点包含于本发明的至少一个实施例或示例中。 在本说明书中， 对上述术语的示意性表述不 必须针对的是相同的实施例或示例。 而且， 描述的具体特征、 结构、 材料或者特点可以在任 一个或多个实施例或示例中以合适的方式结合。 此外， 在不相互矛盾的情况下， 本领域的技 术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结 合和组合。 0062 尽管上面已经示出和描述了本发明的实施例， 可以理解的是， 上述实施例是示例 性的， 不能理解为对本发明的限制， 本领域的普通技术人员在本发明的范围内可以对上述 实施例进行变化、 修改、 替换和变型。 0063 以上本发明的具体实施方式， 并不构成对本发明保护范围的限定。 任何根据本发 明的技术构思所作出的各种其他相应的改变与变形， 均应包含在本发明权利要求的保护范 围内。 说明书 5/5 页 7 CN 111510633 A 7 图1 说明书附图 1/2 页 8 CN 111510633 A 8 图2 说明书附图 2/2 页 9 CN 111510633 A 9 。