提供多个检测信号的ESD保护电路.pdf

《提供多个检测信号的ESD保护电路.pdf》由会员分享，可在线阅读，更多相关《提供多个检测信号的ESD保护电路.pdf（20页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010098135.1 (22)申请日 2020.02.18 (30)优先权数据 16/279,777 2019.02.19 US (71)申请人 恩智浦美国有限公司 地址 美国得克萨斯 (72)发明人 蒙国轩JW米勒 (74)专利代理机构 中国国际贸易促进委员会专 利商标事务所 11038 代理人 张小稳 (51)Int.Cl. H02H 9/04(2006.01) G01R 31/28(2006.01) (54)发明名称 提供多个检测信号的ESD保护电路 (57)摘要 。

2、本公开涉及提供多个检测信号的ESD保护电 路。 ESD保护电路包括用于检测ESD事件的检测电 路。 所述检测电路包括两个电流镜， 每个电流镜 用于提供两个检测信号。 所述ESD保护电路包括 驱动电路系统， 所述驱动电路系统基于来自所述 电流镜的所述检测信号响应于ESD事件产生到箝 位电路的触发信号， 使所述箝位电路导电。 权利要求书3页 说明书11页 附图5页 CN 111585262 A 2020.08.25 CN 111585262 A 1.一种电路， 其特征在于， 包括： 第一电流镜， 其联接到第一电力轨并且包括主装置和镜装置， 所述第一电流镜包括： 来 自所述第一电流镜的所述主装置的电。

3、流电极的第一输出， 所述第一输出被配置成提供指示 ESD事件的第一检测信号； 和来自所述第一电流镜的所述镜装置的电流电极的第二输出， 所 述第二输出被配置成提供指示所述ESD事件的第二检测信号； 第二电流镜， 其联接到第二电力轨并且包括主装置和镜装置， 所述第二电流镜包括： 来 自所述第二电流镜的所述主装置的电流电极的第一输出， 所述第一输出被配置成提供指示 所述ESD事件的第三检测信号； 和来自所述第二电流镜的所述镜装置的电流电极的第二输 出， 所述第二输出被配置成提供指示所述ESD事件的第四检测信号； 第一触发路径， 其包括接收所述第一检测信号、 所述第二检测信号、 所述第三检测信号 和所。

4、述第四检测信号中的至少两个检测信号的输入和将第一触发信号提供到第一ESD箝位 装置的输出， 其中所述第一触发信号被配置成响应于所述ESD事件启用所述第一ESD箝位装 置， 其中所述第一触发信号基于所述第一检测信号、 所述第二检测信号、 所述第三检测信号 和所述第四检测信号中的所述至少两个检测信号提供； 和 第二触发路径， 其包括接收所述第一检测信号、 所述第二检测信号、 所述第三检测信号 和所述第四检测信号中的至少另一个检测信号的输入和将第二触发信号提供到第二ESD箝 位装置的输出， 其中所述第二触发信号被配置成响应于所述ESD事件启用所述第二ESD箝位 装置， 其中所述第二触发信号基于所述第。

5、一信号、 所述第二信号、 所述第三信号和所述第四 信号中的至少所述另一个信号提供。 2.根据权利要求1所述的电路， 其特征在于， 所述第一触发路径包括： 一系列缓冲器， 其中所述一系列缓冲器接收所述第一检测信号、 所述第二检测信号、 所 述第三检测信号和所述第四检测信号中的所述至少两个检测信号中的至少一个检测信号， 并且所述一系列缓冲器的输出连接到提供所述第一触发信号的输出节点； 和 节点断言路径， 其平行于所述一系列缓冲器的至少一部分并且包括接收所述第一检测 信号、 所述第二检测信号、 所述第三检测信号和所述第四检测信号中的所述至少两个检测 信号中的另一个检测信号的输入并且包括联接到所述一系。

6、列缓冲器的节点的输出。 3.根据权利要求2所述的电路， 其特征在于， 所述第一电力轨的特征为电压比所述第二 电力轨的电压高， 并且其中： 所述一系列缓冲器接收所述第二检测信号； 所述第一触发路径的所述节点断言路径的所述输入接收所述第一检测信号。 4.根据权利要求2所述的电路， 其特征在于， 所述第一电力轨的特征为电压比所述第二 电力轨的电压低， 其中： 所述一系列缓冲器接收所述第二检测信号； 所述第一触发路径的所述节点断言路径的所述输入接收所述第一检测信号。 5.根据权利要求2所述的电路， 其特征在于， 所述第一触发路径的所述节点断言路径包 括在所述第一电力轨和所述节点之间联接并且通过所述第一。

7、检测信号、 所述第二检测信 号、 所述第三检测信号和所述第四检测信号中的所述至少两个检测信号中的所述另一个检 测信号控制的装置， 其中所述装置被配置成在所述ESD事件期间朝向所述第一电力轨的电 压拉所述节点的电压。 权利要求书 1/3 页 2 CN 111585262 A 2 6.根据权利要求1所述的电路， 其特征在于， 另外包括： 节点断言装置， 其包括联接到所述第一触发路径的第一电路节点的第一电极、 联接到 所述第二电力轨的第二电流电极， 和联接以接收所述第三检测信号或第四检测信号的控制 电极， 其中所述第一触发路径基于所述第一检测信号或第二检测信号中的至少一个检测信 号断言所述第一触发信。

8、号。 7.一种电路， 其特征在于， 包括： 第一电流镜， 其联接到第一电力轨并且包括主装置和镜装置， 所述第一电流镜包括： 来 自所述第一电流镜的所述主装置的电流电极的第一输出， 所述第一输出被配置成提供指示 ESD事件的第一检测信号； 和来自所述第一电流镜的所述镜装置的电流电极的第二输出， 所 述第二输出被配置成提供指示所述ESD事件的第二检测信号； 第二电流镜， 其联接到第二电力轨并且包括主装置和镜装置， 所述第二电流镜包括： 来 自所述第二电流镜的所述主装置的电流电极的第一输出， 所述第一输出被配置成提供指示 所述ESD事件的第三检测信号； 和来自所述第二电流镜的所述镜装置的电流电极的第。

9、二输 出， 所述第二输出被配置成提供指示所述ESD事件的第四检测信号； 驱动电路系统， 其被配置成： 将第一触发信号提供到第一ESD箝位装置， 其中所述第一 触发信号在ESD事件期间断言以启用所述第一ESD箝位装置； 和将第二触发信号提供到第二 ESD箝位装置， 其中所述第二触发信号在ESD事件期间断言以启用所述第二ESD箝位装置， 其 中所述驱动电路系统包括： 第一节点断言路径， 其被配置成基于所述第一检测信号、 所述第二检测信号、 所述第三 检测信号和所述第四检测信号中的至少第一个检测信号在ESD事件期间将在所述驱动电路 系统中的第一电路节点的电压拉到所述第一电路节点的断言状态； 第二节点。

10、断言路径， 其被配置成基于所述第一检测信号、 所述第二检测信号、 所述第三 检测信号和所述第四检测信号中的至少第二个检测信号在ESD事件期间将在所述驱动电路 系统中的第二电路节点的电压拉到所述第二电路节点的断言状态； 和 第三节点断言路径， 其被配置成基于所述第一检测信号、 所述第二检测信号、 所述第三 检测信号和所述第四检测信号中的至少第三个检测信号在ESD事件期间将在所述驱动电路 系统中的第三电路节点的电压拉到所述第三电路节点的断言状态。 8.根据权利要求7所述的电路， 其特征在于： 所述第一电路节点在所述第一ESD箝位装置的控制电极处， 并且所述第一节点断言路 径基于所述第一检测信号或所。

11、述第二检测信号在所述ESD事件期间将所述第一电路节点的 所述电压拉到所述第一电路节点的断言状态； 所述第二电路节点和所述第一电路节点为相同的电路节点， 并且所述第二断言路径基 于所述第一检测信号或所述第二检测信号中的至少另一个检测信号在所述ESD事件期间将 所述第一电路节点的所述电压拉到所述第一电路节点的断言状态； 并且 所述第二触发信号响应于所述第三电路节点断言， 并且所述第三节点断言路径基于至 少所述第三检测信号或第四检测信号在所述ESD事件期间将所述第三电路节点的所述电压 拉到所述第三电路节点的断言状态。 9.根据权利要求7所述的电路， 其特征在于： 所述第一节点断言路径包括第一装置， 。

12、所述第一装置包括联接到所述第一电路节点的 权利要求书 2/3 页 3 CN 111585262 A 3 第一电流电极、 联接到所述第二电力轨的第二电流电极， 和联接以接收所述第三检测信号 或第四检测信号中的一个检测信号的控制电极； 所述第一电路节点和所述第二电路节点为相同的电路节点， 所述第二节点断言路径包 括第二装置， 所述第二装置包括联接到所述第一电路节点的第一电流电极、 联接到所述第 二电力轨的第二电流电极， 和联接到断言状态取决于所述第三检测信号或第四检测信号中 的另一个检测信号的节点的控制电极； 并且 所述第三节点断言路径被配置成基于所述第一检测信号或第二检测信号在所述ESD事 件期。

13、间将在所述驱动电路系统中的所述第三电路节点的所述电压拉到所述第三电路节点 的断言状态， 其中所述第一触发信号响应于至少所述第三电路节点断言。 10.根据权利要求7所述的电路， 其特征在于： 所述第一节点断言路径包括第一装置， 所述第一装置包括联接到所述第一电路节点的 第一电流电极、 联接到所述第二电力轨的第二电流电极， 和联接以接收所述第三检测信号 或第四检测信号的控制电极， 其中所述第二触发信号响应于至少所述第一电路节点断言； 所述第二电路节点和所述第一电路节点为相同的电路节点， 并且所述第二节点断言路 径基于所述第三检测信号或所述第四检测信号中的至少另一个检测信号在所述ESD事件期 间将所。

14、述第一电路节点的所述电压拉到所述第一电路节点的断言状态； 并且 所述第三节点断言路径被配置成基于所述第一检测信号或第二检测信号在所述ESD事 件期间将在所述驱动电路系统中的所述第三电路节点的所述电压拉到所述第三电路节点 的断言状态， 其中所述第一触发信号响应于所述第三电路节点断言。 权利要求书 3/3 页 4 CN 111585262 A 4 提供多个检测信号的ESD保护电路 技术领域 0001 本发明涉及用于集成电路的静电放电(ESD)保护电路。 背景技术 0002 一些集成电路包括静电放电(ESD)保护电路以保护集成电路的电路系统免受ESD 事件。 集成电路可发生的ESD事件的例子为其中外。

15、部物体(例如制造设备或人体)上积聚的 静电荷放电到集成电路的导电结构(例如接合焊盘)。 这种放电可在集成电路中产生异常高 的电压和/或电流， 从而可损坏集成电路的电路系统。 ESD保护电路可包括检测电路以检测 焊盘上ESD事件的发生， 并且使箝位电路导电以将ESD事件的电荷放电到集成电路的接地 轨。 发明内容 0003 根据一种实施方式， 一种电路包括： 0004 第一电流镜， 其联接到第一电力轨并且包括主装置和镜装置， 所述第一电流镜包 括： 来自所述第一电流镜的所述主装置的电流电极的第一输出， 所述第一输出被配置成提 供指示ESD事件的第一检测信号； 和来自所述第一电流镜的所述镜装置的电流。

16、电极的第二 输出， 所述第二输出被配置成提供指示所述ESD事件的第二检测信号； 0005 第二电流镜， 其联接到第二电力轨并且包括主装置和镜装置， 所述第二电流镜包 括： 来自所述第二电流镜的所述主装置的电流电极的第一输出， 所述第一输出被配置成提 供指示所述ESD事件的第三检测信号； 和来自所述第二电流镜的所述镜装置的电流电极的 第二输出， 所述第二输出被配置成提供指示所述ESD事件的第四检测信号； 0006 第一触发路径， 其包括接收所述第一检测信号、 所述第二检测信号、 所述第三检测 信号和所述第四检测信号中的至少两个检测信号的输入和将第一触发信号提供到第一ESD 箝位装置的输出， 其中。

17、所述第一触发信号被配置成响应于所述ESD事件启用所述第一ESD箝 位装置， 其中所述第一触发信号基于所述第一检测信号、 所述第二检测信号、 所述第三检测 信号和所述第四检测信号中的所述至少两个检测信号提供； 和 0007 第二触发路径， 其包括接收所述第一检测信号、 所述第二检测信号、 所述第三检测 信号和所述第四检测信号中的至少另一个检测信号的输入和将第二触发信号提供到第二 ESD箝位装置的输出， 其中所述第二触发信号被配置成响应于所述ESD事件启用所述第二 ESD箝位装置， 其中所述第二触发信号基于所述第一信号、 所述第二信号、 所述第三信号和 所述第四信号中的至少所述另一个信号提供。 0。

18、008 在一些实施方式中， 所述第一触发路径包括： 0009 一系列缓冲器， 其中所述一系列缓冲器接收所述第一检测信号、 所述第二检测信 号、 所述第三检测信号和所述第四检测信号中的所述至少两个检测信号中的至少一个检测 信号， 并且所述一系列缓冲器的输出连接到提供所述第一触发信号的输出节点； 和 0010 节点断言路径， 其平行于所述一系列缓冲器的至少一部分并且包括接收所述第一 说明书 1/11 页 5 CN 111585262 A 5 检测信号、 所述第二检测信号、 所述第三检测信号和所述第四检测信号中的所述至少两个 检测信号中的另一个检测信号的输入并且包括联接到所述一系列缓冲器的节点的输出。

19、。 0011 在一些实施方式中， 所述第二触发路径包括： 0012 第二系列缓冲器， 其包括接收所述第一检测信号、 所述第二检测信号、 所述第三检 测信号和所述第四检测信号中的所述另一个检测信号的输入和连接到第二输出节点以提 供所述第二触发信号的输出。 0013 在一些实施方式中： 0014 所述一系列缓冲器接收所述第二检测信号； 0015 所述第一触发路径的所述节点断言路径的所述输入接收所述第一检测信号。 0016 在一些实施方式中， 所述第二系列缓冲器接收所述第四检测信号。 0017 在一些实施方式中， 所述第一电力轨的特征为电压比所述第二电力轨的电压高， 并且其中： 0018 所述一系列。

20、缓冲器接收所述第二检测信号； 0019 所述第一触发路径的所述节点断言路径的所述输入接收所述第一检测信号。 0020 在一些实施方式中， 所述第一电力轨的特征为电压比所述第二电力轨的电压低， 其中： 0021 所述一系列缓冲器接收所述第二检测信号； 0022 所述第一触发路径的所述节点断言路径的所述输入接收所述第一检测信号。 0023 在一些实施方式中， 所述第一触发路径的所述节点断言路径包括在所述第一电力 轨和所述节点之间联接并且通过所述第一检测信号、 所述第二检测信号、 所述第三检测信 号和所述第四检测信号中的所述至少两个检测信号中的所述另一个检测信号控制的装置， 其中所述装置被配置成在所。

21、述ESD事件期间朝向所述第一电力轨的电压拉所述节点的电 压。 0024 在一些实施方式中， 所述节点断言路径的特征为断言路径在ESD事件期间比所述 一系列缓冲器更快地将所述节点的电压拉到断言电压。 0025 在一些实施方式中， 所述电路另外包括： 0026 节点断言装置， 其包括联接到所述第一触发路径的第一电路节点的第一电极、 联 接到所述第二电力轨的第二电流电极， 和联接以接收所述第三检测信号或第四检测信号的 控制电极， 其中所述第一触发路径基于所述第一检测信号或第二检测信号中的至少一个检 测信号断言所述第一触发信号。 0027 在一些实施方式中， 所述电路另外包括： 0028 第二节点断言。

22、装置， 其包括联接到所述第一触发路径的所述第一电路节点的第一 电极、 联接到所述第二电力轨的第二电流电极， 和联接以接收所述第三检测信号或第四检 测信号中的未由所述节点断言装置的控制电极接收的另一个检测信号的反相信号的所述 控制电极。 0029 根据另一实施方式， 一种电路包括： 0030 第一电流镜， 其联接到第一电力轨并且包括主装置和镜装置， 所述第一电流镜包 括： 来自所述第一电流镜的所述主装置的电流电极的第一输出， 所述第一输出被配置成提 供指示ESD事件的第一检测信号； 和来自所述第一电流镜的所述镜装置的电流电极的第二 说明书 2/11 页 6 CN 111585262 A 6 输出。

23、， 所述第二输出被配置成提供指示所述ESD事件的第二检测信号； 0031 第二电流镜， 其联接到第二电力轨并且包括主装置和镜装置， 所述第二电流镜包 括： 来自所述第二电流镜的所述主装置的电流电极的第一输出， 所述第一输出被配置成提 供指示所述ESD事件的第三检测信号； 和来自所述第二电流镜的所述镜装置的电流电极的 第二输出， 所述第二输出被配置成提供指示所述ESD事件的第四检测信号； 0032 驱动电路系统， 其被配置成： 将第一触发信号提供到第一ESD箝位装置， 其中所述 第一触发信号在ESD事件期间断言以启用所述第一ESD箝位装置； 和将第二触发信号提供到 第二ESD箝位装置， 其中所述。

24、第二触发信号在ESD事件期间断言以启用所述第二ESD箝位装 置， 其中所述驱动电路系统包括： 0033 第一节点断言路径， 其被配置成基于所述第一检测信号、 所述第二检测信号、 所述 第三检测信号和所述第四检测信号中的至少第一个检测信号在ESD事件期间将在所述驱动 电路系统中的第一电路节点的电压拉到所述第一电路节点的断言状态； 0034 第二节点断言路径， 其被配置成基于所述第一检测信号、 所述第二检测信号、 所述 第三检测信号和所述第四检测信号中的至少第二个检测信号在ESD事件期间将在所述驱动 电路系统中的第二电路节点的电压拉到所述第二电路节点的断言状态； 和 0035 第三节点断言路径， 。

25、其被配置成基于所述第一检测信号、 所述第二检测信号、 所述 第三检测信号和所述第四检测信号中的至少第三个检测信号在ESD事件期间将在所述驱动 电路系统中的第三电路节点的电压拉到所述第三电路节点的断言状态。 0036 在一些实施方式中： 0037 所述第一电路节点在所述第一ESD箝位装置的控制电极处， 并且所述第一节点断 言路径基于所述第一检测信号或所述第二检测信号在所述ESD事件期间将所述第一电路节 点的所述电压拉到所述第一电路节点的断言状态； 0038 所述第二电路节点和所述第一电路节点为相同的电路节点， 并且所述第二断言路 径基于所述第一检测信号或所述第二检测信号中的至少另一个检测信号在所。

26、述ESD事件期 间将所述第一电路节点的所述电压拉到所述第一电路节点的断言状态； 并且 0039 所述第二触发信号响应于所述第三电路节点断言， 并且所述第三节点断言路径基 于至少所述第三检测信号或第四检测信号在所述ESD事件期间将所述第三电路节点的所述 电压拉到所述第三电路节点的断言状态。 0040 在一些实施方式中： 0041 所述第一节点断言路径包括第一装置， 所述第一装置包括联接到所述第一电路节 点的第一电流电极、 联接到所述第二电力轨的第二电流电极， 和联接以接收所述第三检测 信号或第四检测信号中的一个检测信号的控制电极； 0042 所述第一电路节点和所述第二电路节点为相同的电路节点， 。

27、所述第二节点断言路 径包括第二装置， 所述第二装置包括联接到所述第一电路节点的第一电流电极、 联接到所 述第二电力轨的第二电流电极， 和联接到断言状态取决于所述第三检测信号或第四检测信 号中的另一个检测信号的节点的控制电极； 并且 0043 所述第三节点断言路径被配置成基于所述第一检测信号或第二检测信号在所述 ESD事件期间将在所述驱动电路系统中的所述第三电路节点的所述电压拉到所述第三电路 节点的断言状态， 其中所述第一触发信号响应于至少所述第三电路节点断言。 说明书 3/11 页 7 CN 111585262 A 7 0044 在一些实施方式中， 所述第三节点断言路径包括在所述第一电力轨和所。

28、述第一电 路节点之间联接的具有相反导电类型的两个晶体管， 其中所述两个晶体管中的每个晶体管 的第一电流电极在所述第三电路节点处连接在一起。 0045 在一些实施方式中， 所述驱动电路系统另外包括： 0046 第四节点断言路径， 其被配置成基于所述第一检测信号、 所述第二检测信号、 所述 第三检测信号和所述第四检测信号中的至少第四个检测信号在所述ESD事件期间将在所述 驱动电路系统中的第四电路节点的电压拉到所述第四电路节点的断言状态。 0047 在一些实施方式中： 0048 所述第一节点断言路径被配置成基于所述第三检测信号或第四检测信号在ESD事 件期间将在所述驱动电路系统中的所述第一电路节点的。

29、所述电压拉到所述第一电路节点 的断言状态， 其中所述第二触发信号响应于至少所述第一电路节点断言。 0049 在一些实施方式中： 0050 所述第一节点断言路径包括至少一个在所述第二电流镜和所述第一电路节点之 间联接的缓冲器， 所述至少一个缓冲器包括接收所述第三检测信号或所述第四检测信号中 的一个检测信号的输入； 0051 所述第二节点断言路径包括装置， 所述装置包括联接到所述第一电路节点的第一 电流电极、 联接到所述第二电力轨的第二电流电极， 和联接以接收所述第三检测信号或所 述第四检测信号中的另一个检测信号的控制电极， 其中所述第一电路节点和所述第二电路 节点为相同的电路节点。 0052 在。

30、一些实施方式中： 0053 所述第一节点断言路径包括第一装置， 所述第一装置包括联接到所述第一电路节 点的第一电流电极、 联接到所述第二电力轨的第二电流电极， 和联接以接收所述第三检测 信号或第四检测信号的控制电极， 其中所述第二触发信号响应于至少所述第一电路节点断 言； 0054 所述第二电路节点和所述第一电路节点为相同的电路节点， 并且所述第二节点断 言路径基于所述第三检测信号或所述第四检测信号中的至少另一个检测信号在所述ESD事 件期间将所述第一电路节点的所述电压拉到所述第一电路节点的断言状态； 并且 0055 所述第三节点断言路径被配置成基于所述第一检测信号或第二检测信号在所述 ESD。

31、事件期间将在所述驱动电路系统中的所述第三电路节点的所述电压拉到所述第三电路 节点的断言状态， 其中所述第一触发信号响应于所述第三电路节点断言。 0056 在一些实施方式中， 所述第一检测信号和所述第二检测信号的特征为彼此互补， 并且所述第三检测信号和所述第四检测信号的特征为彼此互补。 附图说明 0057 通过参考附图， 可更好地理解本发明， 并且使其众多目标、 特征和优点对本领域的 技术人员显而易见。 0058 图1为根据本发明的一个实施例的集成电路的一部分的电路图。 0059 图2为根据本发明的一个实施例的图1的ESD保护电路的电路图。 0060 图3为根据本发明的另一个实施例的图1的ESD。

32、保护电路的电路图。 说明书 4/11 页 8 CN 111585262 A 8 0061 图4为根据本发明的另一个实施例的ESD保护电路的电路图。 0062 图5为根据本发明的另一个实施例的ESD保护电路的电路图。 0063 除非另外指出， 否则在不同附图中使用相同附图标号指示相同的物件。 附图未必 按比例绘制。 具体实施方式 0064 下文阐述用于进行本发明的模式的详细描述。 描述旨在示出本发明并且不应被认 为是限制性的。 0065 在本文中公开的一些实施例中， ESD保护电路包括用于检测ESD事件的检测电路。 检测电路包括两个电流镜， 每个电流镜用于提供两个检测信号。 ESD保护电路包括驱。

33、动电路 系统， 该驱动电路系统响应于ESD事件产生到箝位电路的触发信号， 使箝位电路导电。 驱动 电路系统包括节点断言路径， 该节点断言路径响应于检测信号在ESD事件期间将驱动电路 系统的电路节点拉到该电路节点的断言状态。 在一些实施例中， 使用多个检测信号和多条 断言路径可允许按照速度和驱动强度调整触发信号。 0066 图1为示出根据本发明的一个实施例的ESD保护电路的集成电路的一部分的电路 图。 集成电路101包括多个外部端子(例如焊盘)。 在示出的实施例中， 集成电路包括用于接 收外部电源电压(例如3.3伏特)的VDD焊盘103、 用于接收第二外部电源电压(例如地面)的 VSS焊盘107。

34、， 和用于接收和/或供应信息信号(例如离散或模拟)的I/O焊盘105。 未示出用于 执行集成电路的电路系统(例如处理电路系统、 模拟电路系统、 传感器、 存储器)的预期功能 的该电路系统。 这类电路系统将联接以从焊盘103和焊盘107接收电源电压和联接以经由焊 盘105转移信息。 集成电路可包括更多焊盘(未示出)。 在其它实施例中， 集成电路可包括其 它类型的外部端子(例如柱、 凸块)。 0067 在示出的实施例中， 电路101包括二极管113、 二极管119和二极管115， 用于将来自 ESD事件的电流从焊盘105或焊盘107分流到VDD电力轨106和升压总线108。 升压总线的特征 可为用。

35、于ESD电路系统的电力轨。 在ESD事件期间， 分流到升压总线108和VDD电力轨106的电 流升高升压总线108的电压， 使得触发电路121将断言触发信号TRIG1和触发信号TRIG2， 以 使导电箝位109和导电箝位111(在示出的实施例中被实施为NFET)将VDD轨106箝位到VSS轨 110， 使得ESD事件电流放电到轨110并且减小由于ESD事件引起的在集成电路101的电路系 统上的大电压差。 在焊盘107接地的情况下施加到焊盘105的ESD事件期间， 高ESD电流(通常 数量级为几安培)通过二极管113流到VDD轨106， 然后经由箝位109和箝位111流到接地轨 110。 需要小。

36、得多的电流经由到升压总线108的二极管119为触发电路121供电。 由于电流量 值的这些差异， 和两条电流路径中的相关IR降， 触发电路121经历的升压总线电压通常远超 过箝位109的漏极端子经历的VDD总线电压。 结果为箝位109和箝位111的控制电极通常被驱 动到远高于VDD总线电压。 这可显著提高箝位109和箝位111的电导率， 使得可在紧凑的区域 中达到期望的箝位。 0068 在示出的实施例中， 集成电路101包括升压电路117， 以允许在触发信号断言期间 升压总线108上升到比VDD轨106高的电压， 以便更强力地导通箝位109和箝位111， 同时当触 发信号不被断言时， 将升压总线。

37、108和VDD轨106保持在相同的电位。 在示出的实施例中， 电 路117包括电阻器123和PFET晶体管125， 连接该PFET晶体管125的控制电极以接收TRIG2信 说明书 5/11 页 9 CN 111585262 A 9 号。 在断言TRIG2信号之前， 晶体管125导电， 使得轨106和升压总线108处于大约相同的电 位。 一旦在ESD事件期间触发信号被断言， 晶体管125就变得不导电， 因此升压总线108可仍 然维持在较高的电位， 甚至当VDD轨106通过箝位109和箝位111箝位在低电位时。 然而， 在其 它实施例中， 升压电路117可具有其它配置。 在一个实施例中， 二极管1。

38、19的大小设定为使得 该二极管119将有限量的ESD能量引导到升压总线108。 此外在一些实施例中， 可以使升压总 线108为相对电阻性的， 以在ESD事件期间限制总线上的电流。 0069 其它实施例的一些集成电路可不包括升压总线108和升压电路117。 在一些这类实 施例中， 触发电路连接到VDD轨106， 其中触发电路121检测在VDD轨106上的ESD事件， 并且将 轨106的电压提供到电路121的驱动电路系统以产生触发信号以驱动箝位109和箝位111。 0070 在其它实施例中， 升压总线108将经由二极管(未示出)联接到多个I/O焊盘(未示 出)。 在一些实施例中， 升压总线沿集成电。

39、路的周边运行， 并且在多个位置处用升压电路 (117)联接到VDD轨106。 在一些实施例中， 集成电路可包括用于每个电源轨的多个升压总 线。 在其它实施例中， 位于整个集成电路周边的多个触发电路(未示出)将连接到升压总线 108。 在一些这类实施例中， 来自多个触发电路的触发信号将提供到触发电路总线， 其中每 个触发信号(TRIG1、 TRIG2)将具有该触发信号自己的触发信号总线。 每个触发信号总线将 连接到通过集成电路的周边定位的多个箝位。 例如， 用于信号TRIG1的触发信号总线(未示 出)可通过许多触发电路(121)中的任一个触发电路驱动， 该触发电路(121)围绕集成电路 101分。

40、布并且联接到升压总线108， 以将触发信号TRIG1提供到许多类似于箝位111的箝位， 以响应于检测到ESD事件闭合箝位。 然而， 在其它实施例中， ESD电路可具有其它配置。 0071 图2为图1的ESD保护电路的触发电路121和其它电路系统的电路图。 触发电路121 包括用于检测在升压总线108上的ESD事件的检测电路201和用于响应于检测的ESD事件断 言触发信号(TRIG1和TRIG2)的驱动电路203。 0072 在示出的实施例中， 触发电路121包括用于产生偏压(1/2 VBB)的偏置电路205， 该 偏压为升压总线108的电压(VBB)的一半。 电路205包括PFET 207的堆。

41、叠和PFET 209的堆叠。 偏压分别经由晶体管227、 晶体管234、 晶体管231、 晶体管240和晶体管269提供到检测电路 201的节点228和节点232以及驱动电路203的节点236、 节点241和节点263， 以在正常操作期 间将节点偏置为1/2 VBB(当晶体管125关闭时大约为1/2 VDD)。 这是为了确保没有装置在 正常操作期间受到超过该装置标称允许的电压范围的应力， 以便避免电位下降。 在示出的 实施例中， 标称允许的电压范围在0和1/2 VDD之间。 当检测到ESD事件时， 使晶体管227、 晶 体管234、 晶体管231、 晶体管240和晶体管269对其中不偏置为1/。

42、2 VBB的节点不导电。 然而， 在短的ESD事件持续时间期间， 过应力在时间上受到限制。 因此， 在一些实施例中， 允许装置 在该装置允许的范围之外短暂操作以便使触发电路更有效可为可接受的。 0073 检测电路201包括两个电流镜211和221。 电流镜211包括主装置213和镜装置215。 主装置213被实施为二极管配置的PFET， 并且镜装置215被实施为PFET。 电流镜221包括主装 置223和镜装置225。 主装置223被实施为二极管配置的NFET， 并且镜装置225被实施为NFET。 电路201包括电容器217和电容器219(被实施为电容器配置的NFET)以及电阻器214和电阻 。

43、器216。 主装置213的漏极(FET的电流电极)提供上初级检测信号(UCM1)， 镜装置215的漏极 提供上次级检测信号(UCM2)， 主装置223的漏极提供下初级检测信号(LCM1)， 并且镜装置 225的漏极提供下次级检测信号(LCM2)。 说明书 6/11 页 10 CN 111585262 A 10 0074 在示出的实施例中， 检测电路201通过监测升压总线108的电压转换速率(dV/dt) 来检测是否正在发生ESD事件。 电路201被设计成区分集成电路的典型ESD事件的较快的上 升时间和正常通电事件的较慢的上升时间。 在示出的实施例中， 当在升压总线108上的电压 存在改变时， 。

44、在总线108和VSS轨110之间的电压转换速率变为非零。 如果转换速率足够小 (例如， 如果上升时间比电容器217和主装置213(被配置为二极管)的RC时间常数以及电容 器219和主装置223的时间常数长得多)， 那么认为没有发生ESD事件。 在此情况下， 在总线 108和轨110之间的电压差分的增大在电容器217和219上完全下降， 并且在主装置213和主 装置223上的电压降不增大。 如果升压总线108上的转换速率超过由时间常数设定的阈值， 那么确定发生ESD事件。 在这类条件下， 在总线108和轨110之间的电压差分的增大在主装置 213和主装置223上部分下降， 这引起初级上检测信号(。

45、UCM1)变成低于VBB， 并且初级下检测 信号(LCM1)上升高于VSS， 每个信号指示检测到ESD事件。 0075 在UCM1另外下降低于VBB以指示ESD事件时， 然后镜装置215变得更导电以朝向VBB 拉UCM2的电压以指示ESD事件。 此外， 在LCM1另外上升高于VSS时， 镜装置变得更导电， 其中 LCM2被拉得更靠近VSS以指示ESD事件。 因此， UCM1和LCM1可分别被认为是UCM2和LCM2的互 补信号。 在其它实施例中， 检测电路可具有其它配置和/或以不同的方式操作以检测ESD事 件。 此外在其它实施例中， 检测电路可产生不同数目的检测信号。 0076 驱动电路203。

46、包括两条触发路径。 一条路径用于产生TRIG2信号， 并且另一条路径 用于产生TRIG1信号。 每条路径包括多个反相器缓冲器级。 在示出的实施例中， 路径共享缓 冲器级。 两条路径包括用于接收多个检测信号(UCM1、 UCM2、 LCM1和LCM2)以产生触发信号的 输入。 驱动电路203包括晶体管229、 晶体管233、 晶体管235、 晶体管237、 晶体管239、 晶体管 243、 晶体管245、 晶体管253、 晶体管251、 晶体管255、 晶体管257和晶体管262。 驱动电路还包 括电阻器249、 电阻器247和电阻器259。 0077 在未检测到ESD事件时的正常操作期间， 信。

47、号UCM1和LCM2处于相对高的电压电平， 并且信号UCM2和LCM1处于相对低的电压电平。 节点228、 节点232、 节点236、 节点241和节点 263处于1/2 VBB(大约为1/2 VDD)。 节点267处于相对低的电压电平(VSS)， 并且节点261处 于相对高的电压电平(1/2 VBB)。 节点265处于相对高的电压电平(VBB)。 TRIG1处于相对低 的电压电平(VSS)， 并且TRIG2处于相对低的电压电平(1/2 VBB)， 其中箝位109和箝位111均 不导电。 0078 在检测到ESD事件时， UCM2和LCM1转变到相对高的电压电平， 并且UCM1和LCM2转变 。

48、到相对低的电压电平。 因此， 节点267转变到高电压断言状态(1/2 VBB， 然后TRIG1被断言)， 并且晶体管229变得导电。 节点265转变到低电压断言状态(1/2 VBB， 然后TRIG1被断言)， 并 且节点261转变到低电压断言状态(VSS)。 处于低电压的节点265使晶体管262导电， 以将 TRIG2拉到断言VBB电压， 并且节点261进入低电压断言状态引起TRIG1被拉高， 以使箝位111 导电。 0079 在ESD事件期间， 当TRIG1变为断言时， 晶体管227、 晶体管234、 晶体管231、 晶体管 240和晶体管269变为停用， 因此节点228、 节点232、 节。

49、点236、 节点241和节点263不再偏置为 1/2 VBB。 因此， 节点236另外被朝向VBB拉， 因为UCM1处于相对低的电平。 节点236的电压甚 至另外升高使晶体管243和晶体管253两者都更导电， 这更难朝向VSS拉节点241和节点261 两者。 节点261更难朝向VSS拉以及节点263由于不再偏置为1/2 VBB而被拉得更高更难驱动 说明书 7/11 页 11 CN 111585262 A 11 TRIG1。 因为节点228、 节点232、 节点236、 节点241和节点263在TRIG1被断言之前偏置为1/2 VBB， 并且在TRIG1被断言之后不偏置为1/2 VBB， 所以节。

50、点的断言状态的电压电平可改变。 0080 使用两个电流镜以产生附加检测信号可允许驱动电路实施多条节点断言路径， 以 在ESD事件期间将节点拉到断言状态。 节点断言路径为在ESD事件期间将电路节点拉到该电 路节点的断言状态的任何路径。 如图2中所示， 信号UCM1和信号LCM2处于低断言状态以指示 ESD事件。 这将节点267拉得更高以使晶体管253导电， 以在ESD事件期间朝向VSS(这为节点 261的断言状态)拉节点261。 此外， 使用断言高LMC1信号使晶体管251导电， 以另外朝向VSS (节点261的断言状态)拉节点261。 0081 此外， 使用电流镜以产生附加检测信号可允许减少驱。