优化碳化硅MOSFET自对准工艺的方法.pdf

《优化碳化硅MOSFET自对准工艺的方法.pdf》由会员分享，可在线阅读，更多相关《优化碳化硅MOSFET自对准工艺的方法.pdf（11页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010496482.X (22)申请日 2020.06.03 (71)申请人 深圳基本半导体有限公司 地址 518000 广东省深圳市坪山区坑梓街 道办事处秀新社区锦绣中路14号深福 保现代光学厂区B栋201 (72)发明人 郝建勇孙军张振中和巍巍 (51)Int.Cl. H01L 21/336(2006.01) H01L 29/16(2006.01) (54)发明名称 一种优化碳化硅MOSFET自对准工艺的方法 (57)摘要 本发明公开了一种优化碳化硅MOSFET自对 准。

2、工艺的方法， 该方法仅通过使用一层P阱光罩 刻蚀出第一离子注入区域， 以用于形成P阱； 再通 过沉积、 刻蚀等工艺在第一离子注入区域内形成 第二离子注入区域， 以用于形成叠层的NPlus区 域和PPlus区域； 最后通过刻蚀出深度大于所述 NPlus区域深度且小于所述PPlus区域深度的沟 槽， 以在碳化硅基底上形成对应的PN结。 该方法 在形成所述P阱、 NPlus区域和PPlus区域的过程 中仅用了一层光罩， 从而减少两次薄膜沉积、 涂 胶、 曝光、 显影、 去胶等工艺， 如此， 极大地缩短加 工周期， 减少制造成本。 权利要求书1页 说明书4页 附图5页 CN 111653484 A 2。

3、020.09.11 CN 111653484 A 1.一种优化碳化硅MOSFET自对准工艺的方法， 其特征在于， 包括如下步骤： S1、 提供一碳化硅基底， 所述碳化硅基底的表面上淀积有第一掩膜层； S2、 通过P阱光罩对所述第一掩膜层进行光刻， 以刻蚀出第一掩膜区域及第一离子注入 区域， 并通过所述第一掩膜区域， 对所述第一离子注入区域注入AL离子， 以形成P阱； S3、 淀积第二掩膜层， 并采用干法刻蚀的方法对所述第二掩膜层进行反刻形成第二离 子注入区域及第二掩膜区域； S4、 通过所述第二掩膜区域， 对所述第二离子注入区域注入N离子， 形成NPlus区域； S5、 通过所述第二掩膜区域，。

4、 对所述第二离子注入区域注入AL离子， 形成PPlus区域， 所 述PPlus区域的注入深度大于所述NPlus区域的深度且小于所述P阱的深度； S6、 将所述第一掩膜层刻蚀干净后依次在所述碳化硅基底上形成第二SiO2薄膜层及栅 电极， 并通过光刻及刻蚀工艺， 以在所述第二SiO2薄膜层及所述栅电极上形成一刻蚀区域； S7、 淀积层间介质层， 并在所述刻蚀区域内采用干法刻蚀的方法对所述层间介质层及 所述碳化硅基底进行刻蚀， 以形成一沟槽， 所述沟槽的深度大于所述NPlus区域的深度， 且 小于所述PPlus区域的深度； S8、 沉积源极金属， 使得所述源极金属与所述NPlus区域及所述PPlus。

5、区域形成良好的 欧姆接触。 2.如权利要求1所述的优化碳化硅MOSFET自对准工艺的方法， 其特征在于， 在步骤S1 中， 所述第一掩膜层包括第一SiO2薄膜层及多晶硅层， 所述第一SiO2薄膜层位于所述碳化硅 基底及所述多晶硅层之间。 3.如权利要求1所述的优化碳化硅MOSFET自对准工艺的方法， 其特征在于， 在步骤S3 中， 将所述第二离子注入区域底部的第二掩膜层刻蚀干净， 以露出所述碳化硅基底的上表 面， 仅保留所述第二离子注入区域侧壁的第二掩膜层， 以形成所述第二掩膜区域。 4.如权利要求1所述的优化碳化硅MOSFET自对准工艺的方法， 其特征在于， 步骤S3中淀 积第二掩膜层所采用。

6、的方法为低压力化学气相沉积法。 5.如权利要求1所述的优化碳化硅MOSFET自对准工艺的方法， 其特征在于， 步骤S3中所 述第二掩膜层的材料为氧化硅。 6.如权利要求1所述的优化碳化硅MOSFET自对准工艺的方法， 其特征在于， 步骤S6中所 述刻蚀区域与所述第二离子注入区域共中心线， 且所述刻蚀区域的宽度小于所述第二离子 注入区域的宽度。 7.如权利要求1所述的优化碳化硅MOSFET自对准工艺的方法， 其特征在于， 步骤S6中所 述栅电极的材料均为多晶硅。 8.如权利要求1所述的优化碳化硅MOSFET自对准工艺的方法， 其特征在于， 在步骤S8 中， 采用湿法刻蚀的方法对所述NPlus区域。

7、上方的层间介质层进行刻蚀， 以使得所述NPlus 区域与所述层间介质层间形成台阶。 权利要求书 1/1 页 2 CN 111653484 A 2 一种优化碳化硅MOSFET自对准工艺的方法 技术领域 0001 本发明涉及半导体制造领域， 尤其涉及一种优化碳化硅MOSFET自对准工艺的方 法。 背景技术 0002 传统的碳化硅MOSFET的自对准工艺通常需要Pwell、 NPlus、 PPlus三层光罩， 重复 地进行薄膜沉积、 光刻、 刻蚀、 离子注入等工艺， 最终在碳化硅上形成对应的PN结， 如图1所 示。 0003 从成本角度， 每多一层光罩， 就会增加半导体器件的制造成本； 从加工周期角。

8、度， 每多一层光罩， 就会增加大致7天的加工时间。 因此， 希望提供一种优化自对准沟槽刻蚀工 艺的方法来优化上述自对准工艺， 以缩短加工周期， 减少制造成本。 发明内容 0004 鉴于此， 有必要提供一种优化碳化硅MOSFET自对准工艺的方法， 能够省去使用 NPlus和PPlus两层光罩， 以减少对应的沉积、 光刻、 涂胶、 曝光、 显影、 去胶等工艺， 从而实现 减少制造成本， 缩短加工周期的目的。 0005 本发明为达上述目的所提出的技术方案如下： 0006 一种优化碳化硅MOSFET自对准工艺的方法， 包括如下步骤： 0007 S1、 提供一碳化硅基底， 所述碳化硅基底的表面上淀积有第。

9、一掩膜层； 0008 S2、 通过P阱光罩对所述第一掩膜层进行光刻， 以刻蚀出第一掩膜区域及第一离子 注入区域， 并通过所述第一掩膜区域， 对所述第一离子注入区域注入AL离子， 以形成P阱； 0009 S3、 淀积第二掩膜层， 并采用干法刻蚀的方法对所述第二掩膜层进行反刻形成第 二离子注入区域及第二掩膜区域； 0010 S4、 通过所述第二掩膜区域， 对所述第二离子注入区域注入N离子， 形成NPlus区 域； 0011 S5、 通过所述第二掩膜区域， 对所述第二离子注入区域注入AL离子， 形成PPlus区 域， 所述PPlus区域的注入深度大于所述NPlus区域的深度且小于所述P阱的深度； 0。

10、012 S6、 将所述第一掩膜层刻蚀干净后依次在所述碳化硅基底上形成第二SiO2薄膜层 及栅电极， 并通过光刻及刻蚀工艺， 以在所述第二SiO2薄膜层及所述栅电极上形成一刻蚀 区域； 0013 S7、 淀积层间介质层， 并在所述刻蚀区域内采用干法刻蚀的方法对所述层间介质 层及所述碳化硅基底进行刻蚀， 以形成一沟槽， 所述沟槽的深度大于所述NPlus区域的深 度， 且小于所述PPlus区域的深度； 0014 S8、 沉积源极金属， 使得所述源极金属与所述NPlus区域及所述PPlus区域形成良 好的欧姆接触。 0015 进一步地， 在步骤S1中， 所述第一掩膜层包括第一SiO2薄膜层及多晶硅层，。

11、 所述第 说明书 1/4 页 3 CN 111653484 A 3 一SiO2薄膜层位于所述碳化硅基底及所述多晶硅层之间。 0016 进一步地， 在步骤S3中， 将所述第二离子注入区域底部的第二掩膜层刻蚀干净， 以 露出所述碳化硅基底的上表面， 仅保留所述第二离子注入区域侧壁的第二掩膜层， 以形成 所述第二掩膜区域。 0017 进一步地， 步骤S3中淀积第二掩膜层所采用的方法为低压力化学气相沉积法。 0018 进一步地， 步骤S3中所述第二掩膜层的材料为氧化硅。 0019 进一步地， 步骤S6中所述刻蚀区域与所述第二离子注入区域共中心线， 且所述刻 蚀区域的宽度小于所述第二离子注入区域的宽度。。

12、 0020 进一步地， 步骤S6中所述栅电极的材料均为多晶硅。 0021 进一步地， 在步骤S8中， 采用湿法刻蚀的方法对所述NPlus区域上方的层间介质层 进行刻蚀， 以使得所述NPlus区域与所述层间介质层间形成台阶。 0022 上述优化碳化硅MOSFET自对准工艺的方法是仅通过使用一层P阱光罩刻蚀出第一 离子注入区域， 以用于形成P阱； 再通过沉积、 刻蚀等工艺在第一离子注入区域内形成第二 离子注入区域， 以用于形成叠层的NPlus区域和PPlus区域； 最后通过刻蚀出深度大于所述 NPlus区域深度且小于所述PPlus区域深度的沟槽， 以在碳化硅基底上形成对应的PN结。 该 方法在形成。

13、所述P阱、 NPlus区域和PPlus区域的过程中仅用了一层光罩， 从而减少两次薄膜 沉积、 涂胶、 曝光、 显影、 去胶等工艺， 如此， 极大地缩短加工周期， 减少制造成本。 附图说明 0023 图1为现有技术中碳化硅MOSFET器件自对准工艺图。 0024 图2-10为本发明的一种优化碳化硅MOSFET自对准工艺的方法的工艺过程的截面 结构示意图。 0025 主要元件符号说明 0026 碳化硅基底 10 0027 P阱 12 0028 NPlus区域 14 0029 PPlus区域 16 0030 第一掩膜层 20 0031 第一SiO2薄膜层 21 0032 第一掩膜区域 22 0033。

14、 多晶硅层 23 0034 第一离子注入区域 24 0035 第二掩膜层 30 0036 第二离子注入区域 32 0037 第二掩膜区域 34 0038 第二SiO2薄膜层 40 0039 栅电极 50 0040 刻蚀区域 60 0041 层间介质层 70 说明书 2/4 页 4 CN 111653484 A 4 0042 沟槽 80 0043 源极金属 90 0044 如下具体实施方式将结合上述附图进一步说明本发明。 具体实施方式 0045 为了使本发明的目的、 技术方案及优点更加清楚明白， 下面结合附图和具体实施 例对本发明作进一步详细说明。 应当理解， 此处所描述的具体实施例仅仅用以解释。

15、本发明， 并不用于限定本发明。 0046 本发明提供了一种优化碳化硅MOSFET自对准工艺的方法。 请参考图2至图10， 根据 本发明的一较佳实施方式的优化碳化硅MOSFET自对准工艺的方法包括如下步骤： 0047 S1、 如图2所示， 提供一碳化硅基底10， 所述碳化硅基底10的表面上淀积有第一掩 膜层20。 在本实施方式中， 所述第一掩膜层20包括第一SiO2薄膜层21及多晶硅层23， 所述第 一SiO2薄膜层21位于所述碳化硅基底10及所述多晶硅层23之间。 0048 S2、 如图3所示， 通过P阱光罩对所述第一掩膜层20进行光刻， 以刻蚀出第一掩膜区 域22及第一离子注入区域24， 并。

16、通过所述第一掩膜区域22， 对所述第一离子注入区域24注 入AL离子， 以形成P阱12。 0049 S3、 如图4至图5所示， 淀积第二掩膜层30， 并采用干法刻蚀的方法对所述第二掩膜 层30进行反刻形成第二离子注入区域32及第二掩膜区域34。 具体地， 将所述第二离子注入 区域32底部的第二掩膜层刻蚀干净， 以露出所述碳化硅基底10的上表面， 仅保留所述第二 离子注入区域32侧壁的第二掩膜层， 以形成所述第二掩膜区域34。 0050 在本实施方式中， 所述第二掩膜层30的材料为氧化硅， 在其他实施方式中， 所述第 二掩膜层30的材料也可为氧化硅、 多晶硅、 氮化硅中的一种或任意几种的组合。 。

17、在本实施方 式中， 淀积第二掩膜层30所采用的方法为低压力化学气相沉积法(low pressure chemical vapor deposition， LPCVD)。 0051 S4、 如图6所示， 通过所述第二掩膜区域34， 对所述第二离子注入区域32注入N离 子， 形成的NPlus区域14。 0052 S5、 如图7所示， 通过所述第二掩膜区域34， 对所述第二离子注入区域32注入AL离 子， 形成PPlus区域16， 所述PPlus区域16的注入深度大于所述NPlus区域14的深度， 且小于 所述P阱12的深度。 0053 S6、 如图8所示， 将所述第一掩膜层20刻蚀干净后通过生长或。

18、沉积工艺依次在所述 碳化硅基底10上形成第二SiO2薄膜层40(相当于图1中的Gate SiO2)及栅电极50(相当于图1 中的Poly层)， 并通过光刻及刻蚀工艺， 以在所述第二SiO2薄膜层40及所述栅电极50上形成 一刻蚀区域60。 0054 在本实施方式中， 所述刻蚀区域60与所述第二离子注入区域32共中心线， 且所述 刻蚀区域60的宽度小于所述第二离子注入区域32的宽度。 0055 在本实施方式中， 所述栅电极50的材料均为多晶硅。 0056 S7、 如图9所示， 淀积层间介质层70， 并在所述刻蚀区域60内采用干法刻蚀的方法 对所述层间介质层70及所述碳化硅基底10进行刻蚀， 以形。

19、成一沟槽80。 所述沟槽80的深度 大于所述NPlus区域14的深度， 且小于所述PPlus区域16的深度。 说明书 3/4 页 5 CN 111653484 A 5 0057 S8、 如图10所示， 采用湿法刻蚀的方法对所述NPlus区域14上方的层间介质层70进 行刻蚀， 以使得所述NPlus区域14与所述层间介质层70间形成台阶， 并沉积源极金属90、 光 刻刻蚀以及高温合金化， 使得所述源极金属90与所述NPlus区域14及所述PPlus区域16形成 良好的欧姆接触。 0058 综上所述， 本发明的优化碳化硅MOSFET自对准工艺的方法是仅通过使用一层P阱 光罩刻蚀出第一离子注入区域2。

20、4， 以用于形成P阱12； 再通过沉积、 刻蚀等工艺在第一离子 注入区域24内形成第二离子注入区域32， 以用于形成叠层的NPlus区域14和PPlus区域16； 最后通过刻蚀出深度大于所述NPlus区域14深度且小于所述PPlus区域16深度的沟槽80， 以 在碳化硅基底10上形成对应的PN结。 该方法在形成所述P阱12、 NPlus区域14和PPlus区域16 的过程中仅用了一层光罩， 从而减少两次薄膜沉积、 涂胶、 曝光、 显影、 去胶等工艺， 如此， 极 大地缩短加工周期， 减少制造成本。 0059 以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明， 不能认 定本发明的具。

21、体实施只局限于这些说明。 对于本发明所属技术领域的普通技术人员来说， 在不脱离本发明构思的前提下， 其还可以对这些已描述的实施方式做出若干替代或变型， 而这些替代或变型方式都应当视为属于本发明的保护范围。 在本说明书的描述中， 参考术 语 “一种实施例” 、“一些实施例” 、“优选实施例” 、“示例” 、“具体示例” 、 或 “一些示例” 等的描 述意指结合该实施例或示例描述的具体特征、 结构、 材料或者特点包含于本发明的至少一 个实施例或示例中。 在本说明书中， 对上述术语的示意性表述不必须针对的是相同的实施 例或示例。 而且， 描述的具体特征、 结构、 材料或者特点可以在任一个或多个实施例。

22、或示例 中以合适的方式结合。 此外， 在不相互矛盾的情况下， 本领域的技术人员可以将本说明书中 描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。 说明书 4/4 页 6 CN 111653484 A 6 图1 图2 说明书附图 1/5 页 7 CN 111653484 A 7 图3 图4 说明书附图 2/5 页 8 CN 111653484 A 8 图5 图6 说明书附图 3/5 页 9 CN 111653484 A 9 图7 图8 说明书附图 4/5 页 10 CN 111653484 A 10 图9 图10 说明书附图 5/5 页 11 CN 111653484 A 11 。