混合数据传输方法和数据显示优化方法.pdf

《混合数据传输方法和数据显示优化方法.pdf》由会员分享，可在线阅读，更多相关《混合数据传输方法和数据显示优化方法.pdf（8页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010605900.4 (22)申请日 2020.06.29 (71)申请人 四川遂宁市利普芯微电子有限公司 地址 629000 四川省遂宁市经济技术开发 区飞龙路66号 (72)发明人 徐银森张宏根李小东杨林 颜色金 (74)专利代理机构 东莞高瑞专利代理事务所 (普通合伙) 44444 代理人 杨英华 (51)Int.Cl. G06F 13/362(2006.01) G09G 3/32(2016.01) (54)发明名称 一种混合数据传输方法和数据显示优化方 法 (57。

2、)摘要 本发明公开一种混合数据传输方法和数据 显示优化方法， 通过控制器将公共整数数据和余 数高位数据组成A数据包和B数据包的形式， 通过 数据总线进行传输； 余数系数解析单元接收余数 高位数据和余数系数数据， 得到余数系数数据结 合PWM产生单元中设定的余数权重生成完整的余 数数据， PWM产生单元结合公共整数数据和余数 数据生成PWM脉冲驱动LED显示装置显示。 本发明 通过余数高位数据决定余数系数数据， 减少余数 系数的接收量， 从而使得公共整数数据快速传输 与接收， 且可节约数据总线带宽。 权利要求书1页 说明书4页 附图2页 CN 111831598 A 2020.10.27 CN 。

3、111831598 A 1.一种混合数据传输方法， 其特征在于， 包括： 控制器将若干公共整数和余数高位数据组成A数据包， 若干个余数系数数据组成B数据 包； 控制器将所述A数据包和B数据包通过数据总线发送至进行显示的PWM产生单元中； 在显示帧的前段时间内， 控制器发送A数据包或混合发送A数据包和B数据包， 在显示帧 的后半段时间内， 控制器只发送B数据包。 2.根据权利要求1所述的混合数据传输方法， 其特征在于： 每个A数据包包含有1-3个公 共整数数据和余数高位数据。 3.根据权利要求1所述的混合数据传输方法， 其特征在于： 在显示帧的前段时间， 控制 器只发送A数据包或循环发送A数据包。

4、和B数据包， 在显示帧的后段时间， 控制器只发送B数 据包。 4.根据权利要求1所述的混合数据传输方法， 其特征在于： 在一个显示帧的前段时间 内， 由余数高位数据决定余数系数数据时， 控制器发送A数据包， 不由余数高位数据决定余 数系数数据时， 控制器交替发送A数据包和B数据包或只发送B数据包。 5.根据权利要求1所述的混合数据传输方法， 其特征在于： 所述方法还包括： 控制器将 余数系数数据通过数据总线发送至PWM产生单元中。 6.一种数据显示优化方法， 其特征在于， 包括： 存储器接收和存储从控制器端发送的公共整数数据和余数高位数据； 余数系数解析单元可同时接收存储余数高位数据和余数系数。

5、数据， 并判断当前组的余 数系数数据是否由余数高位数据确定； 当余数高位数据用于确定余数系数数据时， 余数系数解析单元将该余数高位数据解析 以得到该当前组余数系数数据； 当余数高位数据不用于确定余数系数数据时， 余数系数解析单元使用控制器发送的余 数系数数据作为该当前组的余数系数数据； PWM产生单元读取公共整数数据和余数系数数据并生成PWM脉冲信号， 驱动LED显示装 置显示。 7.根据权利要求6所述的数据显示优化方法， 其特征在于： 所述存储器存储1-2bit的余 数高位数据。 8.根据权利要求6所述的数据显示优化方法， 其特征在于： 所述PWM产生单元通过设定 的余数权重乘于余数系数数据。

6、得到完整的余数数据。 9.根据权利要求7所述的数据显示优化方法， 其特征在于： 所述余数系数解析单元解析 得到或接收的余数系数数据的数据位宽为1bit或2bit。 权利要求书 1/1 页 2 CN 111831598 A 2 一种混合数据传输方法和数据显示优化方法 技术领域 0001 本发明涉及LED显示技术领域， 尤其是涉及一种混合数据传输方法和数据显示优 化方法。 背景技术 0002 LED显示屏具有高灰度、 宽可视角度、 丰富的色彩以及可定制的屏幕形状等优点， 被广泛应用于工业、 交通、 商业广告等各个领域。 在中高阶显示过程中， 对于公共整数数据 与余数系数数据分时接收的装置， 通常是。

7、先接收公共整数数据并将其存储在存储器中， 然 后接收余数系数数据用于生成余数数据， 通过分时接收整数余数数据的方式， 在每个显示 帧内需全部接收完公共整数数据和余数系数数据后进行显示， 然而接收公共整数需要占用 一定的总线带宽， 且在进行显示时， 余数系数接收之前， 灰度不完整， 显示效果较差。 发明内容 0003 本发明的目的旨在提供一种混合数据传输方法和数据显示优化方法， 利用余数系 数分组的特点， 通过余数高位数据决定余数系数数据， 可减少余数系数的接收量， 从而使得 公共整数数据可快速传输与接收， 且可节约数据总线带宽同时保障显示效果。 0004 为解决上述技术问题， 本发明提供的技术。

8、方案是： 一种混合数据传输方法， 包括： 0005 控制器将若干公共整数和余数高位数据组成A数据包， 若干个余数系数数据组成B 数据包； 0006 控制器将所述A数据包和B数据包通过数据总线发送至进行显示的PWM产生单元 中； 0007 在显示帧的前段时间内， 控制器发送A数据包或混合发送A数据包和B数据包， 在显 示帧的后半段时间内， 控制器只发送B数据包。 0008 本发明采用上述技术方案， 控制器将A数据包和B数据包在一个显示帧的前段时间 和后段时间内分时发送， 使得PWM产生单元接收到数据时可同时具有公共整数数据和余数 系数数据， 发送数据过程中， 由于A数据包可包含有可用于确定余数系。

9、数数据的余数高位数 据及公共整数数据， 在前段时间传输时， 在余数系数数据满足需要时可继续传输公共整数 数据从而充分利用带宽， 提升传输效率。 0009 进一步地， 每个A数据包包含有1-3个公共整数数据和余数高位数据。 该余数高位 数据用于决定显示帧内的余数系数数据。 0010 进一步地， 在显示帧的前段时间， 控制器只发送A数据包或循环发送A数据包和B数 据包， 在显示帧的后段时间， 控制器只发送B数据包。 0011 进一步地， 在一个显示帧的前段时间内， 由余数高位数据决定余数系数数据时， 控 制器发送A数据包， 不由余数高位数据决定余数系数数据时， 控制器交替发送A数据包和B数 据包或。

10、只发送B数据包。 0012 进一步地， 所述方法还包括： 控制器将余数系数数据通过数据总线发送至PWM产生 说明书 1/4 页 3 CN 111831598 A 3 单元中。 0013 为解决上述技术问题， 本发明还提供另一种技术方案是： 一种数据显示优化方法， 包括： 0014 存储器接收和存储从控制器端发送的公共整数数据和余数高位数据； 0015 余数系数解析单元可同时接收存储余数高位数据和余数系数数据， 并判断当前组 的余数系数数据是否由余数高位数据确定； 0016 当余数高位数据用于确定余数系数数据时， 余数系数解析单元将该余数高位数据 解析以得到该当前组余数系数数据； 0017 当余。

11、数高位数据不用于确定余数系数数据时， 余数系数解析单元使用控制器发送 的余数系数数据作为该当前组的余数系数数据； 0018 PWM产生单元读取公共整数数据和余数系数数据并生成PWM脉冲信号， 驱动LED显 示装置显示。 0019 本发明采用上述技术方案， 余数系数解析单元可同时接收余数高位数据和余数系 数数据， 并根据余数高位数据以解析生成余数系数数据或直接使用接收的余数系数数据， 接收到部分余数高位数据时， PWM产生单元用于接收公共整数数据， 并将余数系数解析单元 发送的余数系数数据结合公共整数数据生成PWM脉冲， 驱动显示装置显示， 可节约数据传输 占用带宽， 保障整数余数的显示效果。 。

12、0020 进一步地， 所述存储器存储1-2bit的余数高位数据。 余数系数解析单元获取存储 器中的余数高位数据， 余数的数据位越高， 决定更多组的余数系数， 因此， 存储器存储1- 2bit的余数高位数据时， 可用于生成足够的余数系数数据， 节约的部分带宽可继续接收公 共整数数据。 0021 进一步地， 所述PWM产生单元通过设定的余数权重乘于余数系数数据得到完整的 余数数据。 其中余数系数数据可由余数系数解析单元解析余数高位数据或直接接收余数系 数数据得到。 0022 进一步地， 所述余数系数解析单元解析得到或接收的余数系数数据的数据位宽为 1bit或2bit。 0023 本发明取得的有益效。

13、果是： 本发明通过将公共整数数据与余数高位数据及余数系 数数据混合发送， 余数系数数据可直接接收或通过余数高位数据决定每个显示帧内的多组 的余数系数， 可降低余数系数数据的传输量， 节约了数据总线的占用带宽， 提升数据传输效 率， 在生成PWM脉冲显示时， 在显示公共整数数据过程中可补充显示余数数据， 使得显示效 果更加均匀， 保障了显示效果。 附图说明 0024 图1为本发明实施例一种混合数据传输方法的实施步骤示意图； 0025 图2为本发明实施例一种混合数据传输方法的A数据包和B数据包的组成示意图； 0026 图3为本发明实施例一种混合数据传输方法的一个显示帧内数据包发送方式示意 图； 0。

14、027 图4为本发明实施例一种混合数据传输方法的一个显示帧内前段时间数据包发送 方式示意图； 说明书 2/4 页 4 CN 111831598 A 4 0028 图5为本发明实施例一种优化显示效果的方法的系统结构示意图； 0029 图6为本发明实施例一种优化显示效果的方法的实施步骤示意图。 具体实施方式 0030 下面结合附图和具体实施方式对本发明作进一步的说明。 0031 实施例1 0032 参照图1至图4所示， 一种混合数据传输方法， 所述方法包括： 0033 S101： 控制器将若干公共整数和余数高位数据组成A数据包， 若干个余数系数数据 组成B数据包； 0034 S102： 控制器将所。

15、述A数据包和B数据包通过数据总线发送至进行显示的PWM产生 单元中； 0035 S103： 在显示帧的前段时间内， 控制器发送A数据包或混合发送A数据包和B数据 包， 在显示帧的后半段时间内， 控制器只发送B数据包。 0036 进一步地， 作为一种可选的实施方式， 每个A数据包包含有1-3个公共整数数据和 余数高位数据。 0037 进一步地， 作为一种可选的实施方式， 在显示帧的前段时间， 控制器只发送A数据 包或循环发送A数据包和B数据包， 在显示帧的后段时间， 控制器只发送B数据包。 0038 进一步地， 作为一种可选的实施方式， 在一个显示帧的前段时间内， 由余数高位数 据决定余数系数数。

16、据时， 控制器发送A数据包， 不由余数高位数据决定余数系数数据时， 控 制器交替发送A数据包和B数据包或只发送B数据包。 0039 进一步地， 作为一种可选的实施方式， 所述方法还包括： 控制器将余数系数数据通 过数据总线发送至PWM产生单元中。 0040 参照图2和图3所示， A数据包包含公共整数数据和余数高位数据， 其中余数高位数 据的数据位宽可以为1-2bit。 具体地， 一个A数据包可包含有1-2个公共整数数据和余数高 位数据。 0041 例如， A数据包的数据位宽总长度为16bit， 公共整数数据为6bit， 余数高位数据为 1bit， 则该数据包可存储2个公共整数数据和余数高位数据。

17、。 在数据传输时， 控制32组进行 显示， 控制32行*16列的数量的LED显示， 余数系数为1bit， 最高有效位的余数数据控制16组 的余数系数， 则优化前总线传输的数据总量为： 6bit*32行*16列+1bit*32行*16列*32组 19456bit； 使用本实施例优化后总线传输数据总量为： (6bit+1bit)*32行*16列+1bit*32 行*16列*16组11776bit； 可见， 通过接收存储余数高位数据可减少需要接收的余数系数 的数据总量， 有效减少总线传输数据的带宽。 0042 参照图4所示， 余数高位数据决定第n组及第n+2组各行的余数系数， 则在第n组和 第n+2。

18、组显示时， 控制器可只传输A数据包。 对于第n+1组和第n+3组， 需要由总线传输B数据 包提供余数系数。 进一步地， 各组各行的余数系数由不同余数数据位R6:2决定， 在显示帧 的前段时间内可以将A数据包中余数高位数据决定余数系数的数据包排在显示帧的前段， 使得显示帧的前段时间内各行各组通过A数据包即可满足显示的要求， 以使得公共整数数 据可快速的传输完毕， 有效提高数据传输速率。 0043 实施例2 说明书 3/4 页 5 CN 111831598 A 5 0044 参照图5和图6所示， 一种数据显示优化方法， 所述方法包括： 0045 S201： 存储器接收和存储从控制器端发送的公共整数。

19、数据和余数高位数据； 0046 S202： 余数系数解析单元可同时接收存储余数高位数据和余数系数数据， 并判断 当前组的余数系数数据是否由余数高位数据确定； 0047 S203： 当余数高位数据用于确定余数系数数据时， 余数系数解析单元将该余数高 位数据解析以得到该当前组余数系数数据； 0048 S204： 当余数高位数据不用于确定余数系数数据时， 余数系数解析单元使用控制 器发送的余数系数数据作为该当前组的余数系数数据； 0049 S205： PWM产生单元读取公共整数数据和余数系数数据并生成PWM脉冲信号， 驱动 LED显示装置显示。 0050 进一步地， 作为一种可选的实施方式， 所述存。

20、储器存储1-2bit的余数高位数据。 0051 进一步地， 作为一种可选的实施方式， 所述PWM产生单元通过设定的余数权重乘于 余数系数数据得到完整的余数数据。 0052 进一步地， 作为一种可选的实施方式， 所述余数系数解析单元解析得到或接收的 余数系数数据的数据位宽为1bit或2bit。 0053 应理解， 余数数据由各组余数系数乘于余数权重得到， 去除余数权重部分后， 剩余 的余数部分决定了各组余数系数。 0054 例如， 数据位宽为7bit的余数R6:0， 设定其余数权重为4， 则各组余数系数由R 6:2决定。 将余数部分分为32组， 其中R6决定16组的余数系数， R5决定8组的余数。

21、系 数。 其中， 余数部分中数据位越高的余数部分数据决定更多组的余数系数， 在实际应用中， 存储余数数据中的最高1-2bit的数据， 可决定多数组数的余数系数， 因此， 存储器可存储1- 2bit的数据位较高的余数部分的数据后， 数据总线的剩余带宽用于发送接收公共整数数 据。 根据本实施例1， 余数部分的数据位较高的部分数据称为余数高位数据， 例如余数R6 和余数R5。 0055 进一步参照图6所示， 存储器接收存储公共整数数据和存储余数高位数据及余数 系数数据， 其中余数高位数据和余数系数数据可同时存储在同一个存储器中， 亦可分别存 入两个存储器中。 0056 PWM产生单元生成PWM脉冲驱。

22、动显示过程中， 显示某组PWM脉冲， 且该组余数系数数 据由余数高位数据决定时， 余数系数解析单元选择余数高位数据进行解析后得到的数据作 为该组余数系数使用； 若该组余数系数数据由余数低位数据决定时， 余数系数解析单元将 从总线接收的余数系数数据作为该组余数系数使用。 0057 综上所述， 本发明已如说明书及图示内容， 制成实际样品且经多次使用测试， 从使 用测试的效果看， 可证明本发明能达到其所预期之目的， 实用性价值乃无庸置疑。 以上所举 实施例仅用来方便举例说明本发明， 并非对本发明作任何形式上的限制， 任何所属技术领 域中具有通常知识者， 若在不脱离本发明所提技术特征的范围内， 利用本发明所揭示技术 内容所作出局部更动或修饰的等效实施例， 并且未脱离本发明的技术特征内容， 均仍属于 本发明技术特征的范围内。 说明书 4/4 页 6 CN 111831598 A 6 图1 图2 图3 图4 说明书附图 1/2 页 7 CN 111831598 A 7 图5 图6 说明书附图 2/2 页 8 CN 111831598 A 8 。