用于蚀刻金属互连层的方法.pdf

《用于蚀刻金属互连层的方法.pdf》由会员分享，可在线阅读，更多相关《用于蚀刻金属互连层的方法.pdf（21页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010278389.1 (22)申请日 2020.04.10 (30)优先权数据 16/383,176 2019.04.12 US (71)申请人 德克萨斯仪器股份有限公司 地址 美国德克萨斯州 (72)发明人 P费尔南德斯B斯里尼瓦桑 SW杰森GS马图尔 (74)专利代理机构 北京纪凯知识产权代理有限 公司 11245 代理人 李英 (51)Int.Cl. H01L 21/768(2006.01) H01L 23/522(2006.01) H01L 23/64(2006.。

2、01) (54)发明名称 用于蚀刻金属互连层的方法 (57)摘要 本申请公开了用于蚀刻金属互连层的方法。 在一些示例中， 一种方法(100)包括： 获得具有沉 积在衬底(402)上方的金属互连层的衬底； 在金 属互连层(404)上形成第一介电层(406)； 在第一 介电层上形成第二介电层(408)； 在第二介电层 上形成电容器金属层； 将电容器金属层和第二介 电层图案化和蚀刻至第一介电层， 以将电容器金 属层和第二介电层的部分留在第一介电层上 (410)； 形成抗反射涂层以覆盖电容器金属层和 第二介电层的部分， 并覆盖金属互连层(412)； 以 及图案化金属互连层以形成第一金属层和第二 金属层。

3、(414)。 权利要求书2页 说明书6页 附图12页 CN 111816607 A 2020.10.23 CN 111816607 A 1.一种方法， 其包括： 获得衬底， 其具有沉积在所述衬底上方的金属互连层； 在所述金属互连层上形成介电层； 在所述第二介电层上形成电容器金属层； 将所述电容器金属层和所述第二介电层图案化并蚀刻到所述第一介电层， 以将所述电 容器金属层和所述第二介电层的部分留在所述第一介电层上； 形成抗反射涂层以覆盖所述电容器金属层和所述第二电介质层的所述部分， 并覆盖所 述金属互连层； 以及 图案化所述金属互连层以形成第一金属层和第二金属层。 2.根据权利要求1所述的方法，。

4、 还包括在所述介电层上形成第二介电层。 3.根据权利要求2所述的方法， 其中所述第二介电层的厚底在1000埃至1600埃之间。 4.根据权利要求2所述的方法， 其中所述第二介电层包含氮化硅且折射率在2.3至2.9 之间。 5.根据权利要求1所述的方法， 还包括： 形成与所述抗反射涂层接触的层间电介质； 以及 图案化并蚀刻所述层间电介质以形成通孔结构。 6.根据权利要求1所述的方法， 其中所述电容器金属层的厚度在1000埃至1400埃之间。 7.根据权利要求1所述的方法， 其中所述电容器金属层包含氮化钛。 8.根据权利要求1所述的方法， 其中所述介电层的厚度在100至200埃之间。 9.根据权利。

5、要求1所述的方法， 其中所述抗反射涂层包括氮氧化硅。 10.根据权利要求9所述的方法， 其中所述抗反射涂层的折射率在1.7至2.1之间。 11.根据权利要求9所述的方法， 其中所述抗反射涂层的厚度在100埃至400埃之间。 12.一种方法， 其包括： 获得衬底， 其具有沉积在所述衬底上方的金属层； 在所述金属层上形成氮化硅层； 在所述氮化硅层上形成氮化钛层； 对所述氮化钛层和所述氮化硅层进行图案化和蚀刻以形成电容器介质， 将所述氮化硅 层的一部分留在所述金属层上； 形成抗反射涂层以覆盖所述氮化钛层和所述氮化硅层的暴露部分； 以及 对所述金属层进行图案化。 13.根据权利要求12所述的方法， 其。

6、中所述氮化硅层的厚度在1000埃到1600埃之间。 14.根据权利要求13所述的方法， 其中所述氮化硅层的折射率在2.3至2.9之间。 15.根据权利要求13所述的方法， 其中所述氮化钛层的厚度在1000埃到1400埃之间。 16.根据权利要求12所述的方法， 其中形成所述抗反射涂层包括形成氮氧化硅。 17.根据权利要求16所述的方法， 其中所述氧氮化硅的折射率在1.7至2.1之间。 18.一种集成电路， 其包括： 衬底； 第一金属层和第二金属层， 其位于所述衬底上方的相同横向级别上； 第一电介质， 其设置在所述第一金属层上； 权利要求书 1/2 页 2 CN 111816607 A 2 第一。

7、抗反射涂层， 其设置在所述第一电介质上； 第二电介质， 其设置在所述第二金属层上； 第三电介质， 其设置在所述第二电介质上； 电容器金属层， 其设置在所述第三介电层上； 以及 第二抗反射涂层， 其设置在所述电容器金属层和所述第二电介质上。 19.根据权利要求18所述的集成电路， 其中所述电容器金属层、 所述第二电介质、 第三 电介质以及所述第二金属层实现电容器。 20.根据权利要求18所述的集成电路， 其中所述第一抗反射涂层和第二抗反射涂层包 括氮氧化硅。 权利要求书 2/2 页 3 CN 111816607 A 3 用于蚀刻金属互连层的方法 发明内容 0001 根据本公开的至少一个示例， 一。

8、种方法包括： 获得具有沉积在衬底上方的金属互 连层的衬底； 在金属互连层上形成第一介电层； 在第一介电层上形成第二介电层； 在第二介 电层上形成电容器金属层； 将电容器金属层和第二介电层图案化并蚀刻至第一介电层上， 以使电容器金属层和第二介电层的部分留在第一介电层上； 形成抗反射涂层以覆盖电容器 金属层和第二介电层的部分， 并覆盖金属互连层； 以及图案化金属互连层以形成第一金属 层和第二金属层。 0002 根据本公开的至少一个示例， 一种方法包括在金属层上形成氮化硅层； 在氮化硅 层上形成氮化钛层； 图案化和蚀刻氮化钛层和氮化硅层以形成电容器介质， 使氮化硅层的 部分留在金属层上； 以及形成抗。

9、反射涂层以覆盖氮化钛层和氮化硅层的暴露部分。 0003 根据本公开的至少一个示例， 一种集成电路， 包括： 衬底； 第一金属层和第二金属 层， 其位于衬底上方的相同横向级别上； 设置在第一金属层上的第一电介质， 设置在第一电 介质上的第一抗反射涂层； 设置在第二金属层上的第二电介质和设置在第二电介质上的第 三电介质； 设置在第三电介质层上的电容器金属层； 以及设置在电容器金属层和第二电介 质上的第二抗反射涂层。 附图说明 0004 对于各种示例的详细说明， 现在将参考附图， 其中： 0005 图1(a)是根据各种示例在半导体衬底上制造的说明性集成电路的横截面图。 0006 图1(b)描绘了根据。

10、各种示例的图1(a)所示的集成电路的部分。 0007 图2示出了根据各种示例的抗反射涂层的反射率。 0008 图3示出了根据各种示例的抗反射涂层的反射率。 0009 图4示出了根据各种示例的方法。 0010 图5(a)至图5(l)示出了根据各种示例的方法。 0011 图6描绘了根据各种示例的图1(a)所示的集成电路的部分。 具体实施方式 0012 集成电路(IC)通常采用微制造处理技术在高质量(例如电子级)硅(或其他半导体 材料， 例如砷化镓)的单个半导体晶圆上大批量制造。 IC包括诸如晶体管的微电子元件， 这 些微电子元件使用金属互连层相互耦合。 这些金属互连层(或本文中有时称为金属层)提供。

11、 微电子元件之间的信号通路。 在某些情况下， 金属层出现在相互垂直间隔的不同横向级别 上。 横向级别呈现在半导体晶圆上方， 并通过经由作为填充有合适金属的垂直沟槽的结构 连接。 0013 在某些情况下， 集成电路包括电容器， 电容器可制造在金属互连层中的一个上， 其 中金属互连层充当电容器的导电板。 介电材料连同金属层可以一起沉积在上述金属互连层 上以形成电容器。 在某些情况下， 用于实现电容器的介电材料还对下面的金属互连层执行 说明书 1/6 页 4 CN 111816607 A 4 抗反射涂层的功能。 抗反射涂层使金属互连层图案化。 换言之， 因为金属反射光， 所以抗反 射涂层防止在光刻工。

12、艺中使用的光的反射， 从而使金属互连层图案化。 0014 在高压(如48V或更高电压)下工作的IC采用厚电介质以满足可靠性规范。 在还用 作抗反射涂层的厚电介质的存在下对下面到底金属互连层进行图案化是具有挑战性的。 下 面金属互连层的图案化对于在以下技术节点(例如130nm)处形成的IC尤其具有挑战性。 因 此， 需要新的制造方法来缓解上述问题。 0015 因此， 描述了电介质不执行抗反射涂层功能的方法和设备， 并且在制造期间， 沉积 执行抗反射涂层功能的单独层。 由于使用单独层作为抗反射涂层， 因此可以独立地调整抗 反射涂层和介电层的特性， 以分别提供所需的低反射和高介电常数特性。 0016。

13、 在一些示例中， 电容器形成在金属互连层上， 并且包括包含氮化硅层和二氧化硅 层的电介质， 其中二氧化硅层在金属互连层上， 并且氮化硅层在二氧化硅层上。 0017 在一些示例中， 电容器包括一种类型的电介质， 该电介质包含氮化硅层。 在这种示 例中， 氮化硅层位于金属互连层上。 金属互连层用作第一电容器板和第二金属层， 例如沉积 在电介质上的氮化钛层用作第二电容器板。 在蚀刻第二金属层和电介质之后， 沉积包括例 如氮氧化硅的抗反射涂层， 以为随后的制造工艺对下面的金属互连层进行图案化。 0018 在电容电介质包含二氧化硅层上的氮化硅层的示例中， (蚀刻后)在未被氮化硅层 覆盖的二氧化硅层的该部。

14、分上形成抗反射涂层的氮氧化硅， 使得被氮氧化硅覆盖的二氧化 硅层的部分可以被认为是抗反射涂层的部分。 在电容器介质包含金属互连层上的氮化硅层 的示例中， 在蚀刻氮化硅层以形成电容器介质后剩余的氮化硅层的部分上形成抗反射涂层 的氮氧化硅， 使得被氮氧化硅覆盖的氮化硅层的部分可以被认为是抗反射涂层的部分。 0019 图1(a)是在半导体衬底51上制造的说明性集成电路1的部分的横截面图。 为了便 于说明， 半导体衬底51显示为块。 从制造的IC的观点来看， 衬底51还可包含多个隔离特征 (图1中未明确示出)， 诸如浅沟隔离(STI)特征或硅的局部氧化(LOCOS)特征。 隔离特征定义 并隔离各种微电。

15、子元件(图1中未明确示出)。 可在衬底51中形成的各种微电子元件的示例 包括晶体管(例如， 金属氧化物半导体场效应晶体管(MOSFET)、 互补金属氧化物半导体 (CMOS)晶体管、 双极结晶体管(BJT)、 高压晶体管、 高频晶体管， p-通道和/或n-通道场效应 晶体管(PFET/NFET等)、 电阻器、 二极管和其他合适的元件。 一个这种微电子元件在图1(a) 中用数字50标记。 执行各种工艺以形成各种微电子元件， 包括沉积、 蚀刻、 注入、 光刻、 退火 和其他合适的工艺。 在沉积金属互连层之前， 在半导体衬底51中制造的微电子元件用金属 前介电层59覆盖。 微电子元件使用金属互连层1。

16、0、 20、 30、 40、 22、 23和24中的一个或更多个 互连。 层间电介质(ILD)25将金属互连层10、 20、 30、 40、 22、 23和24彼此电隔离。 金属互连层 10、 20、 30、 40、 22、 23和24有时在本文中可被称为金属层10、 20、 30、 40、 22、 23和24。 0020 在一些示例中， 金属层10、 20、 30、 40、 22、 23和24具有设置在其各自顶侧的层11、 13、 15、 17、 33、 35和37。 在一些示例中， 金属层10、 20、 30、 40、 22、 23和24具有设置在其各自底 侧的层12、 14、 16、 1。

17、8、 34、 36和38。 在一些示例中， 层12、 14、 16、 18、 34、 36和38包括氮化钛或 钛/氮化钛双层， 其防止将在随后步骤中沉积的金属互连层的氧化。 在其他示例中， 层11、 13、 15、 17、 33、 35和37中的至少一个与它们各自下面的金属互连层形成电容器。 在前面图1 (b)和图6中描述了这种电容器的示例。 0021 金属层24和40位于相同横向级别上， 并且该横向级别在本文中称为MET1级别。 在 说明书 2/6 页 5 CN 111816607 A 5 金属层24、 40是单独的单元之前， 在金属前介电层59上沉积单个金属层(未示出)， 然后对单 个金属。

18、层进行图案化以形成金属层24和40。 在MET 1级别上存在的一些金属层通过通孔结 构耦合到在金属前介电层59中制造的微电子元件。 例如， 经由结构6将块50连接到金属层 40。 金属层23和30设置在金属层的第二级别(或 “MET 2级别” )上。 从制造角度来看， 首先在 MET 2级别上沉积单个金属层， 然后对其进行图案化以形成金属层23和30。 MET 2级别上存 在的一些金属层可以通过一个或更多个通孔结构和金属层的组合形成的连接耦合到块50。 例如， 金属层30通过耦合到金属层40的通孔结构5耦合到块50， 金属层40通过通孔结构6进 一步耦合到块50。 0022 金属层22和20设。

19、置在ILD 25中， 并且存在于相同横向级别上， 并且该横向级别可 被称为金属层的第三级别(或 “MET 3级别” )。 从制造的角度来看， 在MET 3级别上沉积单个 金属层， 然后对其进行图案化以形成金属层22和20。 MET 3级别上存在的一些金属层可以通 过一个或更多个通孔结构和金属层的组合形成的连接耦合到块50。 例如， 金属层20通过耦 合到金属层30的通孔结构4耦合到块50， 金属层30通过通孔结构5、 金属层40和通孔结构6进 一步耦合到块50。 如下面进一步详细描述的， 本公开中描述的方法指代金属层在MET 1、 2和 3级别中的图案化。 0023 金属层10设置在ILD 2。

20、5中， 并且存在于作为金属层的第四级别(或 “MET4级别” )的 横向级别上。 金属层10可以通过一个或更多个通孔结构和金属层的组合形成的连接耦合到 块50。 例如， 金属层10通过耦合到金属层20的通孔结构3耦合到块50， 金属层20通过通孔结 构4、 金属层30、 通孔结构5、 金属层40和通孔结构6进一步耦合到块50。 金属层10通过通孔结 构2耦合到顶部金属层(未示出)。 顶部金属层进一步耦合到其他层， 这些层可以耦合到电源 (未示出)并充当微电子元件的电压源(这里表示为块50)。 图1(a)所描绘的示例示出金属层 的四个级别， 例如MET 1、 2、 3和4级别。 但是， 在其他示。

21、例中， 级别的数量可以变化。 金属层 22、 23和24看起来是漂浮的。 然而， 在实际的实施方式中， 金属层23、 24可通过图1(a)中未明 确示出的通孔结构与其它金属互连层中的一个耦合。 0024 现在参考图1(b)， 其描绘了图1(a)中标记的区域100。 区域100将层15(图1(a)的 部分示为图1(b)中的层104、 106、 108和110。 区域100还将层35(图1(a)的部分示为图1(b) 中的层114、 111。 区域100还将金属层23和30的部分分别显示为金属层112、 102。 区域100还 将图1(a)的ILD 25的部分描绘为图1(b)中的ILD 125。 0。

22、025 如上所述， 图1(a)的层15与其下面的金属层30形成电容器。 图1(b)描绘了层15中 存在的实现这种电容器的层。 例如， 层108和层102分别形成电容器的顶板和底板， 层104和 层106充当电容器的电介质。 在一个示例中， 层104包括二氧化硅， 层106包括氮化硅。 在其它 示例中， 层104、 106可包括其它电介质， 例如氧化铝、 氧化铪和氧化锆。 在一个示例中， 层108 包括氮化钛， 金属层102包括铝和铜合金。 在一些示例中， 层108也被称为电容器金属层， 并 且包括钽/氮化钽、 钨/氮化钨。 在一些示例中， 层104和106可以由相同的电介质材料形成， 并且在前。

23、面的图6中描述了这样一个实施例的示例。 0026 在层106包括氮化硅的示例中， 层106的厚度在1000埃到1600埃之间， 折射率在2.3 到2.9之间。 在层108包括氮化钛的示例中， 层108厚度在1000埃到1600埃范之间。 在一些示 例中， 层104在层106的蚀刻期间保护金属层102。 0027 可以选择层106和层108的厚度和各种其它参数来实现产生的电容器的期望电容 说明书 3/6 页 6 CN 111816607 A 6 和击穿电压。 例如， 对于层106， 其包括氮化硅， 厚度在1200埃到1400埃之间， 折射率在2.3埃 到2.9埃之间； 对于层108， 其包括氮化。

24、钛， 厚度在1000埃到1600埃之间， 由此产生的电容器 具有约120V的击穿电压， 这非常适合具有48V电气系统的汽车应用。 0028 如下面详细描述的， 在对层106和108进行图案化和蚀刻之后， 在暴露部分上沉积 抗反射涂层。 如下面在图4中所解释的， 抗反射涂层有助于将金属互连层图案化以形成金属 层102和112。 抗反射涂层也有助于制造其它结构， 诸如与其它金属层和电路组件一起到金 属层102的通孔结构。 抗反射涂层有助于在光刻步骤中获得小的临界尺寸(CD)， 并且在一些 示例中， 可以在制造工艺流程的稍后点剥离。 在图1(b)的示例中， 抗反射涂层110、 111包括 氮氧化硅。。

25、 在一些示例中， 抗反射涂层110、 111中的氮氧化硅的折射率在1.7到2.1之间， 厚 度在200埃到400埃之间。 在一些示例中， 氮氧化硅的折射率约为1.9。 这种示例可以具有大 约每平方微米0.4毫微微法拉(femto-Farad)的电容密度。 0029 现在参考图4， 示出了说明性方法400。 方法400描述可执行以形成图1(b)所描述的 电容器的制造步骤。 方法400还描述了抗反射涂层的使用， 其有助于对下面的金属互连层进 行图案化。 在一个示例中， 图案化形成图案化的金属层， 诸如图1(b)的金属层102和112。 方 法400与图5(a)5(l)同时描述。 0030 方法40。

26、0从步骤402开始， 步骤402包括获得具有沉积在衬底上方的一个或更多个 金属互连层的衬底。 现在参考描绘金属互连层502的图5(a)。 为了说明起见， 可以认为金属 互连层502存在于MET 2级别中， 并且在这种示例中， 金属互连层502沉积在与ILD 25类似的 层间介电层(图5(a)中未明确示出)上。 为了简单起见， 图5(a)图5(l)描绘了在金属互连层 502上执行的制造步骤， 并且未明确示出可能存在于金属互连层502下面的不同层。 金属互 连层502可以使用溅射或化学气相沉积(CVD)工艺形成。 在一些示例中， 金属互连层502可以 包括铝和铜的合金。 0031 然后， 方法40。

27、0移动到步骤404(图5(b)， 该步骤包括使用CVD技术在金属互连层 502上形成第一介电层504。 在一个示例中， 第一介电层504包括二氧化硅。 在其他示例中， 第 一介电层504包括氮化硅。 方法400进一步进行到步骤406(图5(c)， 该步骤包括使用CVD技 术在第一介电层504上形成第二介电层506。 在一个示例中， 第二介电层506可以包括氮化 硅。 方法400描述了两个介电层(层504、 506)的使用。 然而， 在一些示例中， 可以使用单个介 质层。 在这种示例中， 单个介电层可以包括氮化硅。 在前面的图6中描述了这种示例。 0032 然后， 方法400进行到步骤408(图。

28、5(d)， 其包括使用溅射或CVD技术在第二介电层 506上形成电容器金属层508。 在一个示例中， 电容器金属层508包括氮化钛。 方法400进一步 进行到步骤410， 其包括将电容器金属层508和第二介电层506图案化并蚀刻到第一介电层 504， 以将电容器金属层508和第二介电层506的部分留在第一介电层504上。 步骤410中描述 的图案化和蚀刻可以包括在电容器金属层508上第一次沉积光刻胶510(图5(e)。 光刻胶 510在光刻工艺中被照亮， 使得光刻胶510的部分被曝光(图5(f)然后被剥离(图5(g)。 对 未被光刻胶510覆盖的电容器金属层508和第二介电层506的暴露部分进。

29、行蚀刻， 其中蚀刻 停止在第一介电层504处。 第二介电层506和电容器金属层508经蚀刻后分别形成层106和 108(图5(g)。 在图5(h)中示出光刻胶510被剥离。 0033 然后， 方法400进行步骤412(图5(l)， 其包括使用溅射、 CVD或相关技术形成抗反 射涂层512以覆盖电容器金属层508、 第一介电层504和第二介电层506(层106的垂直部分) 说明书 4/6 页 7 CN 111816607 A 7 的暴露部分。 在一个示例中， 抗反射涂层512包括氮氧化硅。 该抗反射涂层512有助于图案化 金属互连层502并将金属互连层502与其他电路组件连接。 与抗反射涂层51。

30、2相关联的成分 和各种参数可以独立于与构成产生的电容器的层(即第一介电层504、 第二介电层506和电 容器金属层508)相关联的各种参数来选择。 由此产生的电容器和抗反射涂层512的特性可 以独立地被优化。 0034 在一些示例中， 方法400还包括步骤414， 其包括将金属互连层502(图5(j)图案化 以形成金属层102、 112。 如上所述， 抗反射涂层512的存在使得能够通过不反射光刻期间使 用的光来图案化金属互连层502。 在图案化之前， 使用合适的涂覆工艺在抗反射涂层512的 表面上沉积干膜或光刻胶膜， 随后进行固化、 除渣等， 接着进一步进行光刻技术和/或蚀刻 工艺， 例如干蚀。

31、刻和/或湿蚀刻工艺， 以暴露应被蚀刻的金属连接层502的表面。 抗反射层 512在金属互连层502被蚀刻之后形成抗反射层110、 111。 然后， 方法400进入步骤416， 该步 骤包括使用CVD工艺形成在一个示例中与抗反射层110和111接触的层间电介质125(图5 (k)。 在其他示例中， 可以在沉积层间电介质125之前蚀刻掉抗反射层110、 111。 0035 在一些示例中， 金属层102、 112和层108可以连接到其他金属互连层， 从而电连接 到集成电路中的其他电气组件。 如上所述， 该电连接是使用通孔结构来实现的， 通孔结构可 以通过对层间电介质125进行图案化和蚀刻而形成。 实。

32、际上， 在一些示例中， 方法400可进一 步进行到步骤418， 该步骤包括图案化和蚀刻层间电介质125以形成一个或更多个通孔结构 (图5(l)。 图5(l)中所示的示例示出了分别与金属层112和电容器金属108接触的通孔结构 101和103。 如上文在图1(b)中所述， 图1(b)的层104和106可以由相同的电介质材料形成， 并 且在图6中描述了这样一个实施例的示例。 0036 现在参考图6， 其描绘了图1(a)中标记的区域100， 并且包括由层602、 606和608的 组合形成的电容器。 层602是作为产生的电容器的第一板的金属层； 层608是产生的电容器 的第二板； 层606是介电层，。

33、 并且包括氮化硅。 在图6的部分100的制造过程中， 对层606和层 608进行图案和蚀刻以形成产生的电容器； 蚀刻之后， 层606的部分覆盖层602。 在比较图6的 示例与图1的示例时， 图1(b)的层106已被蚀刻到层104， 其中层104保护金属层102， 但在图6 的示例中， 某个层606(其可包括氮化硅)在蚀刻后保留在层602上。 层608、 606和602分别与 图1(b)的层108、 106和102相似， 并且层108、 106和102的描述分别适用于层608、 606和602。 0037 在层608和层606的暴露部分上方形成抗反射涂层610、 611， 并且如图1(b)的示例。

34、 和上面的制造工艺所示， 在制造其它电路组件(未示出)以连接到图6的一个或更多个层(诸 如层602)时， 抗反射涂层610、 611是有用的。 在光刻步骤中， 抗反射涂层610、 611有助于减小 临界尺寸， 并且可以在工艺流程的稍后点被剥离。 在工艺流程期间， 与图6的部分100的一个 或更多个层接触形成层间电介质625。 抗反射涂层610、 611分别与抗反射涂层110、 111相似， 并且抗反射涂层110、 111的描述分别适用于抗反射涂层610、 611。 0038 现在参考图2， 示出了根据各种示例描绘抗反射涂层的反射率的示意图。 在图2的 示例中， 光刻胶(未明确示出)沉积在氮氧化。

35、硅(或抗反射涂层)上， 其中， 通过先沉积氮化 硅， 然后蚀刻去掉氮化硅， 然后重新沉积不同厚度的氮氧化硅来形成抗反射涂层。 在图2的 示例中， 氮化硅上方的氮氧化硅层对应于图6的示例， 其中氮氧化硅和氮化硅可以被视为抗 反射涂层610。 0039 对于图2的示例， 氮氧化硅的折射率为1.9， 介电常数k(波矢量的虚部)为0.45。 图2 说明书 5/6 页 8 CN 111816607 A 8 的y轴表示光刻胶的反射率值， x轴表示氮氧化硅的厚度值。 0040 图2中的每条曲线都是针对氮氧化硅下方氮化硅的厚度特定值， 其中： 对于曲线 202， 氮化硅厚度为300埃； 对于曲线204， 氮化。

36、硅厚度为250埃； 对于曲线206， 氮化硅厚度为 200埃； 对于曲线208， 氮化硅厚度为150埃； 对于曲线210， 氮化硅厚度为100埃。 作为图2中所 说明的特定示例， 用150埃氮化硅和氧氧化硅实现最小反射率。 图2说明了反射率可以依赖 于抗反射涂层610的各种参数， 并且不意味着暗指任何特定的最佳值集合。 0041 图3示出根据各种示例的抗反射涂层的反射率。 在图3的示例中， 在沉积在二氧化 硅上的氮氧化硅上沉积光刻胶膜。 二氧化硅在金属层上方。 该示例对应于图1(b)的示例， 其 中二氧化硅层104可被视为抗反射层110的部分。 在图3所说明的示例中， 通过首先沉积折射 率为1。

37、.68的低沉积氮氧化硅， 然后蚀刻掉沉积的氮氧化硅， 然后再沉积不同厚度和折射率 的氮氧化硅， 形成抗反射涂层。 图3的y轴表示光刻胶处的反射率值， x轴表示氮氧化硅 (LDSiON)的厚度值， 每条曲线表示折射率和介电常数k的各种值。 0042 对于曲线302， 氮氧化硅的折射率为1.68， 介电常数k为0.007。 对于曲线304， 氮氧 化硅的折射率为1.79， 介电常数k为0.13。 对于曲线306， 氮氧化硅的折射率为1.79， 介电常 数k为0.224。 对于曲线308， 氮氧化硅的折射率为1.87， 介电常数k为0.3。 对于曲线310， 氮氧 化硅的折射率为1.9， 介电常数k。

38、为0.45。 对于曲线312， 氮氧化硅的折射率为1.92， 介电常数 k为0.53。 0043 绘制图3中的椭圆曲线314以指示将反射率最小化的氮氧化硅的折射率、 厚度和介 电常数k的值(对于图3中所示的特定参数)。 例如， 对于厚度范围在约为250埃到350埃之间， 折射率在1.87到1.92之间， 获得相对低的反射率。 图3说明了反射率如何依赖于抗反射涂层 110的各种参数， 并且不意味着暗指任何特定的最佳值集合。 0044 在上述讨论和权利要求中， 术语 “包括” 以开放式的方式使用， 因此可以被解释为 “包括但不限于” 。 并且术语 “耦合” 意指间接或直接连接。 因此， 如果第一设。

39、备耦合到第 二设备， 则该连接可以通过直接连接或通过经由其它设备和连接的间接连接。 类似地， 耦合 在第一组件或位置和第二组件或位置之间的设备可以通过直接连接或通过经由其它设备 和连接的间接连接。 被 “配置为” 执行任务或功能的元件或特征可以由制造商在制造时配置 (例如， 编程或结构设计)以执行功能和/或可以由用户在制造后配置(或重新配置)以执行 功能和/或其他附加或替代功能。 配置可以通过设备的固件和/或软件编程、 硬件组件的构 造和/或布局、 设备的互连或其组合。 此外， 在上述讨论中使用短语 “接地” 或类似的意指包 括机架接地、 地面接地、 浮动接地、 虚拟接地、 数字接地、 公用接。

40、地和/或适用于或适合于本 公开的教导的任何其他形式的接地连接。 除非另有说明，“约” 、“大约” 或 “大致地” 在一个值 之前意味着所述值的+/-10。 0045 上述讨论旨在说明本公开的原理和各种实施例。 一旦充分了解上述公开， 本领域 技术人员将清楚地看到许多变更和修改。 以下权利要求旨在解释为包含所有此类变更和修 改。 说明书 6/6 页 9 CN 111816607 A 9 图1(a) 说明书附图 1/12 页 10 CN 111816607 A 10 图1(b) 说明书附图 2/12 页 11 CN 111816607 A 11 图2 说明书附图 3/12 页 12 CN 1118。

41、16607 A 12 图3 说明书附图 4/12 页 13 CN 111816607 A 13 图4 说明书附图 5/12 页 14 CN 111816607 A 14 图5(a) 图5(b) 图5(c) 图5(d) 说明书附图 6/12 页 15 CN 111816607 A 15 图5(e) 图5(f) 图5(g) 说明书附图 7/12 页 16 CN 111816607 A 16 图5(h) 图5(i) 说明书附图 8/12 页 17 CN 111816607 A 17 图5(j) 说明书附图 9/12 页 18 CN 111816607 A 18 图5(k) 说明书附图 10/12 页 19 CN 111816607 A 19 图5(l) 说明书附图 11/12 页 20 CN 111816607 A 20 图6 说明书附图 12/12 页 21 CN 111816607 A 21 。