无线通信芯片、时钟信号发生电路及减小时钟谐波杂散的方法.pdf

《无线通信芯片、时钟信号发生电路及减小时钟谐波杂散的方法.pdf》由会员分享，可在线阅读，更多相关《无线通信芯片、时钟信号发生电路及减小时钟谐波杂散的方法.pdf（10页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010749174.3 (22)申请日 2020.07.30 (71)申请人 博流智能科技 （南京） 有限公司 地址 211800 江苏省南京市江北新区研创 园团结路99号孵鹰大厦C座426室 (72)发明人 刘钊颜文杨岭张立施子韬 韩洪征宋永华 (74)专利代理机构 上海金盛协力知识产权代理 有限公司 31242 代理人 王松 (51)Int.Cl. H03K 3/02(2006.01) (54)发明名称 无线通信芯片、 时钟信号发生电路及减小时 钟谐波杂散的方法 (57。

2、)摘要 本发明揭示了一种无线通信芯片、 时钟信号 发生电路及减小时钟谐波杂散的方法， 所述时钟 信号发生电路包括晶体振荡器、 锁相环电路， 所 述晶体振荡器的输出端连接锁相环电路的输入 端； 所述锁相环电路包括差分积分调制器DSM、 多 模分频器MMDIV、 鉴频鉴相器PFD、 电荷泵CP、 环路 滤波器LF及压控振荡器VCO； 所述鉴频鉴相器 PFD、 电荷泵CP、 环路滤波器LF及压控振荡器VCO 依次连接， 所述多模分频器MMDIV分别连接鉴频 鉴相器PFD及压控振荡器VCO； 所述差分积分调制 器DSM的输出端连接多模分频器MMDIV的输入控 制端； 在所述差分积分调制器DSM的输入端。

3、或输 出端或所述差分积分调制器DSM内部输入设定噪 声信号。 本发明可有效降低时钟信号的射频杂 散， 并且对系统功耗， 复杂度增加不大。 权利要求书1页 说明书5页 附图3页 CN 112039500 A 2020.12.04 CN 112039500 A 1.一种时钟信号发生电路， 其特征在于， 所述时钟信号发生电路包括： 晶体振荡器、 锁 相环电路， 所述晶体振荡器的输出端连接锁相环电路的输入端； 所述锁相环电路包括差分积分调制器DSM、 多模分频器MMDIV、 鉴频鉴相器PFD、 电荷泵 CP、 环路滤波器LF及压控振荡器VCO； 所述鉴频鉴相器PFD、 电荷泵CP、 环路滤波器LF及压。

4、控振荡器VCO依次连接， 所述多模分 频器MMDIV的输入端连接压控振荡器VCO输出端， 多模分频器MMDIV的输出端连接鉴频鉴相 器PFD的输入端， 多模分频器MMDIV的输入控制端连接差分积分调制器DSM的输出端； 所述差分积分调制器DSM的输出端连接多模分频器MMDIV的输入控制端； 在所述差分积 分调制器DSM的输入端或输出端或所述差分积分调制器DSM内部加入噪声信号。 2.根据权利要求1所述的时钟信号发生电路， 其特征在于： 所述时钟信号发生电路包括第一可变增益放大器， 所述第一可变增益放大器的输入端 连接设定噪声信号， 所述第一可变增益放大器的输出端连接所述差分积分调制器DSM的输。

5、 入端。 3.根据权利要求1所述的时钟信号发生电路， 其特征在于： 所述时钟信号发生电路包括第二可变增益放大器， 所述第二可变增益放大器的输入端 连接设定噪声信号， 所述第二可变增益放大器的输出端连接所述差分积分调制器DSM的输 出端。 4.根据权利要求1至3任一所述的时钟信号发生电路， 其特征在于： 加入的噪声信号为随机噪声信号。 5.一种无线通信芯片， 其特征在于： 包括权利要求1至4任一所述的时钟信号发生电路。 6.一种减小时钟谐波杂散的方法， 其特征在于， 所述方法包括： 通过改变时钟锁相环电路输出信号的频谱， 在锁相环电路输出时钟上加入噪声， 使得 时钟信号能量及其谐波能量分配在更宽。

6、带宽中， 从而减小芯片发射到空气中的杂散。 7.利用权利要求1至4任一所述的时钟信号发生电路减小时钟谐波杂散的方法， 其特征 在于， 所述方法包括： 通过改变时钟锁相环电路输出信号的频谱， 在锁相环电路输出时钟上加入噪声， 使得 时钟信号能量及其谐波能量分配在更宽带宽中， 从而减小芯片发射到空气中的杂散。 8.根据权利要求7所述的减小时钟谐波杂散的方法， 其特征在于： 在DSM输入端加入噪声； 或者， 在DSM输出端加入噪声； 或者， 在所述差分积分调制器DSM 内部加入噪声。 9.根据权利要求7至8任一所述的减小时钟谐波杂散的方法， 其特征在于： 加入的噪声信号为随机噪声信号。 10.根据权。

7、利要求7所述的减小时钟谐波杂散的方法， 其特征在于： 根据芯片工作在发送或者接收模式， 动态改变时钟信号上噪声大小； 当芯片工作在发 送模式时， 在时钟信号上加入大于设定阈值的噪声， 以减小杂散； 当芯片工作在接收模式 时， 在时钟信号上加入小于设定阈值的噪声或者关闭噪声源， 以确保接收信号质量不会受 到影响。 权利要求书 1/1 页 2 CN 112039500 A 2 无线通信芯片、 时钟信号发生电路及减小时钟谐波杂散的 方法 技术领域 0001 本发明属于电子通讯技术领域， 涉及一种无线通信芯片， 尤其涉及一种时钟信号 发生电路及减小时钟谐波杂散的方法。 背景技术 0002 时钟信号是同。

8、步时序电路的基础， 在片上系统集成电路(SoC)中， 通常都会有复杂 的时钟树来为各个模块提供时钟。 时钟信号会在其基频以及谐波频率处产生干扰， 这些干 扰进入空气就会形成杂散， 杂散能量的大小应该满足国家无线电管理委员会的要求。 0003 SoC中的时钟信号经常由锁相环电路产生。 在通信系统芯片中， 一般会有射频本振 时钟、 模拟基带时钟(ADC， DAC时钟)、 数字基带时钟、 中央处理器时钟、 外设接口时钟等。 这 些时钟信号及其谐波信号会通过若干途径耦合到信号发送链路， 通过功率放大器输出到天 线， 这些可能的耦合路径包括： 0004 (1)由时钟驱动的电路会以该时钟为周期， 从电源上。

9、抽取电流， 并注入到地。 由于 电源和地会有阻抗， 因此电源和地上会产生以该时钟为周期的干扰电压， 这种干扰电压通 过芯片共用电源和地， 影响到信号发送链路； 0005 (2)由时钟驱动的电路会以该时钟为周期， 对衬底电压产生干扰， 这种干扰通过共 用衬底， 影响到信号发送链路； 0006 (3)芯片上的电源和地通过铜线(金线)连接到封装管脚， 这些键合线之间存在互 感。 不同的电源和地之间通过互感能相互干扰， 干扰通过电源或者地进入信号发送链路； 干 扰也可能通过键合线互感直接影响到功率放大器输出键合线。 0007 这些耦合到发送链路的干扰会通过功率放大器随着有用信号一起发射到空气中， 这些。

10、干扰会表现为杂散， 影响频谱模板， 从而影响整个系统性能。 0008 在传统的无线通信芯片设计中， 由于时钟谐波处能量要比基频处能量低很多， 很 少考虑低频时钟(本振参考时钟， IO接口时钟等)的谐波产生的杂散， 更多考虑高频时钟(中 央处理器时钟， 高速ADC时钟等)基频处的杂散。 但是在目前高集成度的SoC芯片中， 耦合变 得更强， 必须考虑低频时钟谐波处的杂散。 0009 传统解决通信芯片杂散的方法有如下几种： 0010 (1)在时钟电路源头进行频谱扩展， 如图1所示。 时钟源产生的时钟信号经过延迟 单元， 产生不同延迟的时钟信号， 再利用随机数发生器产生随机数， 随机选择不同时钟信 号。

11、， 此时多路选择器输出信号的频谱相对于clk0(或者clk1， 或者clk2， 或者clk3)带宽更 大， 同时单位带宽内能量更低。 此信号耦合到发送链路， 造成的杂散会更低， 以此满足频谱 模板要求。 0011 这种方法的缺点在于延迟单元在不同温度、 工艺角以及电压下难以做到延迟恒 定， 对杂散的抑制也会随之变化。 另外此种方法会造成额外功耗。 0012 另外一些利用频谱扩展的方法实现更低的杂散的电路如参考文献1(Ping-Ying 说明书 1/5 页 3 CN 112039500 A 3 Wang and Shang-Ping Chen,Spread spectrum clock gene。

12、rator,2007IEEE Asian Solid-State Circuits Conference ,Jeju ,2007 ,pp .304-307 ,doi:10 .1109/ ASSCC.2007.4425691.)所示， 这一类方法主要问题是复杂度太高， 在成本和功耗要求严格 的应用中并不适用。 0013 (2)减小从时钟源头到信号发射链路的耦合。 主要是通过芯片合理的电源、 地布 局， 优化封装参数， 芯片衬底更好的隔离等方法。 这些方法可以减小功率放大器发射的杂 散， 但是会增加芯片设计成本， 延长芯片设计交付时间。 0014 (3)在功率放大器之后加上带通滤波器， 对信号带宽。

13、外的杂散进行抑制。 这种方法 增加了芯片成本(高品质带通滤波器成本较高)， 另外对于信号带宽附近的杂散抑制效果不 佳。 如果杂散在信号带宽内， 此方法无法在不影响有效信号的情况下抑制杂散。 0015 有鉴于此， 如今迫切需要设计一种新的减少通信芯片杂散的方式， 以便克服现有 方式存在的上述至少部分缺陷。 发明内容 0016 本发明提供一种无线通信芯片、 时钟信号发生电路及减小时钟谐波杂散的方法， 可有效降低时钟信号的射频杂散， 并且对系统功耗， 复杂度增加不大。 0017 为解决上述技术问题， 根据本发明的一个方面， 采用如下技术方案： 0018 一种时钟信号发生电路， 所述时钟信号发生电路包。

14、括： 晶体振荡器、 锁相环电路， 所述晶体振荡器的输出端连接锁相环电路的输入端； 0019 所述锁相环电路包括差分积分调制器DSM、 多模分频器MMDIV、 鉴频鉴相器PFD、 电 荷泵CP、 环路滤波器LF及压控振荡器VCO； 0020 所述鉴频鉴相器PFD、 电荷泵CP、 环路滤波器LF及压控振荡器VCO依次连接， 所述多 模分频器MMDIV的输入端连接压控振荡器VCO输出端， 多模分频器MMDIV的输出端连接鉴频 鉴相器PFD的输入端， 多模分频器MMDIV的输入控制端连接差分积分调制器DSM的输出端； 0021 所述差分积分调制器DSM的输出端连接多模分频器MMDIV的输入控制端； 在。

15、所述差 分积分调制器DSM的输入端或输出端或所述差分积分调制器DSM内部加入噪声信号。 0022 作为本发明的一种实施方式， 所述时钟信号发生电路包括第一可变增益放大器， 所述第一可变增益放大器的输入端连接设定噪声信号， 所述第一可变增益放大器的输出端 连接所述差分积分调制器DSM的输入端。 0023 作为本发明的一种实施方式， 所述时钟信号发生电路包括第二可变增益放大器， 所述第二可变增益放大器的输入端连接设定噪声信号， 所述第二可变增益放大器的输出端 连接所述差分积分调制器DSM的输出端。 0024 作为本发明的一种实施方式， 加入的噪声信号为随机噪声信号。 0025 根据本发明的另一个方。

16、面， 采用如下技术方案： 0026 一种无线通信芯片， 包括上述的时钟信号发生电路。 0027 根据本发明的又一个方面， 采用如下技术方案： 0028 一种减小时钟谐波杂散的方法， 所述方法包括： 0029 通过改变时钟锁相环电路输出信号的频谱， 在锁相环电路输出时钟上加入噪声， 使得时钟信号能量及其谐波能量分配在更宽带宽中， 从而减小芯片发射到空气中的杂散。 说明书 2/5 页 4 CN 112039500 A 4 0030 根据本发明的又一个方面， 采用如下技术方案： 0031 利用上述的时钟信号发生电路减小时钟谐波杂散的方法， 所述方法包括： 0032 通过改变时钟锁相环电路输出信号的频。

17、谱， 在锁相环电路输出时钟上加入噪声， 使得时钟信号能量及其谐波能量分配在更宽带宽中， 从而减小芯片发射到空气中的杂散。 0033 作为本发明的一种实施方式， 在DSM输入端加入噪声； 或者， 在DSM输出端加入噪 声； 或者， 在所述差分积分调制器DSM内部加入噪声。 0034 作为本发明的一种实施方式， 加入的噪声信号为随机噪声信号。 0035 作为本发明的一种实施方式， 根据芯片工作在发送或者接收模式， 动态改变时钟 信号上噪声大小； 当芯片工作在发送模式时， 在时钟信号上加入大于设定阈值的噪声， 以减 小杂散； 当芯片工作在接收模式时， 在时钟信号上加入小于设定阈值的噪声或者关闭噪声 。

18、源， 以确保接收信号质量不会受到影响。 0036 本发明的有益效果在于： 本发明提出的无线通信芯片、 时钟信号发生电路及减小 时钟谐波杂散的方法， 可有效降低时钟信号的射频杂散， 并且对系统功耗， 复杂度增加不 大。 本发明能够方便的控制杂散能量大小， 根据需要在时钟信号中加入适当的噪声， 使得系 统可以动态调节所加入噪声能量大小， 在杂散能量大小和发送(接收)信号质量中进行折中 考虑。 附图说明 0037 图1为传统解决通信芯片杂散方式中在时钟电路源头进行频谱扩展的示意图。 0038 图2为经典无线收发器的模拟射频部分的组成示意图。 0039 图3为DSSS模式频谱模板示意图。 0040 图。

19、4为时钟信号波形示意图。 0041 图5为时钟信号频谱在射频信道附近示意图。 0042 图6为时钟锁相环电路的组成示意图。 0043 图7为本发明一实施例中在DSM输入端加入噪声的示意图。 0044 图8为本发明一实施例中在DSM输出端加入噪声的示意图。 具体实施方式 0045 下面结合附图详细说明本发明的优选实施例。 0046 为了进一步理解本发明， 下面结合实施例对本发明优选实施方案进行描述， 但是 应当理解， 这些描述只是为进一步说明本发明的特征和优点， 而不是对本发明权利要求的 限制。 0047 该部分的描述只针对几个典型的实施例， 本发明并不仅局限于实施例描述的范 围。 相同或相近的。

20、现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述 和保护的范围内。 0048 说明书中的 “连接” 既包含直接连接， 也包含间接连接。 0049 本发明揭示了一种时钟信号发生电路， 图6为时钟锁相环电路的组成示意图； 请参 阅图6， 所述时钟信号发生电路包括： 晶体振荡器、 锁相环电路， 所述晶体振荡器的输出端连 接锁相环电路的输入端。 所述锁相环电路包括差分积分调制器DSM、 多模分频器MMDIV、 鉴频 说明书 3/5 页 5 CN 112039500 A 5 鉴相器PFD、 电荷泵CP、 环路滤波器LF及压控振荡器VCO。 所述鉴频鉴相器PFD、 电荷泵CP、 环 路滤波器。

21、LF及压控振荡器VCO依次连接， 所述多模分频器MMDIV的输入端连接压控振荡器 VCO输出端， 多模分频器MMDIV的输出端连接鉴频鉴相器PFD的输入端， 多模分频器MMDIV的 输入控制端连接差分积分调制器DSM的输出端。 所述差分积分调制器DSM的输出端连接多模 分频器MMDIV的输入控制端； 在所述差分积分调制器DSM的输入端或输出端加入噪声信号。 0050 图7为本发明一实施例中在DSM输入端加入噪声的示意图； 请参阅图7， 在本发明的 一实施例中， 所述时钟信号发生电路包括第一可变增益放大器， 所述第一可变增益放大器 的输入端连接设定噪声信号， 所述第一可变增益放大器的输出端连接所。

22、述差分积分调制器 DSM的输入端。 在一实施例中， 如图7所示， 第一可变增益放大器的输出端连接一数字加法器 的输入端， 数字加法器将第一可变增益放大器输出的信号与设定噪声信号进行加运算后， 将结果输出至差分积分调制器DSM的输入端。 0051 图8为本发明一实施例中在DSM输出端加入噪声的示意图； 请参阅图8， 在本发明的 一实施例中， 所述时钟信号发生电路包括第二可变增益放大器， 所述第二可变增益放大器 的输入端连接设定噪声信号， 所述第二可变增益放大器的输出端连接所述差分积分调制器 DSM的输出端。 此外， 也可以在差分积分调制器DSM电路中加入噪声。 在一实施例中， 如图8所 示， 第。

23、二可变增益放大器的输出端连接数字加法器的输入端， 数字加法器还连接设定噪声 信号， 数字加法器将两者进行加运算。 0052 在一实施例中， 输入的噪声信号为随机噪声信号， 可以是任意一种随机信号发生 器输出的信号， 如可以为一个伪随机码PRBS序列。 0053 在无线通信芯片中， 信号发送时， 由于信号发送链路增益较大， 从天线发送到空气 中的杂散较大； 信号接收时， 信号发送链路被关断， 从天线发送到空气的杂散较小。 由于此 种特性， 可以根据芯片工作在发送或者接收模式， 动态改变时钟信号上噪声大小。 当芯片工 作在发送模式时， 可以在时钟信号上加入大于设定阈值的噪声， 以减小杂散； 当芯片。

24、工作在 接收模式时， 在时钟信号上加入小于设定阈值的噪声或者关闭噪声源， 以确保接收信号质 量不会受到影响。 0054 本发明还揭示一种减小时钟谐波杂散的方法， 所述方法包括： 通过改变时钟锁相 环电路输出信号的频谱， 在锁相环电路输出时钟上加入噪声， 使得时钟信号能量及其谐波 能量分配在更宽带宽中， 从而减小芯片发射到空气中的杂散。 0055 在本发明的一实施例中， 在差分积分调制器DSM输入端加入噪声， 或者， 在差分积 分调制器DSM输出端加入噪声。 0056 在一实施例中， 输入的噪声信号为随机噪声信号， 可以是任意一种随机信号发生 器输出的信号， 如可以为一个伪随机码PRBS序列。 。

25、0057 在本发明的一实施例中， 在无线通讯芯片中， 信号发送时， 由于信号发送链路增益 较大， 从天线发送到空气中的杂散较大； 信号接收时， 信号发送链路被关断， 从天线发送到 空气的杂散较小。 根据芯片工作在发送或者接收模式， 动态改变时钟信号上噪声大小； 当芯 片工作在发送模式时， 在时钟信号上加入较大噪声； 当芯片工作在接收模式时， 在时钟信号 上加入较小噪声， 以确保接收信号质量不会受到影响。 0058 本发明方案提出了一种新的消除时钟信号射频杂散的方法。 与传统方法相比， 这 种方法能有效降低时钟信号的射频杂散， 并且对系统功耗， 复杂度增加不大。 在一实施例 说明书 4/5 页 。

26、6 CN 112039500 A 6 中， 以一个WiFi通信系统芯片为例进行说明。 0059 图2描述了一个经典WiFi收发器的模拟射频部分。 图中XTAL是一个晶体振荡器， 产 生系统参考时钟； CLKPLL是一个锁相环， 为系统各部分提供各自不同时钟。 当收发器工作在 发送模式时， CLKPLL产生的时钟信号及其谐波会耦合到信号发送链路， 最后在天线端发射 到空气中。 0060 在一实施例中， 以WiFi协议为例， 对杂散要求进行说明。 图3是WiFi协议在DSSS模 式下对于频谱模板的要求。 在距离载波频率-/+11MHz频率范围内， 杂散能量不超过载波频 率处能量； 在距离载波频率-。

27、22-11MHz以及11MHz22MHz范围内， 杂散能量需低于载波频 率处能量30dB； 在距离载波频率-/+22MHz以外， 杂散能量需低于载波频率处能量50dB。 测量 能量时， 带宽为100KHz。 0061 当时钟信号或者其谐波频率在载波频率附近， 如果要通过滤波方式消除杂散， 需 要用到品质因数非常高的滤波器， 这样才不会对有用信号造成太大影响。 在射频领域， 这种 滤波器是很难实现的。 0062 本发明提出的减小射频杂散的方法是通过改变时钟锁相环输出信号的频谱， 在锁 相环输出时钟上加入噪声， 使得时钟信号能量及其谐波能量分配在更宽带宽中， 从而减小 芯片发射到空气中的杂散。 0。

28、063 为了说明时钟信号噪声大小对于其谐波能量的影响， 按照如下参数进行分析。 假 设时钟信号频率为160MHz， 此信号的第15阶谐波位于2400MHz， 如果射频信号中心频率是 2412MHz， 那么2400MHz出杂散必须小于-30dBr。 图4所示为时钟信号时域波形， 其中a)是一 个低噪声的时钟信号， b)是一个低噪声时钟信号加上噪声的时域波形。 图5是这两种时钟信 号在2400MHz附近的频谱， 可以看到在时钟信号上加入噪声后， 杂散能量变得更低了。 0064 综上所述， 本发明提出的无线通信芯片、 时钟信号发生电路及减小时钟谐波杂散 的方法， 可有效降低时钟信号的射频杂散， 并且。

29、对系统功耗， 复杂度增加不大。 本发明能够 方便的控制杂散能量大小， 根据需要在时钟信号中加入适当的噪声， 使得系统可以动态调 节所加入噪声能量大小， 在杂散能量大小和发送(接收)信号质量中进行折中考虑。 0065 以上所述实施例的各技术特征可以进行任意的组合， 为使描述简洁， 未对上述实 施例中的各个技术特征所有可能的组合都进行描述， 然而， 只要这些技术特征的组合不存 在矛盾， 都应当认为是本说明书记载的范围。 0066 这里本发明的描述和应用是说明性的， 并非想将本发明的范围限制在上述实施例 中。 实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现， 对于效 果或优点的描。

30、述不用于对实施例进行限制。 这里所披露的实施例的变形和改变是可能的， 对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。 本领域技 术人员应该清楚的是， 在不脱离本发明的精神或本质特征的情况下， 本发明可以以其它形 式、 结构、 布置、 比例， 以及用其它组件、 材料和部件来实现。 在不脱离本发明范围和精神的 情况下， 可以对这里所披露的实施例进行其它变形和改变。 说明书 5/5 页 7 CN 112039500 A 7 图1 图2 说明书附图 1/3 页 8 CN 112039500 A 8 图3 图4 图5 说明书附图 2/3 页 9 CN 112039500 A 9 图6 图7 图8 说明书附图 3/3 页 10 CN 112039500 A 10 。