具有铁电介质的二维材料双栅存算一体器件及制备方法.pdf

《具有铁电介质的二维材料双栅存算一体器件及制备方法.pdf》由会员分享，可在线阅读，更多相关《具有铁电介质的二维材料双栅存算一体器件及制备方法.pdf（11页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010891911.3 (22)申请日 2020.08.28 (71)申请人 中国科学院微电子研究所 地址 100029 北京市朝阳区北土城西路3号 (72)发明人 刘洪刚黄凯亮赵妙翟明龙 孙兵 (74)专利代理机构 中科专利商标代理有限责任 公司 11021 代理人 周天宇 (51)Int.Cl. H01L 29/78(2006.01) H01L 29/24(2006.01) H01L 29/51(2006.01) H01L 21/34(2006.01) H01L 51/。

2、05(2006.01) H01L 51/10(2006.01) H01L 51/30(2006.01) H01L 51/40(2006.01) H01L 27/1159(2017.01) (54)发明名称 具有铁电介质的二维材料双栅存算一体器 件及制备方法 (57)摘要 一种具有铁电背栅的二维材料双栅场效应 器件， 包括： 绝缘衬底(100)， 背部栅电极(200)， 形成于绝缘衬底(100)上， 铁电介质层(300)， 形 成于背部栅电极(200)上， 以及， 绝缘衬底(100) 未被背部栅电极(200)覆盖的表面上， 二维材料 沟道(400)， 形成于铁电介质层(300)上， 漏电极 (5。

3、01)和源电极(502)， 形成于铁电介质层(300) 上， 并且位于二维材料沟道(400)的两侧， 顶部常 规栅介质层(600)， 形成于二维材料沟道(400)以 及漏电极(501)、 源电极(502)的表面上， 顶部栅 电极(700)， 形成于顶部常规栅介质层(600)上。 该器件结构可以实现将存储和计算集成在一个 晶体管， 具有功耗低、 占用面积小， 可推广性强的 优点。 权利要求书2页 说明书5页 附图3页 CN 112038406 A 2020.12.04 CN 112038406 A 1.一种具有铁电背栅的二维材料双栅场效应器件， 其特征在于， 包括： 绝缘衬底(100)； 背部栅。

4、电极(200)， 形成于所述绝缘衬底(100)上； 铁电介质层(300)， 形成于所述背部栅电极(200)上， 以及， 所述绝缘衬底(100)未被所 述背部栅电极(200)覆盖的表面上； 二维材料沟道(400)， 形成于所述铁电介质层(300)上； 漏电极(501)， 形成于铁电介质层(300)上， 并且位于所述二维材料沟道(400)的一侧； 源电极(502)， 形成于铁电介质层(300)上， 并且位于所述二维材料沟道(400)的另一 侧； 顶部常规栅介质层(600)， 形成于所述二维材料沟道(400)以及漏电极(501)、 源电极 (502)的表面上； 顶部栅电极(700)， 形成于所述顶部。

5、常规栅介质层(600)上。 2.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件， 其特征在于， 所述漏 电极(501)、 源电极(502)均与所述二维材料沟道(400)形成欧姆接触。 3.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件， 其特征在于， 所述顶 部常规栅介质层(600)与所述漏电极(501)、 源电极(502)的顶部对应的位置分别设有一接 触孔。 4.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件， 其特征在于， 所述背 部栅电极(200)的材料包括氮化钛、 钨或金。 5.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件， 其特征在于， 所述铁 电介。

6、质层(300)的材料包括氧化铪、 掺杂氧化铪、 SrBi2Ta2O9(SBT)、 Pb(Zr， Ti)O3(PZT)、 PVDF或P(VDF-TrFE)。 6.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件， 其特征在于， 所述二 维材料沟道(400)的材料包括二硫化钼、 二硫化钨、 二硒化钨、 碳纳米管阵列、 碳纳米管网络 或黑磷。 7.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器件， 其特征在于， 所述顶 部常规栅介质层(600)的材料包括氧化铪、 氧化铝、 氧化钇、 氧化锆、 氧化钛、 氧化硅或组合 中的任意一种。 8.如权利要求1所述的具有铁电背栅的二维材料双栅场效应器。

7、件， 其特征在于， 所述绝 缘衬底(100)的材料包括石英、 蓝宝石、 高阻硅或氧化硅外延片。 9.一种制备方法， 应用于制备如权利要求1至7所述的具有铁电背栅的二维材料双栅场 效应器件， 其特征在于， 包括： 在绝缘衬底(100)上生成背部栅电极(200)； 在所述背部栅电极(200)上， 以及， 所述绝缘衬底(100)未被所述背部栅电极(200)覆盖 的表面上， 生长所述铁电介质层(300)； 在所述铁电介质层(300)上方形成二维材料沟道(400)； 在所述二维材料沟道(400)的两端分别生成源电极(502)、 漏电极(501)； 在所述二维材料沟道(400)以及漏电极(501)、 源电。

8、极(502)(502)的表面上生长所述顶 部常规栅介质层(600)； 权利要求书 1/2 页 2 CN 112038406 A 2 在顶部常规栅介质层(600)上淀积顶部栅金属， 形成顶部栅电极(700)。 10.如权利要求9所述的方法， 其特征在于， 所述在所述背部栅电极(200)上， 以及， 所述 绝缘衬底(100)未被所述背部栅电极(200)覆盖的表面上， 生长所述铁电介质层(300)， 还包 括： 通过退火激活所述铁电介质层(300)的铁电性能。 权利要求书 2/2 页 3 CN 112038406 A 3 具有铁电介质的二维材料双栅存算一体器件及制备方法 技术领域 0001 本公开涉。

9、及半导体器件制备技术领域， 尤其涉及一种具有铁电介质的二维材料双 栅存算一体器件及制备方法。 背景技术 0002 随着便携式电子产品的迅速普及， 人们对集成电路的集成度、 便携性以及功耗提 出了更高的要求。 目前的硅基集成电路处理器主要基于冯诺依曼架构， 信号存储在记忆单 元中， 当需要进行计算和处理的时候， 信号由记忆单元读出到逻辑单元进行处理， 然后进行 输出或者再传输回记忆单元中。 在芯片集成度不断增大的情况下， 数据传输所带来的损耗 在总损耗中的占比逐步升高。 而传统的DRAM存储器虽然能够实现与逻辑器件的集成， 但是 其具有成本高， 占用面积大， 存储时间短的问题。 发明内容 000。

10、3 本发明提供了一种具有铁电背栅的二维材料双栅场效应器件， 包括： 绝缘衬底； 背 部栅电极， 形成于所述绝缘衬底上； 铁电介质层， 形成于所述背部栅电极上， 以及， 所述绝缘 衬底未被所述背部栅电极覆盖的表面上； 二维材料沟道， 形成于所述铁电介质层上； 漏电 极， 形成于铁电介质层上， 并且位于所述二维材料沟道的一侧； 源电极， 形成于铁电介质层 上， 并且位于所述二维材料沟道的另一侧； 顶部常规栅介质层， 形成于所述二维材料沟道以 及漏电极、 源电极的表面上； 顶部栅电极， 形成于所述顶部常规栅介质层上。 0004 可选地， 所述漏电极、 源电极均与所述二维材料沟道形成欧姆接触。 000。

11、5 可选地， 所述顶部常规栅介质层与所述漏电极、 源电极的顶部对应的位置分别设 有一接触孔。 0006 可选地， 所述背部栅电极的材料包括氮化钛、 钨、 金。 0007 可选地， 所述铁电介质层的材料包括氧化铪、 掺杂氧化铪、 SrBi2Ta2O9(SBT)、 Pb (Zr， Ti)O3(PZT)、 PVDF、 P(VDF-TrFE)。 0008 可选地， 所述二维材料沟道的材料包括二硫化钼、 二硫化钨、 二硒化钨、 碳纳米管 阵列、 碳纳米管网络、 黑磷。 0009 可选地， 所述常规栅介质层的材料包括氧化铪、 氧化铝、 氧化钇、 氧化锆、 氧化钛、 氧化硅或组合中的任意一种。 0010 可。

12、选地， 所述绝缘衬底的材料包括石英、 蓝宝石、 高阻硅、 氧化硅外延片。 0011 本公开另一方面还提供了一种制备方法， 应用于制备如第一方面所述的具有铁电 背栅的二维材料双栅场效应器件， 包括： 在绝缘衬底上生成背部栅电极； 在所述背部栅电极 上， 以及， 所述绝缘衬底未被所述背部栅电极覆盖的表面上， 生长所述铁电介质层； 在所述 铁电介质层上方形成二维材料沟道； 在所述二维材料沟道的两端分别生成源电极、 漏电极； 在所述二维材料沟道上生长所述顶部常规栅介质层； 在顶部常规栅介质层上淀积顶部栅金 属， 形成顶部栅电极。 说明书 1/5 页 4 CN 112038406 A 4 0012 可选。

13、地， 所述在所述背部栅电极上， 以及， 所述绝缘衬底未被所述背部栅电极覆盖 的表面上， 生长所述铁电介质层， 还包括： 通过退火激活所述铁电介质层的铁电性能。 0013 本发明提供了一种具于铁电介质的二维材料双栅器件， 利用二维材料易于外延、 栅控灵敏度高和等比缩减潜力高等优点， 实现双栅逻辑器件结构， 同时， 使用具有非易失特 性的铁电介质来作为背栅介质层， 使得该双栅器件可以通过背栅电极来实现记忆功能。 该 器件结构可以实现将存储和计算集成在一个晶体管， 除了能实现存储计算功能之外， 还可 以用于类脑计算电路之中， 具有功耗低、 占用面积小、 可推广性强等优点。 附图说明 0014 为了更。

14、完整地理解本公开及其优势， 现在将参考结合附图的以下描述， 其中： 0015 图1为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体 器件的结构示意图； 0016 图2为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体 器件的背部栅电极的制备示意图； 0017 图3为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体 器件的铁电介质层的制备示意图； 0018 图4为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体 器件的二维材料沟道的制备示意图； 0019 图5为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体 器件。

15、的漏电极、 源电极的制备示意图； 0020 图6为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体 器件的顶部常规栅介质层的制备示意图； 0021 图7为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体 器件的顶部栅电极的制备示意图； 0022 图8为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体 器件的漏电极、 源电极上的接触孔的制备示意图； 0023 图9为根据本公开一实施例提供的一种的具有铁电介质的二维材料双栅存算一体 器件的转移特性曲线示意图。 具体实施方式 0024 以下， 将参照附图来描述本公开的实施例。 但是应该理解， 这些描述只。

16、是示例性 的， 而并非要限制本公开的范围。 在下面的详细描述中， 为便于解释， 阐述了许多具体的细 节以提供对本公开实施例的全面理解。 然而， 明显地， 一个或多个实施例在没有这些具体细 节的情况下也可以被实施。 此外， 在以下说明中， 省略了对公知结构和技术的描述， 以避免 不必要地混淆本公开的概念。 0025 在此使用的术语仅仅是为了描述具体实施例， 而并非意在限制本公开。 在此使用 的术语 “包括” 、“包含” 等表明了所述特征、 步骤、 操作和/或部件的存在， 但是并不排除存在 或添加一个或多个其他特征、 步骤、 操作或部件。 0026 在此使用的所有术语(包括技术和科学术语)具有本领。

17、域技术人员通常所理解的 说明书 2/5 页 5 CN 112038406 A 5 含义， 除非另外定义。 应注意， 这里使用的术语应解释为具有与本说明书的上下文相一致的 含义， 而不应以理想化或过于刻板的方式来解释。 0027 图1为根据本公开一实施例的具有铁电介质的二维材料双栅存算一体器件的结构 示意图。 0028 如图1所示， 本公开提供的一种具有铁电背栅的二维材料双栅场效应器件， 包括： 绝缘衬底100， 背部栅电极200， 铁电介质层300， 二维材料沟道400， 漏电极501， 源电极502， 顶部常规栅介质层600， 顶部栅电极700。 上述各结构的具体组成方式描述如下。 0029。

18、 背部栅电极200， 形成于绝缘衬底100上。 0030 铁电介质层300， 形成于背部栅电极200上， 以及， 绝缘衬底100未被背部栅电极200 覆盖的表面上。 0031 二维材料沟道400， 形成于铁电介质层300上。 0032 漏电极501， 形成于铁电介质层300上， 并且位于二维材料沟道400的一侧。 0033 源电极502， 形成于铁电介质层300上， 并且位于二维材料沟道400的另一侧。 0034 顶部常规栅介质层600， 形成于二维材料沟道400以及漏电极501、 源电极502的表 面上。 0035 顶部栅电极700， 形成于顶部常规栅介质层600上。 0036 其中， 漏电。

19、极501、 源电极502均与二维材料沟道400形成欧姆接触。 0037 顶部常规栅介质层600与漏电极501、 源电极502的顶部对应的位置分别设有一接 触孔。 0038 可选地， 绝缘衬底100的材料包括但不局限于以下任意一种材料： 石英、 蓝宝石、 高 阻硅、 氧化硅外延片。 0039 可选地， 背部栅电极200的材料包括氮化钛、 钨、 金。 0040 可选地， 铁电介质层300的材料包括氧化铪、 掺杂氧化铪、 SrBi2Ta2O9(SBT)、 Pb (Zr， Ti)O3(PZT)、 PVDF、 P(VDF-TrFE)。 0041 铁电介质膜具有非易失的自发极化特性， 且极化方向能够受背部。

20、栅电极所加电压 调整。 0042 可选地， 二维材料沟道400的材料包括二硫化钼、 二硫化钨、 二硒化钨、 碳纳米管阵 列、 碳纳米管网络、 黑磷。 0043 可选地， 常规栅介质层的材料包括氧化铪、 氧化铝、 氧化钇、 氧化锆、 氧化钛、 氧化 硅或组合中的任意一种。 0044 可选地， 绝缘衬底的材料包括石英、 蓝宝石、 高阻硅、 氧化硅外延片。 0045 需要说明的是， 铁电介质层300与顶部常规栅介质层600可以交换位置， 形成背部 维常规栅介质层、 顶部为铁电介质层300的结构。 0046 进一步的， 顶部常规栅介质层600的材料可以由铁电介质代替， 形成顶部和背部都 具有铁电介质的。

21、二维材料双栅器件结构。 0047 图9为本公开一实施例的具有铁电介质的二维材料双栅存算一体器件的转移特性 曲线。 0048 如图9所示， 当在本公开提供的具有铁电介质的二维材料双栅存算一体器件的背 部栅电极200上施加变化的电压(VBG)、 将顶部栅电极700接地时， 可得到该器件的背栅转移 说明书 3/5 页 6 CN 112038406 A 6 特性曲线。 图中的两组曲线分别表示了该具有铁电介质的二维材料双栅存算一体器件在 0.1V了漏断电压和1V漏断电压下器件的特性曲线， 该器件具有典型n性半导体场效应晶体 管的转移特性， 且正向和负向扫描得到的曲线基本重合。 当在本公开提供的具有铁电介。

22、质 的二维材料双栅存算一体器件的顶部栅电极700上施加变化的电压(VTG)、 将背部栅电极200 接地时， 可得到该器件的顶栅转移特性曲线。 器件的转移特性曲线出现了1V左右的窗口， 且 回滞方向为逆时针。 图9的曲线图说明了该器件的电流受到电压调控， 且具有存储特性。 0049 本公开提供的一种具有铁电介质的二维材料双栅器件结构， 利用二维材料易于外 延、 栅控灵敏度高和等比缩减潜力高等优点， 实现双栅逻辑器件结构， 同时， 使用具有非易 失特性的铁电介质来作为背栅介质层， 使得该双栅器件可以通过背栅电极来实现记忆功 能。 该器件结构可以实现将存储和计算集成在一个晶体管内， 使晶体管除了能实。

23、现存储计 算功能之外， 还可以用于类脑计算电路之中， 具有功耗低、 占用面积小、 可推广性强的优点。 0050 本公开另一方面提供了具有铁电介质的二维材料双栅存算一体器件的制备方法， 如图28所示， 图2-图8为根据本公开一实施例的具有铁电介质的二维材料双栅存算一体 器件的制备工艺流程图。 具体的， 该制备方法包括步骤S1S6。 0051 S1， 在绝缘衬底100上生成背部栅电极200。 0052 如图2所示， 背部栅电极200生长在绝缘衬底100上， 背部栅电极200位于绝缘衬底 100表面的中间部位。 0053 可选的， 可通过在绝缘衬底100上进行光刻-金属淀积-剥离等技术手段生成背部 。

24、栅电极200， 或者， 可通过在绝缘衬底100上进行金属淀积-光刻-刻蚀等技术手段生成背部 栅电极200。 0054 可选地， 绝缘衬底100的材料包括石英、 蓝宝石、 高阻硅、 氧化硅外延片。 0055 可选地， 背部栅电极200的材料包括氮化钛、 钨、 金。 0056 S2， 在背部栅电极200上， 以及， 绝缘衬底100未被背部栅电极200覆盖的表面上， 生 长铁电介质层300。 0057 如图3所示， 铁电介质层300生长在在背部栅电极200上， 以及， 绝缘衬底100未被背 部栅电极200覆盖的表面上。 0058 可选地， 铁电介质层300的材料包括氧化铪、 掺杂氧化铪、 SrBi2。

25、Ta2O9(SBT)、 Pb (Zr， Ti)O3(PZT)、 PVDF、 P(VDF-TrFE)。 0059 可选地， 可通过原子层沉积的方式， 在背部栅电极200上， 以及， 绝缘衬底100未被 背部栅电极200覆盖的表面上生长铁电介质层300， 例如， 在背部栅电极200上和绝缘衬底 100的表面上生长掺杂锆的氧化铪铁电介质， 厚度为10-15nm。 0060 在铁电介质层300生长完毕后， 通过退火激活铁电介质层300的铁电性能。 铁电介 质膜具有非易失的自发极化特性， 且极化方向能够受背部栅电极200所加电压调整。 0061 S3， 在铁电介质层300上方形成二维材料沟道400。 0。

26、062 如图4所示， 二维材料沟道400生长在铁电介质层300上方， 且二维材料沟道400位 于铁电介质层300表面的中间位置。 0063 可选地， 二维材料沟道400的材料包括二硫化钼、 二硫化钨、 二硒化钨、 碳纳米管阵 列、 碳纳米管网络或黑磷等。 0064 以二维材料沟道400的材料为二硫化钼为例， 在本公开实施例中， 可在S2形成的铁 说明书 4/5 页 7 CN 112038406 A 7 电介质层300上通过转移的方式外延单层二硫化钼， 并通过刻蚀形成二硫化钼台面。 0065 S4， 在二维材料沟道400的两端分别生成源电极502、 漏电极501。 0066 如图5所示， 源电极。

27、502、 漏电极501的高度高于二维材料沟道400， 且均与二维材料 沟道400形成欧姆接触。 源电极502、 漏电极501可通过光刻和金属淀积在二硫化钼台面的两 端形成， 为钛、 金材质。 0067 S5， 在二维材料沟道400以及漏电极501、 源电极502的表面上生长顶部常规栅介质 层600。 0068 如图6所示， 顶部常规栅介质层600通过原子层沉积技术均匀覆盖在二维材料沟道 400以及漏电极501、 源电极502的表面上， 形成倒 “弓” 字形。 0069 可选地顶部常规栅介质层600的材料包括氧化铪、 氧化铝、 氧化钇、 氧化锆、 氧化 钛、 氧化硅或组合中的任意一种。 0070。

28、 S6， 在顶部常规栅介质层600上淀积顶部栅金属， 形成顶部栅电极700。 0071 如图7所示， 顶部栅电极700生长在顶部常规栅介质层600上与二维材料沟道400对 应的位置上。 0072 此外， 参考图8， 在经过S6生成的具有铁电背栅的二维材料双栅场效应器件半成品 的基础上， 在顶部常规栅介质层600与漏电极501、 源电极502的顶部对应的位置分别刻蚀出 一接触孔， 得到具有铁电背栅的二维材料双栅场效应器件成品。 0073 实施例一 0074 本公开实施例提供了一种具有铁电介质的二维材料双栅器件结构， 参阅图1， 主要 包括： 绝缘衬底100， 背部栅电极200， 铁电介质层300。

29、， 二维材料沟道400， 漏电极501， 源电极 502， 顶部常规栅介质层600， 顶部栅电极700。 其中， 绝缘衬底100为硅基氧化硅外延片， 背部 栅电极200材质为金属钨， 铁电介质层300的材质为掺杂锆的氧化铪铁电介质， 掺杂比例1 1， 二维材料沟道400材质为二硫化钼， 漏电极501、 源电极502均为钛、 金材质， 顶部常规栅介 质层600的材质为氧化铝， 顶部栅电极700为钛、 金材质。 0075 具体的， 背部栅电极200位于绝缘衬底100之上； 铁电介质层300覆盖于背部栅电极 200与未被背部栅电极200覆盖的绝缘衬底100之上； 二维材料沟道400形成于铁电介质层 。

30、300之上； 漏电极501和源电极502形成于二硫化钼沟道400两端， 其中， 漏电极501和源电极 502均与二维材料沟道400形成欧姆接触； 顶部常规栅介质层600覆盖于二维材料沟道400之 上； 顶部栅电极700位于顶部常规栅介质层600之上。 0076 本领域技术人员可以理解， 本公开的各个实施例和/或权利要求中记载的特征可 以进行多种组合或/或结合， 即使这样的组合或结合没有明确记载于本公开中。 特别地， 在 不脱离本公开精神和教导的情况下， 本公开的各个实施例和/或权利要求中记载的特征可 以进行多种组合和/或结合。 所有这些组合和/或结合均落入本公开的范围。 0077 尽管已经参照。

31、本公开的特定示例性实施例示出并描述了本公开， 但是本领域技术 人员应该理解， 在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下， 可以对本公开进行形式和细节上的多种改变。 因此， 本公开的范围不应该限于上述实施例， 而是应该不仅由所附权利要求来进行确定， 还由所附权利要求的等同物来进行限定。 说明书 5/5 页 8 CN 112038406 A 8 图1 图2 图3 图4 说明书附图 1/3 页 9 CN 112038406 A 9 图5 图6 图7 说明书附图 2/3 页 10 CN 112038406 A 10 图8 图9 说明书附图 3/3 页 11 CN 112038406 A 11 。