中断控制装置、方法及系统.pdf

《中断控制装置、方法及系统.pdf》由会员分享，可在线阅读，更多相关《中断控制装置、方法及系统.pdf（20页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202011138016.0 (22)申请日 2020.10.22 (71)申请人 哲库科技 （北京） 有限公司 地址 100000 北京市朝阳区朝阳公园南路 10号院2号楼15层1501室 (72)发明人 刘君 (74)专利代理机构 深圳市隆天联鼎知识产权代 理有限公司 44232 代理人 刘抗美 (51)Int.Cl. G06F 9/48(2006.01) (54)发明名称 中断控制装置、 方法及系统 (57)摘要 本公开提供了一种中断控制装置、 中断控制 方法及中断控制系统。

2、， 涉及计算机技术领域。 该 中断控制装置包括： 至少一个事件处理模块， 用 于获取多个事件的事件信息， 对多个事件的事件 信息执行逻辑处理过程， 逻辑处理过程基于中断 触发条件配置出， 事件处理模块输出中间控制信 息； 其中， 中断控制装置根据至少一个事件处理 模块输出的中间控制信息， 得到中断控制信息， 并将中断控制信息发送给处理器， 中断控制信息 包含控制处理器是否执行中断响应的信息。 本公 开可以减少中断任务中的系统开销。 权利要求书2页 说明书11页 附图6页 CN 112130982 A 2020.12.25 CN 112130982 A 1.一种中断控制装置， 其特征在于， 包括。

3、： 至少一个事件处理模块， 用于获取多个事件的事件信息， 对所述多个事件的事件信息 执行逻辑处理过程， 所述逻辑处理过程基于中断触发条件配置出， 所述事件处理模块输出 中间控制信息； 其中， 所述中断控制装置根据所述至少一个事件处理模块输出的中间控制信息， 得到 中断控制信息， 并将所述中断控制信息发送给处理器， 所述中断控制信息包含控制所述处 理器是否执行中断响应的信息。 2.根据权利要求1所述的中断控制装置， 其特征在于， 在所述中断控制装置仅包括一个 事件处理模块的情况下， 所述事件处理模块输出的中间控制信息作为所述中断控制信息。 3.根据权利要求1所述的中断控制装置， 其特征在于， 在。

4、所述中断控制装置仅包括一个 事件处理模块的情况下， 所述中断控制装置还包括： 第一信息整合模块， 与所述事件处理模块连接， 用于获取一轮询信息和所述事件处理 模块输出的中间控制信息， 利用所述轮询信息和所述事件处理模块输出的中间控制信息， 生成所述中断控制信息。 4.根据权利要求2或3所述的中断控制装置， 其特征在于， 所述事件处理模块包括： 寄存器组， 用于获取所述多个事件的事件信息； 组合逻辑电路， 用于接收所述寄存器组发送的所述多个事件的事件信息， 对所述多个 事件的事件信息执行逻辑处理过程， 输出所述中间控制信息。 5.根据权利要求1所述的中断控制装置， 其特征在于， 在所述中断控制装。

5、置包括多个事 件处理模块的情况下， 所述多个事件处理模块输出多个中间控制信息； 其中， 所述中断控制 装置包括： 第二信息整合模块， 与各所述事件处理模块连接， 用于获取所述多个中间控制信息， 利 用所述多个中间控制信息生成所述中断控制信息， 并将所述中断控制信息发送给所述处理 器。 6.根据权利要求5所述的中断控制装置， 其特征在于， 所述第二信息整合模块生成所述 中断控制信息的过程被配置为执行： 接收一轮询信息， 根据所述轮询信息以及所述多个中 间控制信息， 生成所述中断控制信息。 7.根据权利要求1所述的中断控制装置， 其特征在于， 在所述中断控制装置包括多个事 件处理模块的情况下， 所。

6、述多个事件处理模块包括第一事件处理模块， 所述第一事件处理 模块包括： 第一寄存器组， 用于获取所述多个事件的事件信息中第一事件集合的事件信息； 第一组合逻辑电路， 用于接收所述第一寄存器组发送的所述第一事件集合的事件信 息， 对所述第一事件集合的事件信息执行第一逻辑处理过程， 输出第一中间控制信息。 8.根据权利要求7所述的中断控制装置， 其特征在于， 所述多个事件处理模块还包括第 二事件处理模块， 所述第二事件处理模块包括： 第二寄存器组， 用于获取所述多个事件的事件信息中第二事件集合的事件信息； 第二组合逻辑电路， 用于接收所述第二寄存器组发送的所述第二事件集合的事件信 息， 对所述第二。

7、事件集合的事件信息执行第二逻辑处理过程， 输出第二中间控制信息； 其中， 所述第一事件集合与所述第二事件集合所包含的事件不同， 以及/或者所述第一 权利要求书 1/2 页 2 CN 112130982 A 2 组合逻辑电路与所述第二组合逻辑电路的配置方式不同。 9.根据权利要求7或8所述的中断控制装置， 其特征在于， 所述多个事件处理模块还包 括： 第三事件处理模块， 用于获取一目标事件的事件信息， 并将所述目标事件的事件信息 作为第三中间控制信息。 10.根据权利要求1或5所述的中断控制装置， 其特征在于， 所述中断控制装置还包括： 事件处理模块状态寄存器， 用于存储所述事件处理模块是否触发。

8、中断条件的信息； 和/ 或 中断事件状态寄存器， 用于存储中断处理过程中事件的状态信息。 11.一种中断控制方法， 其特征在于， 包括： 通过至少一个事件处理模块获取多个事件的事件信息， 对所述多个事件的事件信息执 行逻辑处理过程， 生成至少一个中间控制信息； 其中， 所述逻辑处理过程基于中断触发条件 配置出， 所述事件处理模块输出中间控制信息； 根据所述至少一个事件处理模块输出的至少一个中间控制信息， 得到中断控制信息， 并将所述中断控制信息发送给处理器， 所述中断控制信息包含控制所述处理器是否执行中 断响应的信息。 12.一种中断控制系统， 其特征在于， 包括： 多个事件源， 用于生成多个。

9、事件的事件信息； 中断控制装置， 用于获取所述多个事件的事件信息， 对所述多个事件的事件信息执行 逻辑处理过程， 生成中断控制信息； 其中， 所述逻辑处理过程基于中断触发条件配置出； 处理器， 用于响应所述中断控制信息来实现是否执行中断响应的操作。 权利要求书 2/2 页 3 CN 112130982 A 3 中断控制装置、 方法及系统 技术领域 0001 本公开涉及计算机技术领域， 具体而言， 涉及一种中断控制装置、 中断控制方法及 中断控制系统。 背景技术 0002 计算机系统中， 可以将中断理解为， CPU(Central Processing Unit， 中央处理器) 在正常工作时， 。

10、由于预安排或随机发生的事件， 使CPU中断正在运行的程序， 而转到中断发 生所对应的事件处理中。 中断机制的引入加强了CPU对事件的处理能力。 0003 然而， 随着例如5G(5th generation mobile networks， 第五代移动通信技术)的 发展， 场景中存在的事件通常是对时间要求严格(time critical)的事件， 现有的中断处理 方式会造成系统开销大， 无法满足需求的问题。 发明内容 0004 本公开提供一种中断控制装置、 中断控制方法及中断控制系统， 进而至少在一定 程度上克服中断处理过程系统开销大的问题。 0005 根据本公开的第一方面， 提供了一种中断控制。

11、装置， 包括： 至少一个事件处理模 块， 用于获取多个事件的事件信息， 对多个事件的事件信息执行逻辑处理过程， 逻辑处理过 程基于中断触发条件配置出， 事件处理模块输出中间控制信息； 其中， 中断控制装置根据至 少一个事件处理模块输出的中间控制信息， 得到中断控制信息， 并将中断控制信息发送给 处理器， 中断控制信息包含控制处理器是否执行中断响应的信息。 0006 根据本公开的第二方面， 提供了一种中断控制方法， 包括： 通过至少一个事件处理 模块获取多个事件的事件信息， 对多个事件的事件信息执行逻辑处理过程， 生成至少一个 中间控制信息； 其中， 逻辑处理过程基于中断触发条件配置出， 事件处。

12、理模块输出中间控制 信息； 根据至少一个事件处理模块输出的至少一个中间控制信息， 得到中断控制信息， 并将 中断控制信息发送给处理器， 中断控制信息包含控制处理器是否执行中断响应的信息。 0007 根据本公开的第三方面， 提供了一种中断控制系统， 包括： 多个事件源， 用于生成 多个事件的事件信息； 中断控制装置， 用于获取多个事件的事件信息， 对多个事件的事件信 息执行逻辑处理过程， 生成中断控制信息； 其中， 逻辑处理过程基于中断触发条件配置出； 处理器， 用于响应中断控制信息来实现是否执行中断响应的操作。 0008 在本公开实施例所提供的中断控制方案中， 在事件到达处理器之前， 通过配置。

13、的 至少一个事件处理模块对事件执行逻辑处理过程， 该逻辑处理过程基于中断触发条件而配 置出， 然后， 基于逻辑处理的结果输出得到中断控制信息， 并将中断控制信息发送至处理 器， 以便处理器在接收到中断控制信息后， 可以直接根据中断控制信息确定是否要执行中 断响应。 基于本公开实施方式的中断控制方案， 在事件源与处理器之间配置中断控制装置， 来对事件信息进行逻辑处理， 并根据逻辑处理的结果确定向处理器发送的中断控制信息， 相比于一些技术， 本公开实施方式所涉处理器接收到的仅是中断控制信息， 而不会直接接 说明书 1/11 页 4 CN 112130982 A 4 收事件信息， 由此， 避免了一些。

14、不需要响应的事件使处理器发生中断的情况， 降低了系统的 开销， 进而使处理器的资源能够得到合理利用。 0009 应当理解的是， 以上的一般描述和后文的细节描述仅是示例性和解释性的， 并不 能限制本公开。 附图说明 0010 此处的附图被并入说明书中并构成本说明书的一部分， 示出了符合本公开的实施 例， 并与说明书一起用于解释本公开的原理。 显而易见地， 下面描述中的附图仅仅是本公开 的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据 这些附图获得其他的附图。 在附图中： 0011 图1示出了在5G NR通信系统中PDCCH上行授权的示意图； 0012 图2示。

15、出了在5G NR通信系统中8个载波PDCCH上行授权的示意图； 0013 图3示出了本公开示例性实施方式的中断控制系统的示意图； 0014 图4示意性示出了根据本公开示例性实施方式的中断控制装置的方框图； 0015 图5示意性示出了根据本公开另一示例性实施方式的中断控制装置的方框图； 0016 图6示出了本公开实施例的中断控制装置中事件处理模块的具体配置的示意图； 0017 图7示出了应用本公开方案的硬件轮询的示例性示意图； 0018 图8示出了本公开实施例的配置事件处理模块的流程示意图； 0019 图9示出了本公开实施例的检查事件处理模块的流程示意图； 0020 图10示意性示出了根据本公开。

16、的示例性实施方式的中断控制方法的流程图。 具体实施方式 0021 现在将参考附图更全面地描述示例实施方式。 然而， 示例实施方式能够以多种形 式实施， 且不应被理解为限于在此阐述的范例； 相反， 提供这些实施方式使得本公开将更加 全面和完整， 并将示例实施方式的构思全面地传达给本领域的技术人员。 所描述的特征、 结 构或特性可以以任何合适的方式结合在一个或更多实施方式中。 在下面的描述中， 提供许 多具体细节从而给出对本公开的实施方式的充分理解。 然而， 本领域技术人员将意识到， 可 以实践本公开的技术方案而省略所述特定细节中的一个或更多， 或者可以采用其它的方 法、 组元、 装置、 步骤等。。

17、 在其它情况下， 不详细示出或描述公知技术方案以避免喧宾夺主而 使得本公开的各方面变得模糊。 0022 此外， 附图仅为本公开的示意性图解， 并非一定是按比例绘制。 图中相同的附图标 记表示相同或类似的部分， 因而将省略对它们的重复描述。 附图中所示的一些方框图是功 能实体， 不一定必须与物理或逻辑上独立的实体相对应。 可以采用软件形式来实现这些功 能实体， 或在一个或多个硬件模块或集成电路中实现这些功能实体， 或在不同网络和/或处 理器装置和/或微控制器装置中实现这些功能实体。 0023 附图中所示的流程图仅是示例性说明， 不是必须包括所有的步骤。 例如， 有的步骤 还可以分解， 而有的步骤。

18、可以合并或部分合并， 因此实际执行的顺序有可能根据实际情况 改变。 另外， 下面所有的术语 “第一” 、“第二” 、“第三” 仅是为了区分的目的， 不应作为本公开 内容的限制。 说明书 2/11 页 5 CN 112130982 A 5 0024 通常， 对时间要求严格的系统涉及通过SOC(System On Chip， 片上系统)和RTOS (Real Time Operating System， 实时操作系统)来对众多事件进行管理的过程。 这里所说 的对时间要求严格的系统包括但不限于复杂的通信系统、 工业控制系统、 自动驾驶系统等。 本公开所述中断控制方案可以应用于这些系统中。 0025 。

19、图1示出了在5G NR无线通信系统中PDCCH(Physical Downlink Control Channel， 物理下行控制信道)上行授权(UL grant)的示意图。 在SCS(Subcarrier Spacing， 子载波间隔)等于120KHz时处理多PUSCH(Physical Uplink Share Channel， 物理上行共享 信道)调度问题。 在125us的时隙中， 存在7个中断来执行7个PDCCH上行授权解码处理。 为了 连续调度7个PUSCH， 需要在两个符号(symbol)之间的时间内处理每个PDCCH解码结果， 以满 足对时间的严格要求， 不至于使随后的PDCCH。

20、处理过程推后。 0026 随着场景的需求， PDCCH上行授权的数量将大大增加， 以支撑更多的CC(Component Carriers， 载波)用来载波聚合。 事件的增加导致中断数量大大增加， 并且中断服务的常规 处理时间以及RTOS任务的上下文切换时间也大大增加。 0027 图2示出了在5G NR通信系统中8个载波PDCCH上行授权的示意图。 在两个符号之间 的时间内， 由8个载波PDCCH上行授权(记为8PDCCH grant)事件触发的8个中断， 不能满足严 格的时间要求， 系统开销大， 处理效率低。 0028 这里所说的系统开销主要来源于两个部分， 一个部分是执行中断服务的开销， 另。

21、 一个部分是RTOS任务上下文切换时间。 表1示出了针对Cortex-A5x 800MHz处理器ThreadX RTOS的上下文切换时间和中断延迟。 0029 表1 0030 处理器上下文切换时间中断延迟 Cortex-A5x0.10us0.15us 0031 例如， 将系统开销定义为： 0032 系统开销(上下文切换时间+中断延迟)*每CC的中断数量*CC数量/时隙。 0033 以上面的例子进行说明， 系统开销(0.10+0.15)*7*8/12511.2。 0034 在一些技术中， 对时间要求严格的事件可以直接中断处理器， 然而， 例如5G等系统 的发展， 要求能够实现更多的功能并具有较低。

22、的延迟， 这些技术中事件直接中断处理器的 方式系统开销大。 0035 另外， 在轮询的场景中， 在没有出现需要中断处理的情况下， 进行的轮询操作也被 视为会使处理器产生额外的系统开销， 也就是说， 处理器也会消耗系统资源来检查是否存 在中断事件发生。 0036 在本公开的一些技术中， 为了减少由于中断数量的增加而造成的系统开销， 可以 利用RTOS的特定操作来定期检查事件是否发生， 这种方式可以被称为软件轮询(software polling)。 0037 可以理解的是， 在软件轮询的方法中， 为了周期性地执行轮询任务， 需要RTOS系统 时钟频率大于轮询操作的时钟频率。 然而， 由于轮询周期。

23、受限于5G NR中两个符号之间 17.6us的时间， 在这种情况下， 控制RTOS系统时钟需要耗费巨大的成本。 0038 鉴于此， 本公开提供了一种新的结合硬件实现的中断控制方案。 本公开所述的中 断控制方案可以由例如服务器来实现， 也可以由例如手机、 车载终端等终端设备实现， 应用 说明书 3/11 页 6 CN 112130982 A 6 场景的不同， 实现本公开中断控制方案的设备可能存在差别， 本公开对此不做限制。 0039 图3示出了本公开示例性实施方式的中断控制系统的示意图。 参考图3， 本公开示 例性实施方式的中断控制系统可以包括多个事件源(如事件源311、 312、 313等)、。

24、 中断控制 装置32和处理器33。 0040 本公开对事件源的类型不做限制， 也就是说， 对事件源所针对的事件不做限制， 如 上所述， 事件源针对的事件可以是对时间要求严格的事件。 另外， 中断控制系统中事件源的 数量也不受限制。 0041 在本公开的示例性实施方式中， 事件源可以是发出事件信息的设备， 每个事件源 可以生成并发送与该事件源对应的事件信息。 本公开所述的事件信息通常指代的是高低电 平， 如， 事件发生了， 事件信息为高电平， 事件未发生， 事件信息为低电平。 然而， 在一些实施 例中， 事件信息中也可以包含生成其的事件源的标识信息， 由此， 可以通过事件信息确定出 事件源。 0。

25、042 事件源311、 312、 313可以分别生成事件信息。 也就是说， 多个事件源可以对应生成 多个事件的事件信息。 0043 中断控制装置32可以与多个事件源中的每一个事件源进行通信连接， 用于获取多 个事件的事件信息， 并对多个事件的事件信息执行逻辑处理过程， 生成中断控制信息， 并将 该中断控制信息发送给处理器33。 其中， 逻辑处理过程可以基于中断触发条件配置出， 本公 开对处理过程中的组合逻辑方式不做限制。 0044 处理器33可以响应该中断控制信息来实现是否执行中断响应的操作。 也就是说， 处理器33可以根据中断控制信息的不同， 执行中断响应或不进行中断响应。 0045 基于本。

26、公开的中断控制系统， 一方面， 避免了一些不需要响应的事件使处理器发 生中断的情况， 降低了系统的开销， 进而使处理器的资源能够得到合理利用； 另一方面， 可 以联想到的是， 针对一些例如轮询的场景， 采用本公开的方案， 无需在没有事件出现的情况 下进行轮询中断操作， 进一步节约了系统资源。 0046 下面将本公开示例性实施方式的中断控制装置进行描述。 0047 本公开示例性实施方式的中断控制装置可以包括至少一个事件处理模块， 用于获 取多个事件的事件信息， 对所述多个事件的事件信息执行逻辑处理过程， 该逻辑处理过程 基于中断触发条件配置出。 经逻辑处理过程后， 事件处理模块输出中间控制信息。。

27、 0048 可以理解的是， 事件处理模块与中间控制信息存在一一对应的关系， 也就是说， 一 个事件处理模块仅输出一个中间控制信息。 0049 至少一个事件处理模块可以输出至少一个中间控制信息， 事件处理模块与中间控 制信息的数量相等。 在这种情况下， 中断控制装置可以根据至少一个事件处理模块输出的 中间控制信息， 得到中断控制信息， 并将该中断控制信息发送给处理器。 其中， 中断控制信 息包含控制处理器是否执行中断响应的信息。 0050 针对中断控制装置仅包括一个事件处理模块的情况： 0051 图4示意性示出了这种情况下中断控制装置的方框图。 参考图4， 中断控制装置4可 以包括事件处理模块4。

28、1。 0052 根据本公开的一些实施例， 可以将事件处理模块41输出的中间控制信息作为中断 控制信息。 说明书 4/11 页 7 CN 112130982 A 7 0053 根据本公开的另一些实施例， 针对轮询的场景， 中断控制装置4除包括事件处理模 块41外， 还可以包括第一信息整合模块。 0054 第一信息整合模块可以与事件处理模块41连接， 除用于获取事件处理模块41输出 的中间控制信息外， 还可以获取一轮询信息， 并利用该轮询信息和事件处理模块41输出的 中间控制信息， 生成中断控制信息。 0055 就事件处理模块41的内部组成而言， 可以包括寄存器组和组合逻辑电路。 0056 寄存器。

29、组用于获取多个事件的事件信息， 且寄存器组中各寄存器获取不同事件的 事件信息， 也就是说， 一个寄存器获取一个事件的事件信息。 本公开对寄存器组包含寄存器 的数量不做限制， 通常与事件的数量一致。 另外， 应当理解的是， 还可以通过寄存器不同的 位来存储不同事件的事件信息。 此外， 本公开所述的寄存器组中可以仅有一个寄存器或有 多个寄存器。 0057 针对寄存器组中的寄存器， 在本公开的一些实施例中， 可以对寄存器进行配置， 配 置的结果是确定出寄存器的输出端连接于组合逻辑电路中的哪个逻辑单元。 可以理解的 是， 对于硬件电路而言， 一经配置， 寄存器输出到哪个逻辑单元的状态即可固定。 005。

30、8 在本公开另一些实施例中， 寄存器中还存储有输出配置信息， 该输出配置信息用 于指示该寄存器的数据被输出至组合逻辑电路中哪个逻辑单元。 可以理解的是， 输出配置 信息与组合逻辑电路中逻辑单元存在映射关系， 该映射关系可以预先配置出， 由此， 在确定 出输出配置信息的情况下， 可以直接借助于该映射关系确定出该寄存器的数据被输出至哪 个逻辑单元。 0059 在本公开的又一些实施例中， 事件处理模块41的内部还可以包括寄存器输出控制 电路， 该寄存器输出控制电路用于控制寄存器组中的寄存器输出至组合逻辑电路中哪个逻 辑单元。 例如， 寄存器输出控制电路可以连接于寄存器组与组合逻辑电路之间， 可以包括。

31、一 个或多个开关器件， 通过控制开关器件的开关状态， 来控制寄存器组中各寄存器的输出状 态。 0060 下面对本公开实施方式的包括上述寄存器组在内的所有寄存器的配置进行示例 性说明。 0061 名称为 “中断配置” 、 基地址为0 x000的寄存器， 该寄存器被描述为全局中断使能配 置， 宽度为32， 针对最低位Bit0： 0b0表示disable(使无效)全局输出中断， 0b1表示enable (使能)全局输出中断。 0062 名称为 “事件处理模块状态” 、 基地址为0 x004的寄存器， 该寄存器被描述为寄存器 中的位返回全局中断状态， 是否触发中断条件。 宽度为32， 每一位表示为Bi。

32、tn， n0:31， 共32位。 其中， 针对n， 如果为0(即0b0)， 则表示第n个事件处理模块deassert(无效)， 如果为 1(即0b1)， 则表示第n个事件处理模块assert(有效)。 0063 名称为 “中断事件状态” 、 基地址为0 x008-0 x088的寄存器， 该寄存器被描述为寄存 器中的位返回事件的实际状态， 宽度为32， 每一位表示为Bitn， n0:31， 共32位。 其中， 针 对n， 0b0表示第n个事件deassert， 0b1表示第n个事件assert。 0064 其中， 基地址为0 x008-0 x088， 十六进制转换为十进制后(80转换为128)，。

33、 共128个 字节， 每个寄存器宽度为4个字节， 得到32个寄存器。 0065 名称为 “事件 or 配置” 、 基地址为0 x08C-0 x10C的寄存器， 该寄存器被描述为寄存 说明书 5/11 页 8 CN 112130982 A 8 器中的位是否要进行或操作。 宽度为32， 每一位表示为Bitn， n0:31， 共32位。 其中， 针对 n， 0b0表示第n个事件不进行或操作， 可被清除， 0b1表示第n个事件要进行或操作。 0066 名称为 “事件 and 配置” 、 基地址为0 x110-0 x190的寄存器， 该寄存器被描述为寄 存器中的位是否要进行与操作。 宽度为32， 每一位。

34、表示为Bitn， n0:31， 共32位。 其中， 针 对n， 0b0表示第n个事件不进行与操作， 可被清除， 0b1表示第n个事件要进行与操作。 0067 此外， 寄存器还可以包括与 “非” 逻辑、“或非” 逻辑、“同或” 逻辑、“异或” 逻辑操作 相关的寄存器， 本公开对此不做限制。 并且， 容易看出， 上面的具体配置方式也仅是示例性 的。 0068 针对事件处理模块41包含的组合逻辑电路， 用于接收寄存器组发送的多个事件的 事件信息， 对多个事件的时间信息执行逻辑处理过程， 输出中间控制信息。 0069 该组合逻辑电路可以包括各种基于中断触发条件而配置出的电路元件， 例如， 与 门、 或。

35、门、 与非门、 异或门、 同或门等。 此外， 该组合逻辑电路还可以包括一个或多个锁存器， 以确保各电路元件工作正确。 0070 针对中断控制装置包括多个事件处理模块的情况： 0071 图5示意性示出了这种情况下中断控制装置的方框图。 参考图5， 中断控制装置5可 以包括多个事件处理模块511、 512、 513和信息整合模块52。 0072 一方面， 图5仅是示例性描述， 在这些实施例中， 不对事件处理模块的数量进行限 制； 另一方面， 为了区别于上面仅包括一个事件处理模块的描述， 这里， 可以将信息整合模 块52描述为第二信息整合模块。 0073 可以理解的是， 多个事件处理模块中各事件处理。

36、模块可以并行配置， 也就是说， 各 事件处理模块的工作过程互不干扰。 可以同时执行处理过程， 生成各自对应的中间控制信 息。 然而， 可以理解的是， 本公开另一些实施例中， 一个事件处理模块的输出还可以作为另 一个或多个事件处理模块的输入， 本公开对此不做限制。 0074 另外， 多个事件处理模块输出多个中间控制信息。 在这种情况下， 第二信息整合模 块用于获取所述多个中间控制信息， 利用所述多个中间控制信息生成中断控制信息， 并将 中断控制信息发送给处理器。 0075 针对轮询的场景， 第二信息整合模块还可以接收轮询信息， 根据轮询信息以及多 个中间控制信息， 生成中断控制信息。 0076 。

37、就多个事件处理模块而言， 这多个事件处理模块可以包括第一事件处理模块。 第 一事件处理模块包括第一寄存器组和第一组合逻辑电路。 0077 具体的， 第一寄存器组用于获取多个事件的事件信息中第一事件集合的事件信 息， 该第一事件集合中包含的事件是所述多个事件中的部分或全部。 0078 第一组合逻辑电路用于接收第一寄存器组发送的第一事件集合的事件信息， 对第 一事件集合的事件信息执行第一逻辑处理过程， 输出与该第一事件处理模块对应的第一中 间控制信息。 0079 在一些实施例中， 第一逻辑处理过程可以是中断触发条件的多个约束之一。 应当 理解的是， 在例如5G的系统中， 存在许多对时间要求严格的事。

38、件， 当这些事件中一些事件满 足一逻辑条件时， 处理器需要执行中断响应， 当另一些事件满足另一逻辑条件时， 处理器也 需要执行中断响应。 另外， 不同逻辑条件下的事件可能有重叠， 即同一事件可能出现在不同 说明书 6/11 页 9 CN 112130982 A 9 的逻辑条件中。 此处所述的第一逻辑处理过程即是基于一种逻辑条件而配置出的处理过 程。 0080 另外， 多个事件处理模块还可以包括第二事件处理模块。 第二事件处理模块包括 第二寄存器组和第二组合逻辑电路。 0081 具体的， 第二寄存器组用于获取多个事件的事件信息中第二事件集合的事件信 息， 该第二事件集合中包含的事件是所述多个事件。

39、中的部分或全部。 0082 另外， 应当理解的是， 还可以通过寄存器不同的位来存储不同事件的事件信息。 此 外， 本公开所述的第一寄存器组或第二寄存器组中可以仅有一个寄存器或有多个寄存器。 0083 第二组合逻辑电路用于接收第二寄存器组发送的第二事件集合的事件信息， 对第 二事件集合的事件信息执行第二逻辑处理过程， 输出与该第二事件处理模块对应的第二中 间控制信息。 其中， 第二逻辑处理过程可以是中断触发条件的一部分约束。 0084 应当注意的是， 第一事件处理模块与第二事件处理模块在中断控制过程的约束上 存在差别。 该差别可以体现在上述第一事件集合与第二事件集合所包含的事件不同， 以及/ 或。

40、者第一组合逻辑电路与第二组合逻辑电路的配置方式不同。 0085 也就是说， 多个事件处理模块中各事件处理模块所涉事件集合可以有交集， 也可 以被配置为事件均不同。 另外， 各事件处理模块的逻辑处理也可以存在相似或不同的情况， 这均是由场景需求而确定出的中断触发条件而限定出的， 本公开对此不做限制。 0086 根据本公开的一些实施例， 多个事件处理模块还可以包括第三事件处理模块。 0087 该第三事件处理模块可以用于获取一个目标事件的事件信息， 并将该目标事件的 事件信息作为第三事件处理模块输出的第三中间控制信息。 目标事件可以是对中断与否起 着重要作用的事件， 在这种情况下， 可以将其直接作为。

41、中间控制信息。 0088 在这种情况下， 第三事件处理模块中可以不存在组合逻辑电路。 也就是说， 本公开 示例性实施方式的方案并不要求所有事件处理模块均执行组合逻辑处理过程。 0089 应当理解的是， 在中断控制装置既包括第一事件处理模块又包括第二事件处理模 块的情况下， 上面提及的多个事件处理模块至少可以被划分为两部分， 一部分为第一事件 处理模块， 另一部分为第二事件处理模块。 0090 在中断控制装置既包括第二事件处理模块又包括第三事件处理模块的情况下， 上 面提及的多个事件处理模块至少可以被划分为两部分， 一部分为第二事件处理模块， 另一 部分为第三事件处理模块。 0091 在中断控制。

42、装置既包括第一事件处理模块又包括第三事件处理模块的情况下， 上 面提及的多个事件处理模块至少可以被划分为两部分， 一部分为第一事件处理模块， 另一 部分为第三事件处理模块。 0092 在中断控制装置包括第一事件处理模块、 第二事件处理模块和第三事件处理模块 的情况下， 上面提及的多个事件处理模块至少可以被划分为三部分， 一部分为第一事件处 理模块， 另一部分为第二事件处理模块， 又一部分为第三事件处理模块。 0093 另外， 在中断控制装置包括多个事件处理模块的情况下， 所有事件处理模块还都 可以配置为第一事件处理模块的形式， 或者都可以配置为第二事件处理模块的形式， 或者 可以配置为第一事件。

43、处理模块、 第二事件处理模块、 第三事件处理模块任意组合的形式， 本 公开示例性实施方式对此不做限制。 说明书 7/11 页 10 CN 112130982 A 10 0094 图6示出了本公开实施例的中断控制装置中事件处理模块的具体配置的示意图。 0095 寄存器组中存储有各事件的事件信息， 具体的， 该事件信息为高低电平信号。 寄存 器组可以连接于或门及与门， 例如， 通过寄存器组各寄存器自身编写的逻辑(即， 上面提及 的输出配置信息)， 控制哪些寄存器存储的数据输入或门， 哪些寄存器存储的数据输入与 门。 0096 参考图6， 针对事件处理模块#0， 一方面， 包括事件#1、 事件#29。

44、和事件#31在内的多 个事件信息输入或门， 或门输出的信号输入一锁存器。 另一方面， 包括事件#0和事件#30在 内的多个事件信息输入与门。 0097 在这种情况下， 与门与该锁存器的输出输入到另一个与门， 再经历另一个锁存器， 输出信息。 该输出的信息为事件处理模块#0输出的中间控制信息。 0098 需说明的是， 图6所示仅为事件处理模块内部的一种示例。 根据场景或中断条件的 不同， 可以灵活配置和设计事件处理模块内部的组合逻辑。 也就是说， 事件处理模块内实现 组合逻辑的与门、 非门、 锁存器等的连接组合形式可根据需求进行设计。 事件处理模块输出 的中间控制信息是， 事件#0-#31中的全。

45、部或部分经由逻辑处理而得到的信息。 0099 事件处理模块#1至事件处理模块#31中一个或多个事件处理模块也可以执行类似 于事件处理模块#0的组合逻辑处理过程， 通常， 各事件处理模块中组合逻辑处理过程不同 以及/或者各事件处理模块针对的事件信息不同。 由此， 共计输出32个中间控制信息， 这32 个中间控制信息可以输入信息整合模块， 以生成并发送中断控制信息。 在图6所示的实例 中， 该信息整合模块可以被配置为与门。 可以理解的是， 在这种情况下， 32个事件处理模块 输出的中间控制信息均满足要求时， 才会使处理器对中断进行响应。 0100 在轮询的场景中， 作为信息整合模块的与门的一个输入。

46、还可以包括周期性的轮询 信号。 在这种情况下， 仅轮询信号触发且事件满足中断触发条件时， 才会使处理器对中断进 行响应。 0101 虽然图6以32个事件处理模块且32个寄存器为例进行说明， 然而， 应当理解的是， 这些仅是示例性的说明， 事件处理模块的数量、 寄存器的数量及配置方式、 以及事件处理模 块的组合逻辑电路配置均可以基于场景而确定出， 本公开对此不做限制。 0102 针对轮询的场景， 在一些技术中， 当周期性轮询事件发生时， 也就是周期性轮询信 号到来时， 处理器均执行轮询中断操作， 系统开销大。 0103 图7示出了应用本公开方案的硬件轮询的示例性示意图。 0104 参考图7， 针。

47、对对时间要求严格的事件， 图中以箭头高度的不同示出了四种事件， 包括事件#0， 事件#4， 事件#8和事件#31。 这些事件信息可以存储于事件处理模块#0的与基 地址0 x008对应的寄存器中。 另外， 应当理解的是， 虽然未示出， 但对于基地址而言， 可以结 合偏移地址来确定寄存器的实际地址。 0105 以图7中最后一个轮询输出为例， 通过查询基地址为0 x000表征 “中断配置” 的寄存 器可知， 存在全局输出中断。 再通过查询基地址为0 x004表征 “事件处理模块状态” 的寄存器 可知， 中断触发的来源是事件处理模块#0。 接下来， 查询基地址为0 x008表征 “中断事件状 态” 的。

48、寄存器， 即查询到对应的值为 “0 x80000001” ， 可以确定出是由事件#0和事件#31触发 的中断， 其中，“8000” 对应事件#31，“0001” 对应事件#0。 0106 虽然图中未示出， 但本领域技术人员可以通过上面的描述， 确定出其余两次中断 说明书 8/11 页 11 CN 112130982 A 11 的情况。 0107 例如， 以图7中第一个轮询输出为例， 通过查询基地址为0 x000表征 “中断配置” 的 寄存器可知， 存在全局输出中断。 再通过查询基地址为0 x004表征 “事件处理模块状态” 的寄 存器可知， 中断触发的来源是事件处理模块#0。 接下来， 查询基。

49、地址为0 x008表征 “中断事件 状态” 的寄存器， 即可以查询到对应的值为 “0 x80000110” ， 是由事件#4、 事件#8和事件#31触 发的中断， 其中，“8000” 对应事件#31，“0110” 对应事件#4和事件#8。 0108 以图7中第二个轮询输出为例， 通过查询基地址为0 x000表征 “中断配置” 的寄存器 可知， 存在全局输出中断。 再通过查询基地址为0 x004表征 “事件处理模块状态” 的寄存器可 知， 中断触发的来源是事件处理模块#0。 接下来， 查询基地址为0 x008表征 “中断事件状态” 的寄存器， 即可以查询到对应的值为 “0 x80000111” 。

50、， 是由事件#0、 事件#4、 事件#8和事件#31 触发的中断， 其中，“8000” 对应事件#31，“0111” 对应事件#0、 事件#4和事件#8。 0109 通过图7的示例可以看出， 基于本公开实施方式的配置， 便于开发人员查询到中断 的事件来源。 0110 最终就触发中断操作的输出而言， 仅在周期性轮询事件发生且有对时间要求严格 的事件发生时， 才会触发中断操作。 可见， 利用本公开方案， 可以将处理器实际响应中断的 次数从8个减少到3个。 由此， 可以节约系统资源。 0111 如上所述， 针对事件处理模块， 可以包括寄存器组。 除与各逻辑运算相关的寄存器 外， 本公开所述中断控制装。