初始阵列基板及其制作方法、检测方法.pdf

《初始阵列基板及其制作方法、检测方法.pdf》由会员分享，可在线阅读，更多相关《初始阵列基板及其制作方法、检测方法.pdf（20页完成版）》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 202010873460.0 (22)申请日 2020.08.26 (71)申请人 京东方科技集团股份有限公司 地址 100015 北京市朝阳区酒仙桥路10号 申请人 绵阳京东方光电科技有限公司 (72)发明人 刘文慧闫娟李保生吴军 李凯鑫 (74)专利代理机构 北京天昊联合知识产权代理 有限公司 11112 代理人 姜春咸冯建基 (51)Int.Cl. H01L 21/77(2017.01) H01L 27/12(2006.01) H01L 21/66(2006.01) H01。

2、L 23/544(2006.01) (54)发明名称 初始阵列基板及其制作方法、 检测方法 (57)摘要 本公开实施例提供一种初始阵列基板的制 作方法， 包括： 提供初始基板， 所述初始基板包括 显示区、 开孔区、 隔离区和检测区， 检测区位于显 示区的外围， 隔离区围绕开孔区设置； 在隔离区 形成隔离柱过渡图形层， 隔离柱过渡图形层包括 至少一个过渡隔离柱； 在检测区形成测试导电 层， 测试导电层包括第一测试导电图形和第二测 试导电图形， 第一测试导电图形的形状与第二测 试导电图形的形状相同； 形成绝缘遮挡层， 绝缘 遮挡层覆盖第二测试导电图形； 对形成有绝缘遮 挡层的初始基板进行刻蚀， 以。

3、使得过渡隔离柱被 刻蚀形成为隔离柱， 隔离柱中部的横截面积小于 隔离柱顶部和底部的横截面积。 本公开实施例还 提供一种初始阵列基板、 一种初始阵列基板的检 测方法。 权利要求书2页 说明书11页 附图6页 CN 111968946 A 2020.11.20 CN 111968946 A 1.一种初始阵列基板的制作方法， 其特征在于， 所述制作方法包括： 提供初始基板， 所述初始基板包括显示区、 开孔区、 隔离区和检测区， 所述检测区位于 所述显示区的外围， 所述隔离区围绕所述开孔区设置； 在所述隔离区形成隔离柱过渡图形层， 所述隔离柱过渡图形层包括至少一个过渡隔离 柱， 每一个所述过渡隔离柱围。

4、绕所述开孔区一周设置； 在所述检测区形成测试导电层， 所述测试导电层包括第一测试导电图形和第二测试导 电图形， 所述第一测试导电图形的形状与所述第二测试导电图形的形状相同； 形成绝缘遮挡层， 所述绝缘遮挡层覆盖所述第二测试导电图形； 对形成有所述绝缘遮挡层的初始基板进行刻蚀， 以使得所述过渡隔离柱被刻蚀形成为 隔离柱， 所述隔离柱中部的横截面积小于所述隔离柱顶部的横截面积， 也小于所述隔离柱 底部的横截面积。 2.根据权利要求1所述的制作方法， 其特征在于， 所述第一测试导电图形包括多个主体 部和多个连接部， 多个主体部排列为多行多列， 每行中的多个所述主体部间隔设置， 不同行 的主体部电连接。

5、； 所述主体部包括相对设置的两个纵向导电条和在所述纵向导电条的一端连接两个纵 向导电条的横向导电条， 所述连接部连接在相邻两个主体部之间， 且将两个主体部的纵向导电条电连接。 3.根据权利要求2所述的制作方法， 其特征在于， 所述测试导电层还包括第一接触图形 和第二接触图形， 所述第一接触图形与所述第一测试导电图形电连接； 所述第二接触图形与所述第二测试导电图形电连接。 4.根据权利要求1至3中任意一项所述的制作方法， 其特征在于， 在所述隔离区形成隔 离柱过渡图形层的步骤和在所述检测区形成测试导电层的步骤同步进行， 以使得所述隔离 柱过渡层和所述测试导电层同层设置。 5.根据权利要求4所述的。

6、制作方法， 其特征在于， 所述制作方法还包括与形成隔离柱过 渡层同步进行的形成源漏图形层的步骤。 6.根据权利要求4所述的制作方法， 其特征在于， 在所述隔离区形成隔离柱过渡图形层 的步骤和在所述检测区形成测试导电层的步骤包括： 形成第一金属过渡层； 形成第二金属过渡层； 形成第三金属过渡层， 以获得组合层结构； 对所述组合层结构进行图形化， 以获得所述隔离柱过渡图形层和所述测试导电层； 其中， 所述第一金属过渡层和所述第三金属过渡层由相同材料制成。 7.根据权利要求1至3中任意一项所述的制作方法， 其特征在于， 所述绝缘遮挡层由有 机材料制成。 8.一种初始阵列基板， 其特征在于， 所述初始。

7、阵列基板由权利要求1至7中任意一项所 述的初始阵列基板的制作方法制成， 包括： 显示区、 开孔区、 隔离区和检测区， 所述检测区位 于所述显示区的外围， 所述隔离区围绕所述开孔区设置； 所述隔离区包括至少一个所述隔离柱， 每一个所述隔离柱围绕所述开孔区一周设置； 权利要求书 1/2 页 2 CN 111968946 A 2 所述检测区包括所述测试导电层， 所述测试导电层包括所述第一测试导电图形和所述 第二测试导电图形； 所述初始阵列基板还包括所述绝缘遮挡层， 所述绝缘遮挡层覆盖所述第二测试导电图 形。 9.一种初始阵列基板的检测方法， 其特征在于， 所述初始阵列基板由权利要求1至7中 任意一项。

8、所述的初始阵列基板的制作方法制成， 所述检测方法包括： 测量所述初始阵列基板的检测区中第一测试导电图形和第二测试导电图形的电阻值； 判断所述第一测试导电图形的电阻值和所述第二测试导电图形的电阻值的差是否超 过预定阈值； 当所述第一测试导电图形的电阻值和所述第二测试导电图形的电阻值的差超过所述 预定阈值时， 判定所述初始阵列基板的隔离区中的隔离柱存在底切结构； 当所述第一测试导电图形的电阻值和所述第二测试导电图形的电阻值未超过所述预 定阈值时， 判定所述初始阵列基板的隔离区中的隔离柱不存在底切结构。 10.根据权利要求9所述的检测方法， 其特征在于， 当判定所述初始阵列基板的隔离区 中存在隔离柱。

9、时， 所述检测方法还包括： 根据所述第一测试导电图形的电阻值确定所述初始阵列基板的隔离区中隔离柱的底 切结构的尺寸。 权利要求书 2/2 页 3 CN 111968946 A 3 初始阵列基板及其制作方法、 检测方法 技术领域 0001 本公开实施例涉及显示技术领域， 特别涉及一种初始阵列基板的制作方法、 一种 初始阵列基板、 一种初始阵列基板的检测方法。 背景技术 0002 全面屏是指具有超高屏占比的显示屏， 理想的全面屏的屏占比为100。 为了实现 全面屏， 需要在屏幕内的一定位置打孔， 以安装摄像头、 听筒、 传感器等部件。 但是， 在屏幕 内打孔， 会使得氧气、 水汽等被吸水性较好的有。

10、机膜层吸收而导致显示面板的寿命缩短。 0003 现有技术中， 常在开孔位置与显示面板的显示区之间设置隔离柱， 从而阻止氧气、 水汽等被有机膜层的吸收后进一步扩散到显示区。 0004 如何确认显示面板上已经形成了符合要求的隔离柱成为本领域亟待解决的技术 问题。 发明内容 0005 本公开实施例提供一种初始阵列基板的制作方法、 一种初始阵列基板、 一种初始 阵列基板的检测方法。 0006 第一方面， 本公开实施例提供一种初始阵列基板的制作方法， 所述制作方法包括： 0007 提供初始基板， 所述初始基板包括显示区、 开孔区、 隔离区和检测区， 所述检测区 位于所述显示区的外围， 所述隔离区围绕所述。

11、开孔区设置； 0008 在所述隔离区形成隔离柱过渡图形层， 所述隔离柱过渡图形层包括至少一个过渡 隔离柱， 每一个所述过渡隔离柱围绕所述开孔区一周设置； 0009 在所述检测区形成测试导电层， 所述测试导电层包括第一测试导电图形和第二测 试导电图形， 所述第一测试导电图形的形状与所述第二测试导电图形的形状相同； 0010 形成绝缘遮挡层， 所述绝缘遮挡层覆盖所述第二测试导电图形； 0011 对形成有所述绝缘遮挡层的初始基板进行刻蚀， 以使得所述过渡隔离柱被刻蚀形 成为隔离柱， 所述隔离柱中部的横截面积小于所述隔离柱顶部的横截面积， 也小于所述隔 离柱底部的横截面积。 0012 在一些实施例中，。

12、 所述第一测试导电图形包括多个主体部和多个连接部， 多个主 体部排列为多行多列， 每行中的多个所述主体部间隔设置， 不同行的主体部电连接； 0013 所述主体部包括相对设置的两个纵向导电条和在所述纵向导电条的一端连接两 个纵向导电条的横向导电条， 0014 所述连接部连接在相邻两个主体部之间， 且将两个主体部的纵向导电条电连接。 0015 在一些实施例中， 所述测试导电层还包括第一接触图形和第二接触图形， 0016 所述第一接触图形与所述第一测试导电图形电连接； 0017 所述第二接触图形与所述第二测试导电图形电连接。 0018 在一些实施例中， 在所述隔离区形成隔离柱过渡图形层的步骤和在所述。

13、检测区形 说明书 1/11 页 4 CN 111968946 A 4 成测试导电层的步骤同步进行， 以使得所述隔离柱过渡层和所述测试导电层同层设置。 0019 在一些实施例中， 所述制作方法还包括与形成隔离柱过渡层同步进行的形成源漏 图形层的步骤。 0020 在一些实施例中， 在所述隔离区形成隔离柱过渡图形层的步骤和在所述检测区形 成测试导电层的步骤包括： 0021 形成第一金属过渡层； 0022 形成第二金属过渡层； 0023 形成第三金属过渡层， 以获得组合层结构； 0024 对所述组合层结构进行图形化， 以获得所述隔离柱过渡图形层和所述测试导电 层； 0025 其中， 所述第一金属过渡层。

14、和所述第三金属过渡层由相同材料制成。 0026 在一些实施例中， 所述绝缘遮挡层由有机材料制成。 0027 第二方面， 本公开实施例提供一种初始阵列基板， 所述初始阵列基板由本公开实 施例第一方面所述的初始阵列基板的制作方法制成， 包括： 显示区、 开孔区、 隔离区和检测 区， 所述检测区位于所述显示区的外围， 所述隔离区围绕所述开孔区设置； 0028 所述隔离区包括至少一个所述隔离柱， 每一个所述隔离柱围绕所述开孔区一周设 置； 0029 所述检测区包括所述测试导电层， 所述测试导电层包括所述第一测试导电图形和 所述第二测试导电图形； 0030 所述初始阵列基板还包括所述绝缘遮挡层， 所述绝。

15、缘遮挡层覆盖所述第二测试导 电图形。 0031 第三方面， 本公开实施例提供一种初始阵列基板的检测方法， 所述初始阵列基板 由本公开实施例第一方面所述的初始阵列基板的制作方法制成， 所述检测方法包括： 0032 测量所述初始阵列基板的检测区中第一测试导电图形和第二测试导电图形的电 阻值； 0033 判断所述第一测试导电图形的电阻值和所述第二测试导电图形的电阻值的差是 否超过预定阈值； 0034 当所述第一测试导电图形的电阻值和所述第二测试导电图形的电阻值的差超过 所述预定阈值时， 判定所述初始阵列基板的隔离区中的隔离柱存在底切结构； 0035 当所述第一测试导电图形的电阻值和所述第二测试导电图。

16、形的电阻值未超过所 述预定阈值时， 判定所述初始阵列基板的隔离区中的隔离柱不存在底切结构。 0036 在一些实施例中， 当判定所述初始阵列基板的隔离区中存在隔离柱时， 所述检测 方法还包括： 0037 根据所述第一测试导电图形的电阻值确定所述初始阵列基板的隔离区中隔离柱 的底切结构的尺寸。 附图说明 0038 附图用来提供对本公开实施例的进一步理解， 并且构成说明书的一部分， 与本公 开的实施例一起用于解释本公开， 并不构成对本公开的限制。 通过参考附图对详细示例实 说明书 2/11 页 5 CN 111968946 A 5 施例进行描述， 以上和其它特征和优点对本领域技术人员将变得更加显而易。

17、见， 在附图中： 0039 图1为一种隔离柱的结构示意图； 0040 图2为本公开实施例提供的一种初始阵列基板的制作方法的流程图； 0041 图3为本公开实施例中一种初始阵列基板的结构示意图； 0042 图4为本公开实施例提供的一种第一测试导电图形和第二测试导电的结构示意 图； 0043 图5为本公开实施例提供的另一种初始阵列基板的制作方法中部分步骤的流程 图； 0044 图6为图3中A-A 方向隔离柱的截面示意图； 0045 图7为本公开实施例提供的一种初始阵列基板的结构示意图； 0046 图8为本公开实施例提供的一种初始阵列基板的检测方法的流程图； 0047 图9位本公开实施例中检测区导线。

18、绕线的一种位置分布的示意图； 0048 图10为本公开实施例中测试导电图形的电阻值的曲线图。 具体实施方式 0049 为使本领域的技术人员更好地理解本公开的技术方案， 下面结合附图对本公开提 供的初始阵列基板的制作方法、 初始阵列基板、 初始阵列基板的检测方法进行详细描述。 0050 在下文中将参考附图更充分地描述示例实施例， 但是所述示例实施例可以以不同 形式来体现且不应当被解释为限于本文阐述的实施例。 反之， 提供这些实施例的目的在于 使本公开透彻和完整， 并将使本领域技术人员充分理解本公开的范围。 0051 在不冲突的情况下， 本公开各实施例及实施例中的各特征可相互组合。 0052 如本。

19、文所使用的， 术语 “和/或” 包括一个或多个相关列举条目的任何和所有组合。 0053 本文所使用的术语仅用于描述特定实施例， 且不意欲限制本公开。 如本文所使用 的， 单数形式 “一个” 和 “该” 也意欲包括复数形式， 除非上下文另外清楚指出。 还将理解的 是， 当本说明书中使用术语 “包括” 和/或 “由制成” 时， 指定存在所述特征、 整体、 步骤、 操作、 元件和/或组件， 但不排除存在或添加一个或多个其它特征、 整体、 步骤、 操作、 元件、 组件和/或其群组。 0054 本文所述实施例可借助本公开的理想示意图而参考平面图和/或截面图进行描 述。 因此， 可根据制造技术和/或容限来。

20、修改示例图示。 因此， 实施例不限于附图中所示的实 施例， 而是包括基于制造工艺而形成的配置的修改。 因此， 附图中例示的区具有示意性属 性， 并且图中所示区的形状例示了元件的区的具体形状， 但并不旨在是限制性的。 0055 除非另外限定， 否则本文所用的所有术语(包括技术和科学术语)的含义与本领域 普通技术人员通常理解的含义相同。 还将理解， 诸如那些在常用字典中限定的那些术语应 当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义， 且将不解释为具 有理想化或过度形式上的含义， 除非本文明确如此限定。 0056 为了使隔离柱能够更加有效的起到隔离效果， 通过特定的工艺技术使隔离柱。

21、形成 底切(undercut)结构。 图1为一种与源漏(SD)极同层设置的隔离柱的截面示意图。 当隔离柱 形成底切结构后， 在后续形成有机膜层的工艺时， 在底切结构处会发生有机膜层断裂的现 象， 从而有效阻止氧气、 水汽等被有机膜层的吸收后进一步扩散到显示区， 而隔离柱底切结 说明书 3/11 页 6 CN 111968946 A 6 构是否存在以及底切结构的大小直接影响隔离柱的隔离效果。 经本公开实施例的发明人研 究发现， 现有技术无法通过量测设备对底切结构进行量测， 以确定底切结构是否存在以及 确定底切结构的大小， 只有通过切片进行量测， 势必会对显示面板的产能造成较大的损失。 0057 。

22、有鉴于此， 第一方面， 参照图2， 本公开实施例提供一种初始阵列基板的制作方法， 所述制作方法包括： 0058 在步骤S110中， 提供初始基板， 所述初始基板包括显示区、 开孔区、 隔离区和检测 区， 所述检测区位于所述显示区的外围， 所述隔离区围绕所述开孔区设置； 0059 在步骤S120中， 在所述隔离区形成隔离柱过渡图形层， 所述隔离柱过渡图形层包 括至少一个过渡隔离柱， 每一个所述过渡隔离柱围绕所述开孔区一周设置； 0060 在步骤S130中， 在所述检测区形成测试导电层， 所述测试导电层包括第一测试导 电图形和第二测试导电图形， 所述第一测试导电图形的形状与所述第二测试导电图形的形。

23、 状相同； 0061 在步骤S140中， 形成绝缘遮挡层， 所述绝缘遮挡层覆盖所述第二测试导电图形； 0062 在步骤S150中， 对形成有所述绝缘遮挡层的初始基板进行刻蚀， 以使得所述过渡 隔离柱被刻蚀形成为隔离柱， 所述隔离柱中部的横截面积小于所述隔离柱顶部的横截面 积， 也小于所述隔离柱底部的横截面积。 0063 图3为本公开实施例中一种初始阵列基板的平面示意图。 如图3所示， 初始基板包 括显示区11、 开孔区12、 隔离区13和检测区14， 开孔区12位于显示区11内部， 隔离区13位于 显示区11和开孔区12之间， 为围绕开孔区12的环形区域。 需要说明的是， 本公开实施例对开 孔。

24、区12的位置和形状不做特殊限定， 图3中圆形的开孔区12仅为对开孔区的示意性说明， 例 如， 开孔区还可以为椭圆形或菱形等其他多边形。 0064 在本公开实施例中， 对如何执行步骤S150中的刻蚀不做特殊的限定。 例如， 可以利 用不与绝缘遮挡层的材料发生化学反应的气体(例如， 惰性气体)进行等离子化， 然后进行 步骤S150中的刻蚀工艺。 0065 还需要说明的是， 通过步骤S150形成的隔离柱， 其中部横截面面积小于顶部和底 部的横截面面积的隔离柱， 即在隔离柱形成了底切结构。 作为一种可选的实施方式， 通过步 骤S150形成的具有底切结构的隔离柱的截面为 “工” 字形。 0066 在本公。

25、开实施例中， 通过步骤S120形成的过渡隔离柱和通过步骤S130形成的测试 导电层均为能被刻蚀从而形成底切结构的材料制成。 制作过渡隔离柱和测试导电层的材料 可以相同， 也可以不同， 本公开实施例对此不做特殊限定。 还需要说明的是， 测试导电层中 的第一测试导电图形和第二测试导电图形的形状相同是指， 第一测试导电图形和第二测试 导电图形的材料相同、 形状相同， 从而使第一测试导电图形和第二测试导电图形具有相同 的电特性。 作为一种可选的实施方式， 第一测试导电图形和第二测试导电图形具有相同电 特性是指第一测试导电图形和第二测试导电图形的电阻相等。 此外， 若第一测试导电图形 和第二导电图形被刻。

26、蚀形成底切结构， 其电特性也会随之发生变化， 例如， 形成底切结构后 电阻变大。 0067 在步骤S140中形成覆盖第二测试导电图形的绝缘遮挡层由能够防止第二测试导 电图形被刻蚀的材料制成。 通过步骤S150对隔离柱过渡层和测试导电层进行刻蚀， 能够将 隔离柱过渡层中的过渡隔离柱刻蚀为具有底切结构的隔离柱， 同时， 由于测试导电层中的 说明书 4/11 页 7 CN 111968946 A 7 第一测试导电图形未被绝缘遮挡层覆盖， 因此第一测试导电图形也会被刻蚀从而形成底切 结构， 被刻蚀形成底切结构的第一测试导电图形和未被刻蚀的第二测试导电图形的电特性 会产生差异。 本公开实施例主要通过被刻。

27、蚀形成底切结构的第一测试导电图形和未被刻蚀 的第二测试导电图形之间的电特性差异确定显示面板中的隔离柱是否形成了底切结构， 并 确定底切结构的大小。 0068 在本公开实施例提供的初始阵列基板的制作方法中， 在显示区外围设置了与显示 区同步制作的检测区， 检测区包括由第一测试导电图形和第二测试导电图形组成的测试导 电层， 且第二测试导电图形被绝缘遮挡层覆盖以避免第二测试导电图形被刻蚀， 而第一测 试导电图形能够被刻蚀， 从而通过刻蚀后第一导电图形和第二导电图形的电特性差异即可 确定初始阵列基板中的隔离柱是否形成了底切结构， 并确定底切结构的大小， 而无需通过 切片量测， 有效避免了产能损失。 0。

28、069 作为一种可选的实施方式， 在本公开实施例中， 测试导电层中的第一测试导电图 形和第二测试导电图形为导线绕线。 0070 本公开实施例对第一测试导电图形和第二测试导电图形中导线绕线的结构不做 特殊限定， 例如， 图4为第一测试导电图形和第二测试导电的一种结构示意图。 0071 相应地， 如图4所示， 在一些实施例中， 所述第一测试导电图形包括多个主体部和 多个连接部， 多个主体部排列为多行多列， 每行中的多个所述主体部间隔设置， 不同行的主 体部电连接。 0072 所述主体部包括相对设置的两个纵向导电条和在所述纵向导电条的一端连接两 个纵向导电条的横向导电条。 0073 所述连接部连接在。

29、相邻两个主体部之间， 且将两个主体部的纵向导电条电连接。 0074 需要说明的是， 第一测试导电图形和第二测试导电图形中的导线绕线长度和横截 面面积均相同， 由公式(1)可知， 在刻蚀之前， 第一测试导电图形和第二测试导电图形的电 阻相等。 0075 0076 在刻蚀后， 若第一测试导电图形中形成底切结构， 第一测试导电图形中的导线绕 线的横截面积会随之变小， 由公式(1)可知， 第一测试导电图形的电阻就会变大， 从而通过 比较第一测试导电图形和第二测试导电图形的电阻的差就能够确定初始阵列基板中的隔 离柱是否形成了底切结构， 即， 若第一测试导电图形的电阻小于第二测试导电图形的电阻， 则可确定。

30、初始阵列基板中的隔离柱形成了底切结构， 否则可确定初始阵列基板中的隔离柱 没有形成底切结构。 0077 在本公开实施例中， 通过设置在测试导电层且分别与第一测试导电图形和第二测 试导电图形电连接的接触图形测量第一测试导电图形和第二测试导电图形的电阻。 0078 相应地， 如图4所示， 在一些实施例中， 所述测试导电层还包括第一接触图形和第 二接触图形。 0079 所述第一接触图形与所述第一测试导电图形电连接； 0080 所述第二接触图形与所述第二测试导电图形电连接。 0081 在本公开实施例中， 所述第一接触图形用于将第一测试导电图形与测量设备连 说明书 5/11 页 8 CN 1119689。

31、46 A 8 接， 所述第二接触图形用于将第二测试导电图形与测量设备连接。 0082 作为一种可选的实施方式， 本公开实施例采用 “四点接触法” 测量第一测试导电图 形和第二测试导电图形的电阻。 相应地， 如图4所示， 第一接触图形包括第一接触区Pad 1_ 1、 第一接触区Pad 1_2、 第一接触区Pad 1_3、 第一接触区Pad 1_4； 第二接触图形包括第二 接触区Pad 2_1、 第二接触区Pad 2_2、 第二接触区Pad 2_3、 第二接触区Pad 2_4。 第一测试 导电图形的两端各连接两个第一接触区， 其中， 第一接触区Pad 1_1、 第一接触区Pad 1_2与 第一测试。

32、导电图形的一端电连接， 第一接触区Pad 1_3、 第一接触区Pad 1_4与第一测试导 电图形的另一端电连接； 第二测试导电图形的两端各连接两个第二接触区， 其中， 第二接触 区Pad 2_1、 第二接触区Pad 2_2与第二测试导电图形的一端电连接， 第二接触区Pad 2_3、 第二接触区Pad 2_4与第二测试导电图形的另一端电连接。 采用 “四点接触法” 测量第一测 试导电图形的电阻时， 通过第一接触区Pad 1_1和第一接触区Pad 1_3向第一测试导电图形 提供恒定电流， 然后通过第一接触区Pad 1_2和第一接触区Pad 1_4测量加载该恒定电流后 第一测试导电图形两端的电压， 。

33、根据测得的电压和该恒定电流即可得到第一测试导电图形 的电阻； 采用 “四点接触法” 测量第二测试导电图形的电阻时， 通过第二接触区Pad 2_1和第 二接触区Pad 2_3向第二测试导电图形提供恒定电流， 通过第二接触区Pad 2_2和第二接触 区Pad 2_4测量加载该恒定电流后第二测试导电图形两端的电压， 根据测得的电压和该恒 定电流即可得到第二测试导电图形的电阻通过 “四点接触法” 能够消除接触电阻、 以及第一 接触图形的电阻的影响， 从而能够提高第一测试导电图形电阻测量的精度。 0083 还需要说明的是， 图4中仅示出了测试导电层仅包括成对设置的第一测试导电图 形和第二测试导电图形各一。

34、个的情况。 在本公开实施例中， 所述测试导电层还可以包括多 个第一测试导电图形和多个第二测试导电图形， 多个第一测试导电图形和多个第二测试导 电图形一一对应设置， 且对应设置的第一测试导电图形和第二测试导电图形的形状相同。 在实际应用中， 通过比较对应设置且形状相同的第一测试导电图形和第二测试导电图形的 电特性差异， 来确定初始阵列基板中的隔离柱是否形成了底切结构， 并确定底切结构的大 小。 0084 在一些实施例中， 在所述隔离区形成隔离柱过渡图形层的步骤和在所述检测区形 成测试导电层的步骤同步进行， 以使得所述隔离柱过渡层和所述测试导电层同层设置。 0085 在所述隔离区形成隔离柱过渡图形。

35、层的步骤和在所述检测区形成测试导电层的 步骤同步进行， 能够简化制造工艺。 而且制作隔离柱过渡图形层和测试图形层的材料相同， 能够使对隔离柱过渡层和测试图形层进行刻蚀的效果相同， 从而提高通过检测区量测阵列 基板中的隔离柱的底切结构的准确性。 0086 在一些实施例中， 所述制作方法还包括与形成隔离柱过渡层同步进行的形成源漏 图形层的步骤。 0087 在本公开实施例中， 隔离柱过渡层和测试图形层与源漏图形层同步形成， 从而能 够进一步简化制作工艺。 0088 相应地， 参照图5， 在一些实施例中， 同步执行步骤S120和步骤S130以 “同步在隔离 区形成隔离柱过渡图形层、 在检测区形成测试导。

36、电层” ， 同步执行的步骤S120和步骤S130包 括： 0089 在步骤S121中， 形成第一金属过渡层； 说明书 6/11 页 9 CN 111968946 A 9 0090 在步骤S122中， 形成第二金属过渡层； 0091 在步骤S123中， 形成第三金属过渡层， 以获得组合层结构； 0092 在步骤S124中， 对所述组合层结构进行图形化， 以获得所述隔离柱过渡图形层和 所述测试导电层； 0093 其中， 所述第一金属过渡层和所述第三金属过渡层由相同材料制成。 0094 本公开实施例对于如何执行步骤S124以对所述组合层结构进行图形化不作特殊 限定。 例如， 可以利用光刻构图工艺对所。

37、述组合层结构进行图形化。 0095 利用光刻构图工艺对所述组合层结构进行图形化包括以下步骤： 0096 在所述组合层结构的表面涂覆光刻胶层； 0097 对所述光刻胶进行曝光显影， 以获得隔离柱过渡图形掩膜和测试导电图形掩膜； 0098 湿刻， 以获得所述隔离柱过渡图形层和所述测试导电层； 0099 剥离隔离柱过渡图形掩膜和测试导电图形掩膜。 0100 图6为图3中A-A 方向隔离柱的截面示意图。 图6中所示的隔离柱为对通过步骤 S121至步骤S124形成的过渡隔离柱进行刻蚀形成， 所述隔离柱具有底切结构。 如图6所示， 隔离柱包括第一金属层131、 第二金属层132、 第三金属层133， 其中。

38、， 第一金属层131和第三 金属层133由相同材料制成。 0101 在一些实施例中， 所述绝缘遮挡层由有机材料制成。 0102 本公开实施例对于如何执行步骤S140获得只覆盖第二测试导电图形的绝缘遮挡 层不作特殊限定。 例如， 可以先在形成了隔离柱过渡图形层和测试导电层的初始基板上， 形 成覆盖初始基板的有机材料层， 然后利用掩膜板对所述有机材料层进行曝光显影， 以获得 只覆盖第二测试导电图形的绝缘遮挡层。 0103 在本公开实施例中， 初始阵列基板的显示区包括薄膜晶体管阵列。 该薄膜晶体管 阵列包括平坦化层， 作为一种可选的实施方式， 可以在形成薄膜晶体管的平坦化层的过程 中， 使所述平坦化。

39、层的材料覆盖所述初始阵列基板的检测区中的第二测试导电图形。 0104 第二方面， 参照图7， 本公开实施例提供一种初始阵列基板， 所述初始阵列基板由 本公开实施例第一方面所述的初始阵列基板的制作方法制成， 包括： 显示区21、 开孔区23、 隔离区22和检测区24， 所述检测区24位于所述显示区21的外围， 所述隔离区22围绕所述开 孔区23设置； 0105 所述隔离区22包括至少一个隔离柱221， 每一个所述隔离柱221围绕所述开孔区一 周设置； 0106 所述检测区24包括测试导电层， 所述测试导电层包括第一测试导电图形241和第 二测试导电图形242； 0107 所述初始阵列基板还包括绝。

40、缘遮挡层25， 所述绝缘遮挡层25覆盖所述第二测试导 电图形242。 0108 如图7所示， 所示初始阵列基板还包括初始基板， 所述初始基板包括： 第一聚酰亚 胺(PI)膜层200、 第一氧化硅(SiOx)层201、 第二聚酰亚胺膜层202、 第二氧化硅层203、 第一 氮化硅(SiNx)层204、 第三氧化硅层205、 第四氧化硅层206、 第二氮化硅层207、 第五氧化硅 层208、 第三氮化硅层209。 0109 需要说明的是， 所述初始基板上的第一聚酰亚胺(PI)膜层200、 第一氧化硅(SiOx) 说明书 7/11 页 10 CN 111968946 A 10 层201、 第二聚酰亚。

41、胺膜层202、 第二氧化硅层203、 第一氮化硅(SiNx)层204、 第三氧化硅层 205、 第四氧化硅层206、 第二氮化硅层207、 第五氧化硅层208、 第三氮化硅层209等层， 是在 形成所述初始阵列基板的电子元器件(例如， 薄膜晶体管)的过程中形成的， 而非单独形成 的各个膜层。 0110 还需要说明的是， 图7中所示的显示区21仅为所述初始阵列基板的显示区的一部 分， 图7中所示的显示区21的结构并不构成对所述初始阵列基板的显示区结构的限定。 0111 本公开实施例提供的初始阵列基板中， 在显示区外围设置了与显示区同步制作的 检测区， 检测区包括由第一测试导电图形和第二测试导电图。

42、形组成的测试导电层， 且第二 测试导电图形被绝缘遮挡层覆盖以避免第二测试导电图形被刻蚀， 而第一测试导电图形能 够被刻蚀， 从而通过第一导电图形和第二导电图形的电特性差异即可确定初始阵列基板中 的隔离柱是否形成了底切结构， 并确定底切结构的大小， 而无需通过切片量测， 有效避免了 产能损失。 0112 第三方面， 参照图8， 本公开实施例提供一种初始阵列基板的检测方法， 所述初始 阵列基板由本公开实施例第一方面所述的初始阵列基板的制作方法制成， 所述检测方法包 括： 0113 在步骤S210中， 测量所述初始阵列基板的检测区中第一测试导电图形和第二测试 导电图形的电阻值； 0114 在步骤S2。

43、20中， 判断所述第一测试导电图形的电阻值和所述第二测试导电图形的 电阻值的差是否超过预定阈值； 0115 当所述第一测试导电图形的电阻值和所述第二测试导电图形的电阻值的差超过 所述预定阈值时， 判定所述初始阵列基板的隔离区中的隔离柱存在底切结构； 0116 当所述第一测试导电图形的电阻值和所述第二测试导电图形的电阻值未超过所 述预定阈值时， 判定所述初始阵列基板的隔离区中的隔离柱不存在底切结构。 0117 在一些实施例中， 参照图8， 当判定所述初始阵列基板的隔离区中存在隔离柱时， 所述检测方法还包括： 0118 在步骤S230中， 根据所述第一测试导电图形的电阻值确定所述初始阵列基板的隔 。

44、离区中隔离柱的底切结构的尺寸。 0119 在本公开实施例中， 预先通过调节工艺参数， 得到不同大小的底切结构， 再测量不 同大小的底切结构对应的检测区测试导电层中第一测试导电图形的电阻值大小， 得到底切 结构的尺寸与第一测试导电图形的电阻值的对应关系。 在步骤S230中即可根据第一测试导 电图形的电阻值确定初始阵列基板的隔离区中隔离柱的底切结构的尺寸。 0120 本公开实施例提供的初始阵列基板的检测方法中， 通过第一导电图形和第二导电 图形的电特性差异即可确定初始阵列基板中的隔离柱是否形成了底切结构， 并确定底切结 构的大小， 而无需通过切片量测， 有效避免了产能损失。 0121 在本公开实施。

45、例中， 通过步骤S210至步骤S220对初始阵列基板进行检测， 确认初 始阵列基板为包含具有底切结构的隔离柱的良品后， 可以将所述检测区切除。 0122 第四方面， 本公开实施例提供一种阵列基板， 所述阵列基板通过本公开实施例第 一方面所述的初始阵列基板的制作方法制成， 并通过本公开实施例第三方面所述的初始阵 列基板的检测方法检测。 说明书 8/11 页 11 CN 111968946 A 11 0123 需要说明的是， 本公开实施例提供的所述阵列基板， 在通过本公开实施例第三方 面所述的初始阵列基板的检测方法检测并确认为良品后， 检测区被切除。 0124 第五方面， 本公开实施例提供一种显示。

46、面板， 所述显示面板包括本公开实施例第 四方面所述的阵列基板， 在所述阵列基板的开孔区安装有摄像头、 听筒、 传感器等部件。 0125 为了使本领域技术人员能够更清楚地理解本公开实施例提供的技术方案， 下面通 过具体的实施例， 对本公开实施例提供的技术方案进行详细说明： 0126 实施例 0127 在本实施例中， 在检测区的测试导电层中设置了第一测试导电图形RS_1、 第二测 试导电图形RS_2、 第三测试导电图形RS_3， 第一测试导电图形RS_1、 第二测试导电图形RS_ 2、 第三测试导电图形RS_3的位置分布如图9所示， 其中， 第一测试导电图形RS_1、 第二测试 导电图形RS_2、。

47、 第三测试导电图形RS_3的形状相同。 作为一种可选实施方式， 第一测试导电 图形RS_1、 第二测试导电图形RS_2、 第三测试导电图形RS_3被制作为导线绕线， 第一测试导 电图形RS_1、 第二测试导电图形RS_2、 第三测试导电图形RS_3的导线绕线图形以及导线绕 线的长度、 横截面面积均相等， 并且RS_1、 RS_3被有机膜覆盖， RS_2未被绝缘遮挡层。 0128 在本实施例中， 对若干组第一测试导电图形RS_1、 第二测试导电图形RS_2、 第三测 试导电图形RS_3的电阻值进行了测量， 测量结果如表一和图10所示。 0129 表一 0130 说明书 9/11 页 12 CN 。

48、111968946 A 12 0131 0132 由表一和图10可得出如下结论： 0133 RS_2的电阻值明显高于RS_1、 RS_3的电阻值； 0134 RS_2与RS_1的电阻值的差的范围为30.3,46.7， 平均值为39.6； 0135 RS_3与RS_1的电阻值的差的范围为0.4,10， 平均值为4.9(检测误差)； 0136 RS_2与RS_1的电阻值的差明显大于RS_3与RS_1的电阻值的差， 因此， 可以说明初 始阵列基板中的隔离柱形成了底切结构。 0137 本领域普通技术人员可以理解， 上文中所公开方法中的全部或某些步骤、 系统、 装 置中的功能模块/单元可以被实施为软件、。

49、 固件、 硬件及其适当的组合。 在硬件实施方式中， 在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分； 例如， 一个 物理组件可以具有多个功能， 或者一个功能或步骤可以由若干物理组件合作执行。 某些物 理组件或所有物理组件可以被实施为由处理器， 如中央处理器、 数字信号处理器或微处理 器执行的软件， 或者被实施为硬件， 或者被实施为集成电路， 如专用集成电路。 这样的软件 可以分布在计算机可读介质上， 计算机可读介质可以包括计算机存储介质(或非暂时性介 质)和通信介质(或暂时性介质)。 如本领域普通技术人员公知的， 术语计算机存储介质包括 在用于存储信息(诸如计算机可读指令。

50、、 数据结构、 程序模块或其它数据)的任何方法或技 术中实施的易失性和非易失性、 可移除和不可移除介质。 计算机存储介质包括但不限于 RAM、 ROM、 EEPROM、 闪存或其它存储器技术、 CD-ROM、 数字多功能盘(DVD)或其它光盘存储、 磁 盒、 磁带、 磁盘存储或其它磁存储装置、 或者可以用于存储期望的信息并且可以被计算机访 问的任何其它的介质。 此外， 本领域普通技术人员公知的是， 通信介质通常包含计算机可读 指令、 数据结构、 程序模块或者诸如载波或其它传输机制之类的调制数据信号中的其它数 据， 并且可包括任何信息递送介质。 说明书 10/11 页 13 CN 1119689。