本发明涉及以下概念中所述及的专门的多处理机-中央控制单元的改进以及为此目的而建立的一种最佳存储器配置方法，这些概念为：具有故障保护，高效率的交换系统-例如电话交换系统-的多处理机-中央控制单元，该中央控制单元包括：双重设置的中央主存储器，即含一个或几个在正常驱动时间内-对某种可能容许的差错略而不计-微同步并行驱动的存储块对，即至少含有第一个和一个与第一个有关的-对某种可能容许的差错略而不计-微同步并行驱动的第二个存储块，中央存储器，即存储块对或存储块对组以及处理各种瞬时中继任务的中央处理机都并接到中央总线系统上，在每个存储块对的存储块中并行储存的信息，根据故障检测和校正（EDC）数码借助于单个存储块各别设置的存储器-EDC线路而可靠地存储在每个存储块中，在至少一个存储块对的两个存储块的每一个存储块中，至少在其中一个存储器程序中-正常情况下存储有相同的信息-至少大多数中央处理机有读出和/或写入操作的存取功能，以及在存储块对的特别运行时间内，即根据存储器-EDC-线路之一确定，在这个存储块对的第二个存储块中不再进行校正的多重故障，第二个存储块借助于自动存储器配置装置从总线系统上断开，然后存储块对的第一个存储块利用有关的中央处理机单独进行读出和写入操作。在断开期间，通过一个在第二个存储块断开后立即完全自动地，至少在第二个存储块修复后利用地址发生器根据触发自动进行的重新调入尝
试，即通过由这个存储块对的第一个存储块的读出操作和把由第一个存储块读出的信息写入到第二个存储块中的写入操作直到第二个存储块又可正常工作，这样第二个存储块中存储的信息就逐步被校正了。这时，如果在第二个存储块逐渐进行重新调入期间，第一个存储块的写入操作在此期间可同时进行，在第一个存储块中写入的信息立即以相同的地址写到第二个存储块中。
本发明出自德国专利申请P33 34 773.5（即VPA83 P1727），在该专利中所述及的存储块的故障检测和校正（EDC）-数码-故障保护，例如根据德国专利申请P33 19 710.5（即VPA83 P1382）可以可靠地实施，在这种故障保护中，存储单元的地址也可由EDC-数码来确定。
对这样一种中心控制单元来说应该具有高度的故障承受能力，也就是说所产生的故障应当尽快地识别，而且在由这一故障产生其他影响交换系统运转的故障前，应当尽快地把中央存储器中那些有缺陷的或者说那些可能有故障的元件清除掉。因此在这种中央控制单元中存储块的控制单元-在通常情况下，也就是总线系统和中央处理机-它们全是两套并且有故障保护功能的-对某种可能容许的差错略而不计-微同步并行驱动。
此外，这种中央控制单元应当有非常高的可用性，也就是说每年至多在几秒或几分钟内-尽管连续运转-出现某种严重的干扰。中央控制单元的中央主存储器也应当尽可能不要使交换运转遭到全部破坏。中央存储器的一个-通常也可以是几个部件，在中断或截断的情况下，交换运转尽可能在故障允许的情况下得以继续进行。
根据如下措施：即为实现自动存储器配置，至少含一个单个的存
储器本身的-同样对某种可容许的差错略而不计-微同步并行驱动的存储器配置-处理机对，其操作本身可借助于一个自己的处理机-EDC-数码-或处理机-奇偶校验位-线路进行检查，并且其操作尽管有自身的EDC-数码-或奇偶校验位-检查，另外还可借助一个对个别的机器指令和/或对所属的存储器配置-处理机的处理结果进行比较的处理机-比较线路来经常进行检验，该存储器配置-处理机对不用经过中央总线系统，而直接接到中央主存储器上，本发明所要介决的任务是：
进一步提高中央控制单元的中央主存储器运转的可靠性;进一步提高其故障允许程度及其可用性;进一步提高交换运转的可靠性。
本发明交换系统的中央存储器用其二套存储器配置-处理机进行控制，运转迅速，故障允许程度以及可靠性高，这些处理机可以用商用的8位或32位处理机芯片构成，并且通过特殊的线路和特殊的驱动迅速而且可靠地工作，这样一般不再需用中央控制单元的一个或多个中央处理机来作存储器配置工作，并且相应地不再由于为配置中央存储器系统对这些中央存储器进行的存取过程而加重中央总线系统的负担。中央处理机可以用于解决其自身的任务，并且相应地用于介决比其自身任务还要多的任务。这样扩大了总线系统以及整个中央控制单元的可用性。
在以下述及的补充措施，使存储器运转的可靠性将进一步提高，根据这些措施可以使：
根据一个存储器配置-处理机对或几个存储器配置-处理机对-根据其本身的检查，有关的存储器配置-处理机对在无故障状态下工作，引起存储块的再生循环，在再生循环期间所存储的在再
生循环期读出的信息的检验和校正可借助EDC-数码来解决和/或完成，根据由存储块的存储器-EDC-线路确定的而不再被其继续校正的有关存储块中的一个多重故障，把该存储块从总线系统上断开，并且产生和/或进行可断开的存储块重新调入所需要的重新调入的特别操作，在重新调入结束后，有关的存储块重新接到总线系统上，并且有关的存储块对的存储块产生和/或进行微同步并行操作，也就是说产生和/或进行向正常操作时间的过渡，存储器配置全自动化-包括再生-当一个存储块的运转存在扰动情况下仍能进行，
根据至少有存储器配置-处理机中的一台在一个特别的存储段中记录一个信息，以便说明：导致从总线系统上断开的故障，以及所断开的存储块，或多或少精确地确定有关故障的地址，便于以后对所发生的故障原因进行诊断，要有目的地定期进行维修，
根据在正常驱动时间内，至少在读出或再生中，存储块对的两个存储块中所存储的信息尽管在读出和/或再生时进行了EDC-检验，在一个存储器-比较线路上还要进行相互比较，并且在比较信息有差异的情况下，有关的存储过程，例如读出过程还要重复进行并且根据差异的重复出现，有关的存储器配置-处理机对产生警告信号，例如，有关的存储块对从总线系统上断开，并且用一个备用的存储块对来代替，在一个存储块对中断的情况下，尽管某些存储信息丢失，中央存储器还有可能继续可靠地运转，
根据一个用处理机-EDC-线路或处理机-奇偶检验位-线路确定而不再被它校正的故障，断开所属存储器配置-处理机并且有关的存储器配置-处理机对的其他存储器配置-处理机单独承担存储器配置和根据一个用处理机-EDC-线路或处理
机-奇偶检验位-线路确定而不再被它进行校正的故障，断开有关的存储器配置-处理机对并且用接入一个备用的存储器配置-处理机对来代替，在存储器配置-处理机对之一中断的情况下，要有可靠的存储器控制，
尽管根据一个用属于该存储器配置-处理机对的处理机-EDC-线路进行校正，而由处理机-比较线路-确定的故障，断开所属存储器配置-处理机对并且用接入一个备用的存储器配置-处理机对来代替，在一个存储器配置-处理机对中断的情况下，仍有可靠的存储器管理，以及
根据有关的存储器配置-处理机对在一时间间隔中为检查故障检验线路可以产生和/或进行在一特别存储段中存储的特别检查程序的调用与处理，例如，为对存储器-EDC线路和/或对处理机-EDC线路和/或对存储器-比较线路和/或对处理机-比较线路进行检查，进一步提高中央存储器的可靠性。
本发明其构成与优点可依据图一给出的实例进一步予以说明。
图中所示中央控制单元实例与上面提到的德国专利申请P33 34 773.5（即VPA83 P1727）的图例与说明完全相符。此外，在强调这一中央控制单元的其他任务与观点方面与下述德国专利中所描写的中央控制单元的实施例相符合。这些专利为：
P33 34 792.1 （即VPA 83 P 1722），
P33 34 765.4 （即VPA 83 P 1723），
P33 34 766.2 （即VPA 83 P 1724），
P33 34 797.2 （即VPA 83 P 1725），
P33 34 796.4 （即VPA 83 P 1726），和
P33 19 710.5 （即VPA 83 P 1382），
对于图中所示标有文字的中央控制单元的结构和工作方式不需要再逐个予以说明，而仅需对根据本发明给出的配置的特点以及最佳存储器配置方法做进一步的讨论。
在本文图中标有符号的中央控制单元中，作为在主存储器CMY中的特点，首先是有二台带有高度故障保护能力运转的存储器配置-处理机对SpPo/SpPl。在给出的实例中，处理机本身还有处理机-EDC-线路EDC0/EDC1以及附加的处理机-比较线路Vp，用于对机器指令和/或两台存储器配置-处理机的数据进行比较。
此外，这个图例在中央主存储器CMY中还有四个存储块对MB0a/MB0b-MB3a/MB3b，其存储器控制单元-对某种可容许的差错略而不计-微同步并行驱动。这些存储块在所给实例中，可借助存储块本身的存储器-EDC-线路M：EDC0a/M：EDC0b-M：EDC3a/M：EDC3b在故障保护下可靠运转，其中还可以-尽管可以有EDC校正-利用存储块对本身的存储器-比较线路V0-V3对地址和/或写入信息和/或读出信息彼此进行比较。
图中还特别给出一种具有强有力的故障保护，高可用性的交换系统多处理机-中央控制单元-例如电话交换系统-在正常运转时间内本身用四个-对某种可能容许的差错略而不计-微同步并行驱动的存储块对MB0a/MB0b-MB3a/MB3b来进行故障保护，这些存储块对各自由第一存储块（a）和第二存储块（b）构成。这些存储块对MB接到中央的并且同样是双重的-对某种可容许的差错略而不计-故障保护微同步驱动总线系统B：CMY0/B：CMY1，并且是构成中央主存储器CMY的主要组成部分。此外许多在不同瞬
时处理交换任务的中央处理机BP0，BP1，CP0……CP9，IOC0，IOC1……并接到总线系统B：CMY上。另外这些中央处理机BP，CP，IOC本身也是双重的并且处在故障保护情况下-对某种可能容许的差错略而不计-微同步并行驱动。
由于有意识地限制了有关处理机发出的存储地址，在正常情况下，至少很多中央处理机BP，CP，IOC仅与中央存储器CMY的一部分存储单元相连，也就是说，例如仅与一个存储块对，如MB3a/MB3b，的每个存储块的一部分存储段相连，以实现读出和/或写入的操作。这样在正常情况下，在一个存储块对的两个存储块的有关的可寻址的存储器程序段中存有相同的信息。
在一个存储块对，例如存储块对MB3a/MB3b的特别驱动时间内，即在由它们的存储器-EDC-线路（例如M：EDC3b）确定而在第二个存储块MB3b中不能再校正的多重故障，根据前面提到的德国专利申请P33 34 773.5（即VPA83 P1727）通过自动存储器配置，将故障可疑的第二个存储块MB3b从总线系统B：CMY0/B：CMY1上断开，这样存储块对的另外一个，即第一个存储块MB3a通过有关的中央处理机BP，CP，IOC单独进行读出和/或写入操作。
在这特别操作时间内，在第二个存储块MB3b全自动断开后和（或）通过触发自动修复后，在第二个存储器中存储的信息，立刻借助一个地址发生器通过重新调入而逐步地进行校正。这一地址发生器包含在存储器配置-处理机对SpP0/SpP1中或在总线系统B：CMY0/B：CMY1中。重新调入可通过由这个存储块对MB3a/MB3b的第一个存储块MB3a的读出操作以及把由第
一个存储块MB3a读出的信息送到第二个存储块MB3b的写入操作而实现，直到第二个存储块MB3b重新又在无故障状态下工作。在第二个存储块重新调入而第一个存储块MB3a正好同时进入写入操作期间，在第一个存储块MB3a中写入的信息立即在第二个存储块MB3b中也写入到相同的地址。通过在重新调入期间或重新调入以后有关的存储块对MB3a/MB3b的试运行，借助存储器-EDC-比较线路M：EDC3a/M：EDC3b以及其存储器比较线路V3来检查重新调入是否满意或再一次的修复以及再一次重新调入是否必要。
存储器本身的微同步并行驱动的用于自动存储器配置的存储器配置-处理机对SpP0/SpP1直接接到中央主存储器CMY上，也可能就直接放在一起以减少信号传输时间，并且不经过中央总线系统B：CMY0/B：CMY1，而直接作用于中央主存储器CMY以及直接对存储块MB0a-MB3b实施控制。相应地中央总线系统B：CMY0/B：CMY1和中央处理机BP，CP，IOC由于存储器配置任务而减轻了负担。存储器配置-处理机对SpP0/SpP1的操作可借助本身的处理机-EDC-线路EDC0，EDC1或处理机-奇偶校验位-线路进行检验。此外尽管有自己的EDC-数码-或奇偶校验位-检验，仍经常借助处理机自己的处理机-比较线路Vp进行附加检验。这个存储器本身的具有故障保护的存储器配置-处理机对SpP0/SpP1-或者多个这样的存储器本身的处理机对由于其可进行故障保护操作，相应地大大提高了中央主存储器的运行的可靠性。只要根据其本身的检验，有关的处理机对在无干扰的状态下工作，这个存
储器配置-处理机对SpP0/SpP1-或几个存储器配置-处理机对-，优先控制中央存储块MB所有再生循环适时地进行。此外在再生循环期间，这些处理机直接或间接地主要借助存储器本身的存储器-EDC线路M：EDC0a-M：EDC3b对在再生循环期间读出的存储信息的检验与校正进行控制。通过存储块的存储器-EDC线路，例如M：EDC3b对不再能进行校正的多重故障一经确定后，那么它首先控制这个存储块MB3b从总线系统B：CMY0/B：CMY1上断开以及为把这个断开的存储块MB3b重新调入而紧接着进行的特别调入操作过程。在重新调入过程顺利结束以后，进一步控制有关的存储块MB3b重新联到总线系统B：CMY0/B：CMY1以及让有关的存储块对MB3a/MB3b的两个存储块进入微同步并行驱动状态的过渡过程，也就是控制向正常操作时间过渡的过程。
中央存储器CMY，例如单个存储块MB和/或某些EDC线路M：EDC或比较线路V/VP的故障诊断以及目的明确的修复被简化，这是因为在存储器配置-处理机SpP0/SpP1中至少有一台在一特别的寄存器或在一个用作寄存器的特别的存储器程序段，例如在MB0a/MB0b程序段中记录了导致从总线系统B：CMY0/B：CMY1上断开的故障原因和（或）有关的断开的部件，也就是说在某一存储块，例如MB3b上或多或少精确地给出在处理有关故障时所产生的指令。
如果在运行中，例如在读出操作、再生过程中，故障表明：中央存储器CMY的部件，例如存储块对诸如MB3a/MB3b出现不可挽回的损坏，即如果在这个存储块对的两个存储块中存储的信息-
尽管有EDC检验和可能的EDC校正-还进一步借助其存储器-比较线路，例如V3相互比较，并且在进行比较的信息间产生差异，那么首先有关基于这个原因的指令，例如读出指令将优先借助存储器配置-处理机对SpP0/SpP1而被重复。经常故障突然又消失了，那么又可继续正常运转了。在该差异又出现以后，可产生警告信号，例如以这种方式，把有关的部件，例如有关的存储块对MBx最终从中央总线系统B：CMY0/B：CMY1或在中央存储器内从其存储器外围断开并根据可能立即-，优先借助于存储器配置-处理机对，-用一个备件，即用一个备用-存储块对来代替-，如果涉及到备用-存储块对，那么根据可能和需要重新调入。
在存储器配置-处理机中的一台中断的情况下，根据本发明运转的中央存储器CMY-损害甚微-仍可继续使用：根据用处理机-EDC线路，例如EDC1确定的而不再可能被它校正的有关存储器配置-处理机SpP中的多重故障可以断开所属的存储器配置-处理机，例如SpP1，而另一个存储器配置-处理机SpP0单独承担存储器配置。
在用一个或两个处理机-EDC线路EDC0/EDC1确定而不再可能继续校正的多重故障可以断开有关的存储器配置-处理机对SpP0/SpP1并且可以立即有效地接通一个备用的处理机对来代替。根据由处理机-比较线路，例如EDC1确定的有关故障-尽管用所属的处理机-EDC线路进行校正-以后可以把全部有关的存储器配置-处理机对SpP0/SpP1断开并且完全有效地立即通过一个备用的存储器配置-处理机对的接通来代替。在这里可以用断开的存储器配置-处理机对对备用设备进行控制。
有时也有必要对中央存储器故障检测线路，即各种EDC线路和比较线路进行检查使其正常运转，这是有利的。为此可从存储器配置-处理机对SpP0/SpP1中调用特殊检验程序并且在需要时可用备用线路来更换有问题的EDC/V线路。