《eMMC存储数据丢失保护电路.pdf》由会员分享，可在线阅读，更多相关《eMMC存储数据丢失保护电路.pdf（9页完整版）》请在专利查询网上搜索。
1、(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 (45)授权公告日 (21)申请号 202020584982.4 (22)申请日 2020.04.17 (73)专利权人 嘉兴行适安车联网信息科技有限 公司 地址 314001 浙江省嘉兴市南湖区昌盛南 路36号嘉兴智慧产业创新园智慧大厦 B座1009室 (72)发明人 王道金 (74)专利代理机构 浙江永鼎律师事务所 33233 代理人 陆永强张建 (51)Int.Cl. G06F 21/79(2013.01) (54)实用新型名称 eMMC存储数据丢失保护电路 (57)摘要 本实用新型提供了一种eMMC存储数据。
2、丢失 保护电路， 它解决了eMMC断电数据丢失等问题， 其包括MMC控制器和存储器， MMC控制器具有堆芯 调节器及核心逻辑块， 核心逻辑块分别与MMC输 入/输出块和NAND输入/输出块连接， NAND输入/ 输出块通过控制信号模块和日期总线与存储器 连接， MMC输入/输出块与堆芯调节器的VCCQ引脚 通过阻塞二极管D1外接供电电源， VCCQ引脚与阻 塞二极管D1之间并联有接地的第一电容C1、 第二 电容C2和第三电容C3， NAND输入/输出块与存储 器的VCC引脚通过阻塞二极管D2外接供电电源， VCC引脚与阻塞二极管D2之间并联有接地的第四 电容C4、 第五电容C5、 第六电容C6。
3、。 本实用新型具 有数据保护效果好等优点。 权利要求书1页 说明书4页 附图3页 CN 211718891 U 2020.10.20 CN 211718891 U 1.一种eMMC存储数据丢失保护电路， 包括MMC控制器(1)和存储器(2)， 其特征在于， 所 述的MMC控制器(1)具有堆芯调节器(11)及与堆芯调节器(11)连接的核心逻辑块(12)， 所述 的核心逻辑块(12)分别与MMC输入/输出块(13)和NAND输入/输出块(14)连接， 所述的NAND 输入/输出块(14)通过控制信号模块(3)和日期总线(4)与存储器(2)连接， 所述的MMC输入/ 输出块(13)与堆芯调节器(11。
4、)的VCCQ引脚通过阻塞二极管D1外接供电电源， 所述的VCCQ引 脚与阻塞二极管D1之间并联有接地的第一电容C1、 第二电容C2和第三电容C3， 所述的NAND 输入/输出块(14)与存储器(2)的VCC引脚通过阻塞二极管D2外接供电电源， 所述的VCC引脚 与阻塞二极管D2之间并联有接地的第四电容C4、 第五电容C5、 第六电容C6， 所述的核心逻辑 块(12)的VDDi引脚连接工作电源， 所述的VDDi引脚与核心逻辑块(12)之间连接有接地的第 七电容C7。 2.根据权利要求1所述的eMMC存储数据丢失保护电路， 其特征在于， 所述的MMC输入/输 出块(13)连接有RESET引脚、 D。
5、S引脚、 CLK引脚、 CMD引脚、 DAT引脚。 3.根据权利要求2所述的eMMC存储数据丢失保护电路， 其特征在于， 所述的DAT引脚具 有8个引脚。 4.根据权利要求1所述的eMMC存储数据丢失保护电路， 其特征在于， 所述的MMC输入/输 出块(13)与堆芯调节器(11)的VCCQ引脚所接的供电电源电压为2.73.6V。 5.根据权利要求1所述的eMMC存储数据丢失保护电路， 其特征在于， 所述的NAND输入/ 输出块(14)与存储器(2)的VCC引脚所接的供电电源电压为1.71.95V。 6.根据权利要求1所述的eMMC存储数据丢失保护电路， 其特征在于， 所述的阻塞二极管 D1和阻。
6、塞二极管D2为SM74611型号。 7.根据权利要求1所述的eMMC存储数据丢失保护电路， 其特征在于， 所述的第一电容 C1、 第二电容C2、 第三电容C3、 第四电容C4、 第五电容C5、 第六电容C6、 第七电容C7为法拉电 容、 大容量铝/钽电容中的一种或多种组合。 8.根据权利要求1所述的eMMC存储数据丢失保护电路， 其特征在于， 所述的阻塞二极管 D1和阻塞二极管D2与供电电源之间串连有软启动保护电路(5)。 9.根据权利要求8所述的eMMC存储数据丢失保护电路， 其特征在于， 所述的软启动保护 电路(5)包括与供电电源串连接地的电阻R1和电阻R5， 所述的电阻R1并联有第八电容。
7、C8。 10.根据权利要求9所述的eMMC存储数据丢失保护电路， 其特征在于， 所述的软启动保 护电路(5)包括放大器(51)， 所述的供电电源通过电阻R2和电阻R3分压后与放大器(51)的 同相端连接， 所述的放大器(51)的反向端与二极管D3连接， 所述的电阻R2与放大器(51)之 间连接有接地的电阻R4， 所述的电阻R3与放大器(51)之间连接有接地的第十电容C10， 所述 的电阻R3与供电电源之间通过串连的二极管D4和第九电容C9连接至放大器(51)与二极管 D3之间。 权利要求书 1/1 页 2 CN 211718891 U 2 eMMC存储数据丢失保护电路 技术领域 0001 本实。
8、用新型属于电路保护技术领域， 具体涉及一种eMMC存储数据丢失保护电路。 背景技术 0002 Nand-Flash/eMMC(带有Flash控制器的Nand-Flash)作为一种非线性宏单元模式 存储器， 为固态大容量存储的实现提供了廉价有效的解决方案。 Nand-Flash存储器具有容 量大， 改写速度快等优点， 适用于大量数据的存储， 因而越来越广泛地应用在如嵌入式产 品、 智能手机、 云端存储资料库等业界各领域。 0003 器件数据手册中通常描述Nand-Flash的块擦写寿命达10万次， EMMC的块擦写最高 也会有1万次； 同理， EEPROM、 SD卡、 CF 卡、 U盘、 Fla。
9、sh硬盘等存储介质在都存在写寿命的问 题。 在文件系统向写数据的底层存储器块写数据时， 常规会先将块里的数据读出来， 擦除块 干净后， 将需要写入的数据和之前读出来的块数据一起再回写到存储器里面去， 如果文件 系统写平衡没有处理好， 特别是要求1分钟以内要记录一次数据这样频繁的擦写块操作， 就 有可能将Nand-Flash或EMMC的块写坏。 除此之外， 如果设备在擦除块过程中或者在回写数 据过程中意外发生断电甚至电压不稳定， 均会造成数据丢失或者损坏。 0004 为了解决现有技术存在的不足， 人们进行了长期的探索， 提出了各式各样的解决 方案。 例如， 中国专利文献公开了一种EMMC 及EM。
10、MC的分区写保护方法201711153769.7， 其包括闪存控制器和闪存单元， 闪存单元中包含多个基本存储单元， 闪存控制器用于接收 分区信息和写保护信息， 并根据接收的分区信息对 EMMC的闪存单元进行分区， 同时， 根据 写保护信息对其指定的分区进行写保护， 分区信息包括分区的个数和每个分区的大小， 写 保护信息指明预进行写保护的分区对象。 0005 上述方案在一定程度上解决了eMMC写保护的问题， 但是该方案依然存在着诸多不 足， 例如断电或电压不稳定导致的数据丢失或损坏等问题。 发明内容 0006 本实用新型的目的是针对上述问题， 提供一种设计合理， 数据保护效果好的eMMC 存储数。
11、据丢失保护电路。 0007 为达到上述目的， 本实用新型采用了下列技术方案： 本eMMC 存储数据丢失保护电 路， 包括MMC控制器和存储器， MMC控制器具有堆芯调节器及与堆芯调节器连接的核心逻辑 块， 核心逻辑块分别与MMC输入/输出块和NAND输入/输出块连接， NAND输入/输出块通过控 制信号模块和日期总线与存储器连接， MMC输入/输出块与堆芯调节器的VCCQ引脚通过阻塞 二极管D1外接供电电源， VCCQ 引脚与阻塞二极管D1之间并联有接地的第一电容C1、 第二电 容C2 和第三电容C3， NAND输入/输出块与存储器的VCC引脚通过阻塞二极管D2外接供电电 源， VCC引脚与阻。
12、塞二极管D2之间并联有接地的第四电容C4、 第五电容C5、 第六电容C6， 核心 逻辑块的VDDi引脚连接工作电源， VDDi引脚与核心逻辑块之间连接有接地的第七电容C7。 0008 在上述的eMMC存储数据丢失保护电路中， MMC输入/输出块连接有RESET引脚、 DS引 说明书 1/4 页 3 CN 211718891 U 3 脚、 CLK引脚、 CMD引脚、 DAT引脚。 0009 在上述的eMMC存储数据丢失保护电路中， DAT引脚具有8个引脚。 0010 在上述的eMMC存储数据丢失保护电路中， MMC输入/输出块与堆芯调节器的VCCQ引 脚所接的供电电源电压为2.73.6V。 00。
13、11 在上述的eMMC存储数据丢失保护电路中， NAND输入/输出块与存储器的VCC引脚所 接的供电电源电压为1.71.95V。 0012 在上述的eMMC存储数据丢失保护电路中， 阻塞二极管D1和阻塞二极管D2为 SM74611型号。 0013 在上述的eMMC存储数据丢失保护电路中， 第一电容C1、 第二电容C2、 第三电容C3、 第四电容C4、 第五电容C5、 第六电容 C6、 第七电容C7为法拉电容、 大容量铝/钽电容中的一 种或多种组合。 0014 在上述的eMMC存储数据丢失保护电路中， 阻塞二极管D1和阻塞二极管D2与供电电 源之间串连有软启动保护电路。 0015 在上述的eMM。
14、C存储数据丢失保护电路中， 软启动保护电路包括与供电电源串连接 地的电阻R1和电阻R5， 电阻R1并联有第八电容C8。 0016 在上述的eMMC存储数据丢失保护电路中， 软启动保护电路包括放大器， 供电电源 通过电阻R2和电阻R3分压后与放大器的输入端连接， 放大器的输出端与二极管D3连接， 电 阻R2与放大器之间连接有接地的电阻R4， 电阻R3与放大器之间连接有接地的第十电容C10， 电阻R3与供电电源之间通过串连的二极管D4和第九电容C9连接至放大器与二极管D3之间。 0017 与现有的技术相比， 本实用新型的优点在于： 阻塞二极管与大容量电容组成的 eMMC供电与放电直流阻塞电路应用于。
15、eMMC， 具有较好的数据保护效果； 阻塞二极管采用 SM74611型号， 可与传统的肖基特二极管封装和引脚兼容， 可直接替换使用中的二极管； 供 电电源接有软启动保护电路， 保证电压平稳上升。 附图说明 0018 图1是本实用新型的结构原理图； 0019 图2是本实用新型的软启动保护电路的结构原理图； 0020 图3是本实用新型的软启动保护电路的另一结构示意图； 0021 图中， MMC控制器1、 堆芯调节器11、 核心逻辑块12、 MMC 输入/输出块13、 NAND输入/ 输出块14、 存储器2、 控制信号模块3、 日期总线4、 软启动保护电路5、 放大器51。 具体实施方式 0022 。
16、下面结合附图和具体实施方式对本实用新型做进一步详细的说明。 0023 如图1-3所示， 本eMMC存储数据丢失保护电路， 包括MMC控制器1和存储器2， MMC控 制器1具有堆芯调节器11及与堆芯调节器11 连接的核心逻辑块12， 核心逻辑块12分别与 MMC输入/输出块13和 NAND输入/输出块14连接， NAND输入/输出块14通过控制信号模块3和 日期总线4与存储器2连接， MMC输入/输出块13与堆芯调节器 11的VCCQ引脚通过阻塞二极 管D1外接供电电源， VCCQ引脚与阻塞二极管D1之间并联有接地的第一电容C1、 第二电容C2 和第三电容 C3， NAND输入/输出块14与存储。
17、器2的VCC引脚通过阻塞二极管D2 外接供电电 说明书 2/4 页 4 CN 211718891 U 4 源， VCC引脚与阻塞二极管D2之间并联有接地的第四电容C4、 第五电容C5、 第六电容C6， 核心 逻辑块12的VDDi引脚连接工作电源， VDDi引脚与核心逻辑块12之间连接有接地的第七电容 C7。 MMC输入/输出块13与堆芯调节器11的VCCQ引脚所接的供电电源为工作电压， 一般为 1.8V； NAND输入/输出块14与存储器2的VCC 引脚所接的供电电源为稳压电源， 一般采用 3.3V。 阻塞二极管D1 和阻塞二极管D2正向输入负向流出给电容和MMC控制器1供电， 当外部 因为意。
18、外断电后电容立即给MMC控制器1供电， 阻塞二极管D1 和阻塞二极管D2阻断电容中 的电流流向其他电路。 0024 具体地， MMC输入/输出块13连接有RESET引脚、 DS引脚、 CLK引脚、 CMD引脚、 DAT引 脚。 CLK引脚作为时钟信号， CMD引脚作为双向命令和响应信号， DAT引脚为数据传输接口且 共计8 个接口。 0025 进一步地， MMC输入/输出块13与堆芯调节器11的VCCQ引脚所接的供电电源电压为 2.73.6V。 在稳定状态下， 输入MMC 控制器1的工作电压为3.3V。 0026 更进一步地， NAND输入/输出块14与存储器2的VCC引脚所接的供电电源电压为。
19、1.7 1.95V， 其电压值比工作电压小且一般为1.8V， 用于驱动NAND输入/输出块14与存储器2。 0027 除此之外， 阻塞二极管D1和阻塞二极管D2为SM74611型号。 在8A电流下， SM74611型 号的阻塞二极管D1和阻塞二极管D2的平均正向压降典型值为26mV， 此时的功耗典型值为 208mV。 与软件配合使用可大大减少电容容量的需求， 电容量可以根据所选存储器2的功耗， 供电电压大小计算后选择。 0028 同时， 第一电容C1、 第二电容C2、 第三电容C3、 第四电容 C4、 第五电容C5、 第六电容 C6、 第七电容C7为法拉电容、 大容量铝/钽电容中的一种或多种组。
20、合。 低正向流通电压的阻 塞二极管 D1和阻塞二极管D2与法拉电容、 大容量铝/钽电容中的一种或多种组合， 共同构 成本实施例的供电与放电直流阻塞电路。 0029 可见地， 阻塞二极管D1和阻塞二极管D2与供电电源之间串连有软启动保护电路5 用于稳定启动MMC控制器1和存储器2， 降低启动电压与电流。 0030 很明显， 软启动保护电路5包括与供电电源串连接地的电阻 R1和电阻R5， 电阻R1 并联有第八电容C8。 供电电源由电阻R1 和电阻R5分压后输出， 在启动过程中， 第八电容C8 短路， 电阻 R1短路。 供电电源未经电阻R1和电阻R5分压， 直接输出至运算放大器的输入端， 此时运算放。
21、大器输出电平较低， 因而实现软启动。 0031 优选地， 软启动保护电路5包括放大器51， 供电电源通过电阻R2和电阻R3分压后与 放大器51的同相端连接， 放大器51的反向端与二极管D3连接， 电阻R2与放大器51之间连接 有接地的电阻R4， 电阻R3与放大器51之间连接有接地的第十电容C10， 电阻R3与供电电源之 间通过串连的二极管D4和第九电容C9连接至放大器51与二极管D3之间。 供电电源经过电阻 R2和电阻R3 分压后接入放大器51的同相端， 同时通过RC电路接在放大器51 的反向端。 供 电电源电压较高时， 由于电容充电短路的影响， 放大器51同相端电压大于反向端， 输出高电 压。
22、并通过二极管D3输出。 在反向端电容充电过程中， 电压一直保持较低值， 实现软启动。 0032 综上所述， 本实施例的原理在于： 通过超低正向流通电压阻塞二极管D1和阻塞二 极管D2与电容或超级电容组成的eMMC供电与放电阻直流阻塞电路应用于eMMC， 供电电源由 阻塞二极管D1 和阻塞二极管D2正向输入负向输出给电容充电和eMMC供电， 当外部断电后， 电容立即给eMMC供电； SM74611型号的阻塞二极管 D1和阻塞二极管D2用于阻断电容中的电 说明书 3/4 页 5 CN 211718891 U 5 流流向其他电路。 0033 本文中所描述的具体实施例仅仅是对本实用新型精神作举例说明。。
23、 本实用新型所 属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似 的方式替代， 但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。 0034 尽管本文较多地使用了MMC控制器1、 堆芯调节器11、 核心逻辑块12、 MMC输入/输出 块13、 NAND输入/输出块14、 存储器 2、 控制信号模块3、 日期总线4、 软启动保护电路5、 放大 器51 等术语， 但并不排除使用其它术语的可能性。 使用这些术语仅仅是为了更方便地描述 和解释本实用新型的本质； 把它们解释成任何一种附加的限制都是与本实用新型精神相违 背的。 说明书 4/4 页 6 CN 211718891 U 6 图1 说明书附图 1/3 页 7 CN 211718891 U 7 图2 说明书附图 2/3 页 8 CN 211718891 U 8 图3 说明书附图 3/3 页 9 CN 211718891 U 9 。