一种电路问题设计布图定位调整的方法 【技术领域】
本发明属于集成电路设计领域， 尤其涉及一种电路问题设计布图定位调整的方法。 背景技术
设计调试是模拟集成电路设计的重要环节。 由于缺乏有效的设计自动化软件工具 的支持， 在现有技术下， 设计调试主要由设计人员手工进行， 设计人员需要手工分析电路仿 真波形， 根据波形问题确定可能的问题布图之所在， 然后试着去修改可能的物理布图， 经过 反复试验确定布图问题的具体位置， 再通过反复试验修改并确定问题布图的调整方案。传 统手工方法的缺点是 ： 一是速度慢， 二是依赖设计人员的经验和知识， 制约了模拟集成电路 设计效率的提高。 为了提高模拟集成电路的设计效率， 需要有效的设计自动化工具的支持。 发明内容
本发明的目的在于提供一种电路问题设计布图定位调整的方法， 旨在解决现有模 拟集成电路设计布图的定位调整依赖设计人员的经验和知识， 设计效率低、 速度慢的问题。
本发明是这样实现的， 一种电路问题设计布图定位调整的方法， 该方法包括以下 步骤 ：
根据电路分析建立布图问题对电路性能的影响趋势表 ；
对模拟集成电路的前仿真波形和后仿真波形进行比较和分析， 确定模拟集成电路 的问题波形 ；
根据问题波形定位影响模拟集成电路性能的问题寄生 RLC 的问题序列 ；
根据问题寄生 RLC 序列确定问题寄生 RLC 的物理位置 ；
根据问题寄生 RLC 的物理位置确定问题寄生 RLC 连接的器件和对应的物理连接 ；
根据问题寄生 RLC 连接的器件和对应的物理连接确定问题设计布图 ；
根据布图问题对电路性能的影响趋势表， 调整问题设计布图。
本发明通过建立布图问题对电路性能的影响趋势表， 确定模拟集成电路的问题波 形， 定位影响所述模拟集成电路性能的问题寄生 RLC 问题序列、 问题寄生 RLC 的物理位置以 及问题寄生 RLC 连接的器件和对应的物理连接， 确定问题设计布图并对问题设计布图进行 调整。实现了自动定位模拟集成电路的问题设计布图并进行调整， 解决了现行模拟集成电 路设计布图问题定位调整效率低、 速度慢的问题， 同时提高了模拟集成电路设计布图定位 调整的自动化水平。 附图说明
图 1 是本发明实施例提供的电路问题设计布图定位调整的方法的实现流程图 ；
图 2 是本发明实施例提供的确定模拟集成电路问题波形的方法的流程图 ；
图 3 是本发明实施例提供的确定问题寄生 RLC 连接的器件和对应的物理连接的方法流程图。 具体实施方式
为了使本发明的目的、 技术方案及优点更加清楚明白， 以下结合附图及实施例， 对 本发明进行进一步详细说明。 应当理解， 此处所描述的具体实施例仅仅用以解释本发明， 并 不用于限定本发明。
本发明实施例通过建立布图问题对电路性能的影响趋势表， 确定模拟集成电路的 问题波形， 定位影响模拟集成电路性能的问题寄生 RLC 序列、 问题寄生 RLC 的物理位置以及 问题寄生 RLC 连接的器件和对应的物理连接， 确定问题设计布图并对问题设计布图进行调 整。
本发明实施例是这样实现的， 一种电路问题设计布图定位调整的方法， 所述方法 包括以下步骤 ：
根据电路分析建立布图问题对电路性能的影响趋势表 ；
对模拟集成电路的前仿真波形和后仿真波形进行比较和分析， 确定所述模拟集成 电路的问题波形 ；
根据所述问题波形定位影响所述模拟集成电路性能的问题寄生 RLC 问题序列 ； 根据所述问题寄生 RLC 问题序列确定问题寄生 RLC 的物理位置 ； 根据所述问题寄生 RLC 的物理位置确定问题寄生 RLC 连接的器件和对应的物理连接； 根据所述问题寄生 RLC 连接的器件和对应的物理连接确定问题设计布图 ；
根据布图问题对电路性能的影响趋势表， 调整所述问题设计布图。
以下结合附图及实施例， 对本发明作具体详述如下 ：
图 1 示出了本发明实施例提供的电路问题设计布图定位调整的方法的实现流程， 详述如下 ：
在步骤 S101 中， 根据电路分析建立布图问题对电路性能的影响趋势表 ；
在步骤 S102 中， 对模拟集成电路的前仿真波形和后仿真波形进行比较和分析， 确 定模拟集成电路的问题波形 ；
在步骤 S103 中， 根据问题波形定位影响模拟集成电路性能的问题寄生 RLC 问题序 列；
在步骤 S104 中， 根据问题寄生 RLC 问题序列确定问题寄生 RLC 的位置 ；
在步骤 S105 中， 根据问题寄生 RLC 的位置确定问题寄生 RLC 连接的器件和对应的 物理连接 ；
在步骤 S106 中， 根据问题寄生 RLC 连接的器件和对应的物理连接， 确定问题设计 布图 ；
在步骤 S107 中， 根据布图问题对电路性能的影响趋势表， 调整问题设计布图。
本发明实施例根据电路分析建立布图问题对电路性能的影响趋势表， 对模拟集成 电路的前仿真波形和后仿真波形进行比较和分析， 确定出模拟集成电路的问题波形、 问题 寄生 RLC 序列以及问题寄生 RLC 的物理位置， 根据问题寄生 RLC 的物理位置确定出问题寄 生 RLC 连接的器件和对应的物理连接， 并据此自动找出问题设计布图进行调整， 从而实现
模拟集成电路设计布图问题定位调整的自动化。
本发明实施例中， 根据电路分析建立的布图问题对电路性能的影响趋势表， 具体 包括 ：
匹配器件的布局失配对电路性能的影响趋势表， 匹配线网的布线失配对电路性能 的影响趋势表， 物理保护缺陷对电路性能的影响趋势表， 器件之间间距缺陷对电路性能的 影响趋势表， 线网寄生电阻对电路性能的影响趋势表， 线网寄生电容对电路性能的影响趋 势表， 线网寄生电感对电路性能的影响趋势表。
本发明实施例在步骤 S102 中， 对模拟集成电路的前仿真波形和后仿真波形进行 比较和分析， 确定模拟集成电路的问题波形， 包括以下步骤， 如图 2 所示， 详述如下 ：
在步骤 S201 中， 指定模拟集成电路波形值的误差范围 ；
在步骤 S202 中， 确定前仿真电路网表节点在后仿真电路网表中的对应节点名 ；
在步骤 S203 中， 对所述前仿真电路网表节点和对应后仿真电路网表节点的直流 分析结果、 瞬态分析结果以及交流分析结果比较分析， 找出直流分析、 瞬态分析以及交流分 析超出指定误差范围的节点并分别记录各自计算该节点的直流分析条件、 瞬态分析条件以 及交流分析条件 ； 在步骤 S204 中， 将所述超出指定误差范围的节点标记为问题节点， 该问题节点处 的波形即问题波形。
本发明实施例通过上述步骤， 即可确定出模拟集成电路的问题波形。
如图 3 所示， 本发明实施例中， 根据问题波形定位影响所述模拟集成电路性能的 问题寄生 RLC 问题序列， 主要包括以下内容 ：
根据模拟集成电路性能和目标性能之间的偏差， 利用线网寄生电阻对电路性能的 影响趋势表， 确定影响模拟集成电路性能的寄生电阻问题序列 ；
根据模拟集成电路性能和目标性能之间的偏差， 利用线网寄生电容对电路性能的 影响趋势表， 确定影响模拟集成电路性能的寄生电容问题序列 ；
根据模拟集成电路性能和目标性能之间的偏差， 利用线网寄生电感对电路性能的 影响趋势表， 确定影响模拟集成电路性能的寄生电感问题序列。
在定位影响模拟集成电路性能的问题寄生 RLC 问题序列后， 本发明实施例根据问 题寄生 RLC 的序列， 确定问题寄生 RLC 的位置包括确定问题寄生电阻、 寄生电容以及寄生电 感在物理版图上的位置， 详述如下 ：
根据寄生电阻在物理版图上的位置， 以及问题寄生电阻问题序列， 确定问题寄生 电阻在物理版图上的位置 ；
根据寄生电容在物理版图上的位置， 以及问题寄生电容问题序列， 确定问题寄生 电容在物理版图上的位置 ；
根据寄生电感在物理版图上的位置， 以及问题寄生电感问题序列， 确定问题寄生 电感在物理版图上的位置 ；
如图 3 所示， 在确定问题寄生 RLC 的位置后， 本发明实施例根据问题寄生 RLC 的位 置确定问题寄生 RLC 连接的器件和对应的物理连接的方法包括以下步骤， 详述如下 ：
在步骤 S301 中， 根据问题寄生 RLC 的位置， 确定问题寄生 RLC 连接的节点 ；
在步骤 S302 中， 根据问题寄生 RLC 连接的节点， 确定问题寄生 RLC 连接的器件 ；
在步骤 S303 中， 根据问题寄生 RLC 连接的节点， 确定问题寄生 RLC 连接对应的物 理连接。
本发明实施例中， 在确定寄问题生 RLC 连接的器件和对应的物理连接后， 需要根 据确定的问题寄生 RLC 连接的器件和对应的物理连接， 确定问题设计布图， 其具体确定内 容包括 ：
根据器件失配分析， 确定问题寄生 RLC 连接的器件的布局失配问题 ；
根据匹配线网的寄生 RLC 分析， 确定问题寄生 RLC 连接对应的物理连接的线网布 线失配问题 ；
分析关键器件周边关联的寄生 RLC， 确定问题寄生 RLC 连接的器件的物理保护缺 陷问题 ；
分析关键器件周边关联的寄生 RLC， 确定问题寄生 RLC 连接的器件之间间距缺陷 问题 ；
根据当前电路性能和目标性能之间的偏差， 利用线网寄生电阻对电路性能的影响 趋势表， 确定问题寄生电阻问题 ；
根据当前电路性能和目标性能之间的偏差， 利用线网寄生电容对电路性能的影响 趋势表， 确定问题寄生电容问题 ； 根据当前电路性能和目标性能之间的偏差， 利用线网寄生电感对电路性能的影响 趋势表， 确定问题寄生电感问题。
本发明实施例在确定上述的问题设计布图后， 根据布图问题对电路性能的影响趋 势表对问题设计布图进行调整， 具体包括以下内容 ：
通过对问题器件布局匹配方式的调整、 增加伪器件的插入、 调整伪器件类型、 调整 问题器件外围布线图形和问题器件上方的布线图形使它们远离问题器件或问题器件周围 环境， 调整问题器件的布局失配缺陷 ；
通过调整匹配线网布线匹配方式 ( 寄生匹配转为更严格的几何对称匹配 )、 调整 环境图形使环境匹配或环境几何对称匹配、 调整线宽使寄生 RLC 更为匹配、 对差分信号在 满足设计规则的前提下尽可能的缩小差分信号布线之间的距离、 增加屏蔽图形， 调整匹配 线网的布线失配缺陷 ；
通过确定被保护器件、 增加 / 加宽保护环、 增加衬底接触或增加阱接触、 对电感在 电感与衬底之间加入屏蔽金属图形， 调整物理保护缺陷， 具体 ；
通过增大器件之间的间距， 调整器件之间间距缺陷 ；
通过寻找最优连线路径以缩短物理连线长度、 减少金属连线的跳层次数、 增大布 线宽度、 增加金属连线跳层时使用的恶通孔数， 调整线网寄生电阻缺陷 ；
通过增加线网物理连线之间的间距、 减少线网物理连线之间的平行长度、 缩小物 理连线的宽度、 在同层金属连线之间和在不同层的金属图形之间插入隔离金属图形， 调整 线网寄生电容缺陷 ；
通过增加线网物理连线之间的间距、 减少线网物理连线的长度、 增大物理连线的 宽度调整线网寄生电感缺陷。
本发明实施例通过建立布图问题对电路性能的影响趋势表， 确定模拟集成电路的 问题波形， 定位影响所述模拟集成电路性能的问题寄生 RLC 问题序列、 问题寄生 RLC 的物理
位置以及问题寄生 RLC 连接的器件和对应的物理连接， 确定问题设计布图并对问题设计布 图进行调整。实现了自动定位模拟集成电路的设计布图问题并进行调整， 解决了现行模拟 集成电路设计布图问题定位调整效率低、 速度慢的问题， 加速了模拟电路设计调试过程， 同 时提高了模拟集成电路设计布图问题定位调整的自动化水平。
以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本发明的精 神和原则之内所作的任何修改、 等同替换和改进等， 均应包含在本发明的保护范围之内。