一种数字锁相放大器和数字锁相控制方法 【技术领域】
本发明涉及一种数字锁相放大器和数字锁相控制方法。背景技术 单频信号检测是最为常见的信号检测需求， 广泛存在于各种测量仪器仪表和测控 系统中。 现在普遍使用的是模拟锁相放大器 ( 又称为锁相检测电路 )， 这种模拟锁相检测方 式存在一系列缺点， 电路复杂、 工艺要求高以及漂移严重。
相比于模拟锁相放大器， 数字锁相放大器可以避免模拟电路的种种弊端。王自鑫 等提出的发明专利 《一种数字锁相放大器》 ( 公开号 ： CN101060311， 公开日 ： 2007 年 10 月 24 日 ) 采用数字电路给出参考信号， 显著地提高了电路的抗干扰性能。
发明人在实现本发明的过程中发现， 现有技术中至少存在以下缺点和不足 ：
该数字锁相放大器依然需要模拟乘法器和积分器等电路， 其存在现有数字锁相的 共同缺点 ： 计算量大、 完成计算的时间长、 严重地限制了数字锁相检测的速度和被检测信号 的频率。
发明内容 本发明要解决的技术问题在于提供一种数字锁相放大器和数字锁相控制方法， 该 数字锁相放大器和数字锁相控制方法解决了计算量大、 完成计算的时间长、 严重地限制了 数字锁相检测的速度和被检测信号的频率的问题， 详见下文描述 ：
本发明提供了一种数字锁相放大器， 所述数字锁相放大器包括 ： 预放大器、 模数转 换器和微处理器， 所述微处理器包括 ： Px 口、 Py 口和 Pz 口 ；
所述预放大器的信号输入端接被测模拟信号， 所述预放大器对所述被测模拟信号 进行放大并输入到所述模数转换器， 所述模数转换器将放大的被测模拟信号转换成数字信 号， 经由所述 Px 口输入到所述微处理器 ； 所述微处理器根据数字信号的幅值通过所述 Py 口 控制所述预放大器的增益 ； 所述微处理器对所述数字信号进行处理， 检测出所述数字信号 中的预设频率数字信号， 并将所述预设频率数字信号经由所述 Pz 口输出。
所述微处理器采用 MCU、 ARM、 DSP 或 FPGA 中的任意一种。
本发明提供了一种数字锁相控制方法， 所述方法包括以下步骤 ：
(1) 预放大器的信号输入端接被测模拟信号， 所述预放大器对所述被测模拟信号 进行放大并输入到模数转换器 ；
(2) 所述模数转换器接收放大的被测模拟信号， 将所述放大的被测模拟信号转换 成数字信号， 经由 Px 口输入到微处理器 ；
(3) 所述微处理器根据数字信号的幅值通过 Py 口控制所述预放大器的增益 ；
(4) 所述微处理器控制所述模数转换器以预设频率 f0 的 4M 倍速度 fs ＝ 4M×f0 对 所述被测模拟信号进行采样， 获取采样信号 x(m)， 其中 M 为大于等于 1 的正整数 ；
(5) 所述微处理器将采样频率 fs ＝ 4M×f0 下抽样 M 倍到 4×f0 ；
(6) 根据所述采样信号 x(m)、 所述微处理器产生的正交参考序列 yS(k) 和 yC(k)， 计算所述被测模拟信号的两个正交分量 RS 和 RC ；
(7) 根据所述正交分量 RS 和 RC， 通过计算获取所述被测模拟信号的幅值 A 和相角θ，
β 为下抽样 M 倍而取的某个常数值。 本发明提供的数字锁相放大器和数字锁相控制方法与现有技术相比具有如下的优点 ： 本发明最大限度地实现了数字化锁相放大器， 因而可实现高精度测量， 且电路结 构简单、 减少了模拟乘法器、 积分器等电路器件， 电路工艺要求低、 调试容易、 可靠性高， 全 部的锁相计算不仅用软件 ( 数字 ) 实现计算， 还仅仅采用极少量的加 ( 减 ) 法， 因而计算速 度极快， 对微处理器的硬件要求极低， 计算的时间较短、 避免了对数字锁相检测的速度和被 检测信号的频率限制。
附图说明
图 1 为本发明提供的数字锁相放大器的结构示意图 ；
图 2 为本发明提供的数字锁相控制方法的流程图。
附图中各标号所代表的部件列表如下 ：
1： 预放大器 ； 2： 模数转换器 ；
3： 微处理器 ； Px ： I/O 口 ；
Py ： I/O 口 ；Pz ： I/O 口。具体实施方式
为使本发明的目的、 技术方案和优点更加清楚， 下面将结合附图对本发明实施方 式作进一步地详细描述。
假设需要检测的信号为 xa(t) ＝ Asin(2πf0t+θ)， 其中 A 为信号的幅值、 f0 为信 号的频率、 θ 为初始相角。按照采样频率 fs ＝ M×f0 进行采样， M ≥ 2。采样周期数为 N， 总的采样点数 Q ＝ M×N， 得到的采样信号 x(k) 为 ：
x(k) ＝ Asin(2πk/M+θ) k ＝ 0， 1， 2， ......， Q-1 (1)
数字锁相中参考序列由微处理器 3 根据 M 来产生， 正交参考序列 yS(k) 和 yC(k) 分别为 ：
yS(k) ＝ sin(2πk/M) k ＝ 0， 1， 2， ......， Q-1 (2) yC(k) ＝ cos(2πk/M) k ＝ 0， 1， 2， ......， Q-1 (3) 采集得到信号 x(k) 分别与 yS(k) 和 yC(k) 相乘， 计算两个正交分量 RS 和 RC 表达式为：
从而根据正交分量 RS 和 RC 计算有用信号的幅值和相角分别为 由 (4) 和 (5) 式可知， 对于信号每个周期中采样 M 个点、 共采样 N 个周期的数据， 共需要进行正交数字锁相运算 2MN 次乘法和 2(M-1)N 次加法。数字锁相运算中， 采集 频率 fs ＝ M×f0， 如果 M ＝ 4 时， 一个信号周期内仅仅有四个采样点， 由 (2) 和 (3) 式知， 对 -1 和 1 三种。因而， 可以利用这一特点去简化计算 RS 任何 k 值， yS(k) 和 yC(k) 的值只有 0、 和 RC 的值。对于 N 个被测信号周期的采样数据， 由 (4) 和 (5) 式得出 ：
由 (6) 和 (7) 式所知， 与经典计算相比减少了 ( 全部的 )8N 次乘法运算和 ( 约占 一半的 )4N 次加 ( 减 ) 法运算。为了避免被测信号中存在的高频分量导致频率混叠效应， 可以进一步提高采集信号频率 fs ＝ 4M×f0。然后将采样频率下抽样 M 倍到 4×f0， 再用 (6) 和 (7) 式进行计算， 结果中的幅值根据下采样倍数乘以一个常数的修正因子可以得到正确 的结果， 结果中的相位不需要修正。
一种数字锁相放大器， 参见图 1， 该数字锁相放大器包括 ： 预放大器 1、 模数转换器 2 和微处理器 3， 微处理器 3 包括 ： Px 口、 Py 口和 Pz 口 ；
预放大器 1 的信号输入端接被测模拟信号， 预放大器 1 对被测模拟信号进行放大 并输入到模数转换器 2， 模数转换器 2 将放大的被测模拟信号转换成数字信号， 经由 Px 口输 入到微处理器 3 ； 微处理器 3 根据数字信号的幅值通过 Py 口控制预放大器 1 的增益 ； 微处 理器 3 对数字信号进行处理， 检测出数字信号中的预设频率数字信号， 并将预设频率数字 信号经由 Pz 口输出。
其中， 微处理器 3 采用 MCU、 ARM、 DSP 或 FPGA 中的任意一种。
本发明实施例提供了一种数字锁相控制方法， 该方法包括以下步骤 ：
101 ： 预放大器 1 的信号输入端接被测模拟信号， 预放大器 1 对被测模拟信号进行 放大并输入到模数转换器 2 ；
102 ： 模数转换器 2 接收放大的被测模拟信号， 将放大的被测模拟信号转换成数字 信号， 经由 Px 口输入到微处理器 3 ；
103 ： 微处理器 3 根据数字信号的幅值通过 Py 口控制预放大器 1 的增益 ；
其中， 通过该步骤使得预放大器 1 输出的放大的被测模拟信号的幅值在预设范围 内， 不超出但接近模数转换器 2 的输入范围， 处于合适水平。其中， 预设范围根据实际应用 中的需要进行设定， 具体实现时， 本发明实施例对此不做限制。
104 ： 微处理器 3 控制模数转换器 2 以预设频率 f0 的 4M 倍速度 fs ＝ 4M×f0 对被 测模拟信号进行采样， 获取采样信号 x(m)， 其中 M 为大于等于 1 的正整数 ；
105 ： 微处理器 3 将采样频率 fs ＝ 4M×f0 下抽样 M 倍到 4×f0 ；
106 ： 根据采样信号 x(m)、 微处理器 3 产生的正交参考序列 yS(k) 和 yC(k)) 计算被 测模拟信号的两个正交分量 RS 和 RC ；
其中， 下抽样后的采样频率为 4×f0， 为此可以将正交参考序列 yS(k) 和 yC(k) 简化 为 {0， 1， 0， -1， 0， 1， 0， -1，…… } 和 {1， 0， -1， 0， 1， 0， -1， 0，…… }， 该正交参考序列只包括 0、 -1 和 1， 所以正交分量 RS 和 RC 简化为 ：
107 ： 根据正交分量 RS 和 RC 通过计算获取被测模拟信号的幅值 A 和相角 θ。 其中， β 为下抽样 M 倍而取的某个常数值， 具体的常数值根据实际应用中的需要进行设定， 本发明实施例对此不做限制。
综上所述， 本发明实施例提供了一种数字锁相放大器和数字锁相控制方法， 本发 明实施例最大限度地实现了数字化锁相放大器， 因而可实现高精度测量， 且电路结构简单、 减少了模拟乘法器、 积分器等电路器件， 电路工艺要求低、 调试容易、 可靠性高， 全部的锁相 计算不仅用软件 ( 数字 ) 实现计算， 还仅仅采用极少量的加 ( 减 ) 法， 因而计算速度极快， 对微处理器的硬件要求极低， 计算的时间较短、 避免了对数字锁相检测的速度和被检测信 号的频率限制。 本领域技术人员可以理解附图只是一个优选实施例的示意图， 上述本发明实施例 序号仅仅为了描述， 不代表实施例的优劣。
以上所述仅为本发明的较佳实施例， 并不用以限制本发明， 凡在本发明的精神和 原则之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。